JPH10239708A - アクティブマトリクス型液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】アモルファスシリコンのレーザーアニール時の
レーザーのスキャン方向に生ずる結晶欠陥に起因する表
示特性のばらつきを抑えることが出来、また、画素電極
に複数の薄膜トランジスタを接続する構成における表示
装置の開口率を向上させることができるアクティブマト
リクス型液晶表示装置を提供することを目的とする。 【解決手段】 画素電極５５に２個の薄膜トランジス
タ５０、５３を直列に接続する構成における双方のトラ
ンジスタのチャネル長の方向を直交させ、一方のトラン
ジスタ５０のチャネル長の方向を信号線５２Ａの長手方
向と一致させてその真下に形成し、かつそのトランジス
タ５０を走査線４０Ａとの交点に形成して構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、薄膜トランジス
タ（Thin Film Transistor，ＴＦＴとも称する）をスイ
ツチング素子として信号線と表示画素電極との間に接続
して構成されたアクティブマトリクス型液晶表示装置に
関する。

【０００２】

【従来の技術】近年、高密度かつ大容量でありながら高
機能、高精細な表示が得られる液晶表示装置の実用化が
進められている。この液晶表示装置には各種方式がある
が、中でも隣接画素間のクロストークが小さく、高コン
トラストの表示が得られ、透過型表示が可能かつ大面積
化も容易などの理由から、互いに交差する方向に設けら
れた複数本の走査線と複数本の信号線により区画された
複数個の領域に薄膜トランジスタをスイッチング素子と
して画素電極がマトリクス状に設けられたアレイ基板を
備えるアクティブマトリクス型液晶表示装置が多く用い
られている。

【０００３】また近年、移動度の大きいポリシリコンを
用いて駆動回路を基板上に一体化する試みがなされてい
る。ポリシリコンを用いる場合はアレイ基板の製造工程
において通常６００℃以上の高温になることや、薄膜ト
ランジスタのソース電極やドレイン電極をゲート電極を
用いて自己整合的に不純物注入を行って形成するため、
トップゲート型のトランジスタ構造が用いられている。

【０００４】

【発明が解決しようとする課題】このような、移動度の
大きいポリシリコンを用いて液晶表示装置を構成する場
合、表示画素電極に接続された薄膜トランジスタも移動
度が大きいことから、表示画素電極に接続された補助容
量素子を充電するためのオン電流が大きくなり、画素電
極に接続された薄膜トランジスタのサイズを小さく出来
る。しかし、画素電極に接続された薄膜トランジスタの
サイズの小型化に伴いオフ電流も増加し、クロストーク
の発生や表示輝度が画面上で不均一になるなどといった
表示不良が発生する。

【０００５】これを解決するために、例えば特許出願公
開公報昭６２−２４５２２２号に開示されたように、画
素電極に対して薄膜トランジスタを直列に２個またはそ
れ以上接続した構成を用いることが知られている。この
ように直列に接続される薄膜トランジスタ素子数が多く
なればオフ電流を少なくすることができ、上記のような
表示品位の劣化を抑えることが出来る。

【０００６】しかし、この公知の構成では複数の薄膜ト
ランジスタをいずれも走査線と信号線によって囲まれた
部分に形成するのでその分だけ画素電極の面積が少なく
なり、十分な開口率を得ることが難しくなる。

【０００７】また、ポリシリコン膜はガラス基板上に堆
積されたアモルファスシリコン膜をレーザースキヤン等
の方法で加熱して結晶化して形成されるが、この時、レ
ーザーによってスキャンされて結晶化された部分と、次
のレーザースキャンにより結晶化された部分との間に十
分に結晶化されない領域が残り、このようなポリシリコ
ン膜を用いて薄膜トランジスタを形成した場合、その特
性にばらつきが生じることがある。そこで、この発明
は、高い表示品位を有すると共に十分な開口率を有する
アクティブマトリクス型液晶表示装置を提供することを
目的とする。

【０００８】

【課題を解決するための手段】この発明のアクティブマ
トリクス型液晶表示装置は、絶縁基板上に形成された複
数本の走査線と、この複数本の走査線と交差して形成さ
れた複数本の信号線と、前記走査線と信号線の交点のそ
れぞれに形成された複数個の薄膜トランジスタと、前記
走査線と信号線とにより区画された領域内にそれぞれ形
成され前記薄膜トランジスタと接続された複数の画素電
極とが設けられてなるアレイ基板を備えるアクテイブマ
トリクス型液晶表示装置において、前記走査線と信号線
の交点のそれぞれには、走査線に接続されたゲート電極
と信号線に接続されたドレイン電極と前記信号線の長手
方向にチャネル長を有する第１の薄膜トランジスタと、
前記走査線に接続されたゲート電極と第１の薄膜トラン
ジスタのソース電極に接続されたドレイン電極と前記画
素電極に接続されたソース電極と前記走査線の長手方向
にチャネル長を有する第２の薄膜トランジスタとを少な
くとも具備し、前記第１の薄膜トランジスタは前記信号
線の下方に形成されていることを特徴として構成され
る。

【０００９】上記の構成により信号線と画素電極との間
に第１、第２の薄膜トランジスタが互いに交差する方向
に配列されかつ直列に接続されるので、薄膜トランジス
タが形成されるポリシリコン膜中に形成される結晶欠陥
の分布に製造工程に起因する方向性があっても、形成さ
れる薄膜トランジスタの特性のバラツキが特定の方向に
生じることがなく、また、第１の薄膜トランジスタのチ
ャネル長が信号線の長手方向に沿ってこの信号線の下方
に形成されるので、開口率を損なうことなく設計段階で
この第１の薄膜トランジスタのチャネル長を自由に設定
できる。

【００１０】

【発明の実施の形態】以下、この発明の第１の実施の形
態について図面を参照して説明する。図１に本発明の１
実施例のアクティブマトリクス型液晶表示装置の平面図
を示し、図２に図１の一点鎖線ＡＢＣＤに沿って切断し
た断面図を示す。

【００１１】図１、図２において、ガラス基板５９上に
て走査線４０Ａ、４０Ｂに対して信号線５２Ａ、５２Ｂ
がほぼ直角に交わるように配置され、その内側に画素電
極５５が配置されて１画素分の表示領域３０が形成され
る。

【００１２】この表示領域３０の対角線上の一方の隅に
おける走査線４０Ａと信号線５２Ａとの交点部分の基板
５９上には互いに直列に接続された第１、第２の薄膜ト
ランジスタ５０、５３が形成される。

【００１３】この第１、第２の薄膜トランジスタ５０、
５３はスイッチング素子として用いられるもので、第１
の薄膜トランジスタ５０のドレイン電極５１は接続線５
１ａを介して信号線５２Ａと接続される。一方、第２の
薄膜トランジスタ５３のソース電極５４は接続線５４ａ
を介して画素電極５５に接続されている。更に、第１の
薄膜トランジスタ５０のソース領域と第２の薄膜トラン
ジスタ５３のドレイン領域とはそれぞれのチャネル方向
を直交させるようにして共通の電極５６で接続されてい
る。

【００１４】すなわち、第１の薄膜トランジスタ５０の
チャネル長の方向は信号線５２Ａの長手方向と一致する
ように形成され、他方の第２の薄膜トランジスタ５３の
チヤネル長方向は信号線５２Ａと直交する走査線４０Ａ
の長手方向と一致するように形成される。かつ、第１、
第２の薄膜トランジスタ５０、５３は互いに直列に接続
され、それぞれ共通のゲート線５７およびこれから直角
に突出された突出部５７ａにより駆動される。

【００１５】また、表示領域３０の対角線上の他方の隅
における走査線４０Ｂと信号線５２Ｂとの交点部分の基
板５９上には、コンタクトホール７８を介して補助容量
素子２０Ｂが画素電極５５と接続されるように形成され
る。

【００１６】この補助容量素子２０Ｂの構造は走査線４
０Ａに関連して形成された他の補助容量素子２０Ａと同
じであり、その断面は図１中の線ＣＤに沿って切断して
示されている。補助容量素子２０Ａは図１に示されてい
るように、下部電極６１と上部電極６４との間にシリコ
ン酸化膜６２を誘電体として形成され、電極７１から接
続線７１ａを介して画素電極５５に隣接する画素電極５
６に接続される。

【００１７】この実施例のアクティブマトリクス型液晶
表示装置では、以上のような構成を有する表示領域をガ
ラス基板５９上に形成するとともに、この表示領域を駆
動する駆動回路部分も同じガラス基板５９上に形成する
ことができる。

【００１８】この駆動回路の一部が、ここではＮチャネ
ル型の薄膜トランジスタ６７とＰチャネル型の薄膜トラ
ンジスタ７０とが直列に接続された構成として示されて
いる。薄膜トランジスタ６７、７０のゲート電極６６、
６５がそれぞれゲート酸化膜６２を挟んでチャネル領域
６７ａ，７０ａに対応する部分に形成され、トランジス
タ６７のソース電極６８、ドレイン電極６９とチャネル
領域６７ａとの間にはＬＤＤ（lightly doped drain ）
領域７４ｅ，７４ｆが形成されている。

【００１９】薄膜トランジスタ６７、７０のドレイン、
ソース電極６９、７３の間は接続線６９ａを介して接続
され、トランジスタ７０のドレイン電極７２は接続線７
２ａを介して図示しないが例えば走査線４０Ａに接続さ
れ、トランジスタ６７のソース電極６８は図示しないが
電源端子に接続される。

【００２０】このような構成にすることにより、ガラス
基板５９上に堆積されたアモルファスシリコン膜を結晶
化処理してポリシリコンを形成する時に発生するレーザ
ースキヤン方向に沿つて生じる未結晶化部分が原因とな
るトランジスタ特性のばらつきを低減することが出来
る。

【００２１】また、２つの薄膜トランジスタ５０、５３
のうちの一方のトランジスタ５０は、信号線５２Ａとゲ
ート線４０Ａの交点、すなわち走査線４０Ａの真下がチ
ャネル領域になるように形成されている。このように、
配線交差部分にトランジスタ６７、７０の一方を作り込
むことにより、薄膜トランジスタを複数個直列に接続し
て形成しても開口率をその分だけ高めることができ、高
い開口率が得られる。

【００２２】また、画素電極に対して薄膜トランジスタ
を複数個直列に接続するため、オフ電流も低減でき、高
い表示品位のアクティブマトリクス型液晶表示装置が得
られる。

【００２３】次に図１、図２に示した実施例構成を有す
るアクティブマトリクス型液晶表示装置の製造方法を図
３および図４も参照して詳細に説明する。まず、図３
（ａ）において、高歪点ガラスや石英ガラスなどで形成
された透光性絶縁性基板５９上にＣＶＤ法などによりア
モルファス−シリコン（ａ−Ｓｌ）膜１０を５０ｎｍ程
度被着する。これを４５０℃で１時間炉アニールを行っ
た後、アモルファス−シリコン（ａ−Ｓｌ）膜４９に線
状のＸｅＣｌエキシマレーザをこの線と直交方向にスキ
ャン照射し、アモルファス−シリコン（ａ−Ｓｌ）を多
結晶化し、ポリシリコン膜を形成する。

【００２４】その後、このポリシリコン膜をフオトエッ
チング法によりパターンニングして、図３（ｂ）に示し
たように表示領域内の第１、第２の薄膜トランジスタ５
０、５３の形成領域１０Ａ、補助容量素子２０Ａの下部
電極となるポリシリコン膜６１の形成領域１０Ｂ、およ
び駆動回路領域１０Ｃを形成する。

【００２５】次に、ＣＶＤ法により絶縁基板５９の全面
にゲート絶縁膜となるＳｉＯｘ膜６２を１００ｎｍ程度
被着する。続いて、図３（ｃ）に示したように、ＳｉＯ
ｘ膜６２上全面にＴａ、Ｃｒ、Ａｌ、Ｍ０、Ｗ、Ｃｕな
どの金属単体又はその複数積層膜あるいは合金膜を４０
０ｎｍ程度被着し、フォトエッチング法により所定の形
状にパタ−ニングし、走査線４０Ａ、第１の薄膜トラン
ジスタ５０のゲート電極６３ａ、第２の薄膜トランジス
タ５３のゲート電極６３ｂ、補助容量素子２０Ａの上部
電極６４、駆動回路の薄膜トランジスタ６７、７０のゲ
ート電極６６、６５及び、図示しないが、駆動回路領域
内の各種配線を形成した。

【００２６】その後、これらのゲート電極６３ａ，６３
ｂ，６５，６６をマスクとしてイオン注入やイオンドー
ピング法により不純物の注入を行い、第１の薄膜トラン
ジスタ５０のドレイン電極５１、このトランジスタ５０
のソース電極と第２のトランジスタ５３のドレイン電極
を兼用する兼用電極５６、第２のトランジスタ５３のソ
ース電極５４、Ｎチャネル型の駆動回路トランジスタ６
７のソース電極６８とドレイン電極６９とを形成した。

【００２７】この時、補助容量素子２０Ａの形成予定領
域１０Ｂ、駆動回路領域のＰチャネル型の回路トランジ
スタ７０の電極形成部分には不純物が注入されないよう
に、レジストで被覆した後に不純物の注入を行った。不
純物の注入は、例えば加速電圧８０ｋｅＶで５×１０¹⁵
atoms/cm² のドーズ量で、ＰＨ₃ ／Ｈ₂ によりリンを高
濃度注入した。

【００２８】次に、第１の薄膜トランジスタ５０、第２
の薄膜トランジスタ５３、駆動回路領域のＮチャネル型
の駆動回路トランジスタ６７には不純物が注入されない
ようにレジストで被覆した後、補助容量素子２０Ａの上
部電極６４とＰチャネル型の駆動回路トランジスタ７０
のゲート電極６５をそれぞれマスクとして、加速電圧８
０ｋｅＶで５×１０¹⁵atoms/cm² のドーズ量でＢ₂ Ｈ₆
／Ｈ₂ によりボロンを高濃度注入して、補助容量素子２
０Ａの下部電極６１の接続電極７１、Ｐチャネル型の駆
動回路トランジスタ７０のソース電極７２、ドレイン電
極７３を形成した。

【００２９】その後、更に図３（ｃ）に示したようにレ
ジスト４５をマスクとして不純物注入を行い、基板５９
全体をアニール処理することにより注入不純物を活性化
してＮチャネル型ＬＤＤ（Light1y Doped Drain ）領域
７４ａ、７４ｂ、７４ｃ、７４ｄ、７４ｅ、７４ｆをそ
れぞれトランジスタ５０、５３、６７のチャネルの端部
に形成する。

【００３０】次に、この状態でレジスト４５を全部除去
して、図４（ａ）に示したように例えばＰＥＣＶＤ法を
用いて絶縁基板の全面に層間絶縁膜Ｓｉ０₂７５を５０
０ｎｍ程度被着する。

【００３１】次に、ＩＴＯをスパッタ法により１００ｎ
ｍ程度成膜し、フォトエッチング法により所定の形状に
パタ−ニングして、画素電極５５、５６を形成した。続
いて、フォトエッチング法により、第１の薄膜トランジ
スタ５０のドレイン電極５１に至るコンタクトホール７
６、第２の薄膜トランジスタ５３のソース電極５４に至
るコンタクトホール７７、補助容量素子２０Ａの下部電
極６１の接続電極７１に至るコンタクトホール７８と駆
動回路トランジスタ６７、７０のソース電極６８、７２
とドレイン電極６９、７３に至るコンタクトホール６８
ｂ，７２ｂ，６９ｂ，７３ｂとを形成した。

【００３２】次に、Ｔａ、Ｃｒ、Ａｌ、Ｍｏ、Ｗ、Ｃｕ
などの金属単体又はその積層膜あるいは合金膜を５００
ｎｍ程度被着し、フォトエッチング法により所定の形状
にパタ−ニングし、信号線５２Ａ、第１の薄膜トランジ
スタ５０のドレイン電極５１と信号線５２Ａの接続線５
１ａ、第２の薄膜トランジスタ５３のソース電極５４と
画素電極５５の接続線５４ａ、補助容量素子２０Ａの下
部電極６１の接続電極７１と画素電極５６との接続線７
１ａ、駆動回路領域内の回路トランジスタ６７、７０の
各種配線６８ａ，６９ａ，７２ａ等の形成を行つた。こ
の状態が図４（ａ）に示されている。

【００３３】最後に、図４（ｂ）に示したように、ＰＥ
ＣＶＤ法により絶縁基板５９の全面にＳｉＮｘからなる
保護絶縁膜７９を成膜し、フォトエッチング法により所
定の形状にパタ−ニングすることにより、アクティブマ
トリクス型液晶表示装置のアレイ基板８０が得られる。
このアレイ基板８０の液晶に面する側には更に低温キュ
ア型のポリイミドからなる配向膜８６が印刷塗布され、
その配向軸が所定の方向になるようにラビング処理され
る。

【００３４】このようにして製造されたアレイ基板８０
は図１に示したように対向基板８５と組み合わせ、相互
間に液晶８８を挟んで液晶表示装置として組み立てられ
る。この対向基板８５は、透明性絶縁基板として例えば
ガラス基板８１上に、例えばＣｒ膜をスパッタリング法
により被膜した後、所定の形状にフォトエッチングして
形成した遮光膜８２を有する。

【００３５】次に、例えば顔料などを分散させた着色層
８３を形成し、更にスパッタ法により例えばＩＴＯから
なる透明性電極である対向電極８４を形成することによ
り、対向基板８５が製造される。

【００３６】続いて、対向基板８５の画素電極５５、５
６に面する対向電極８４側全面に低温キュア型のポリイ
ミドからなる配向膜８７を印刷塗布し、両基板８０、８
５の対向時に、配向膜８６に対して配向軸が９０゜とな
るようにラビング処理をした後、両基板８０、８５を対
向して組み立て、セル化し、その間隙にネマティツク液
晶８８を注入し封止する。そして、両基板８０、８５の
絶縁基板５９、８１側に図示しない偏向板を貼り付ける
ことにより、アクティブマトリクス型液晶表示装置が得
られる。

【００３７】このようにして出来上がったアレイ基板８
０の画素電極５５に接続される２個の薄膜トランジスタ
５０、５３のうちの一方のトランジスタ５０のドレイン
電極５１は信号線５２Ａと接続され、そのソース領域は
第２のトランジスタ５３のドレイン領域と共通電極６５
により接続されており、第２のトランジスタ５３のソー
ス電極５４は画素電極５５と接続されている。すなわ
ち、この２つのトランジスタ５０、５３は信号線５２Ａ
と画素電極５５間で直列に接続されている。

【００３８】このような構成の２個のトランジスタ５
０、５３でなる直列回路のオフ電流を測定したところ、
従来の１個のトランジスタを用いた場合のオフ電流より
も１桁以上オフ電流が小さくなった。

【００３９】本実施例のアレイ基板８０の画素電極５５
に接続されている２つの薄膜トランジスタ５０、５３は
それぞれのチャネル長方向が互いに直交するように配設
されているため、アモルファスシリコン膜をレーザアニ
ールしてポリシリコン膜を形成するときに生じる結晶欠
陥に起因するＥＬＡの照射むらがなくなり、表示むらの
無い良好な表示が得られた。

【００４０】また、本実施例のアレイ基板８０の第１の
トランジスタ５０は、走査線４０Ａと信号線５２Ａの交
点にそのチヤネル長が信号線５２Ａの長手方向に一致す
るように、かつ信号線５２Ａの真下に形成されている。
このような構成にすることにより、従来は配線部であっ
たところに薄膜トランジスタ５０を配置できるため、画
素電極に複数の薄膜トランジスタをスイッチング素子と
して接続された構成をとる場合でも、その分だけ従来の
構成に比して開口率の向上が見込めるため、より明るい
表示が得られる。

【００４１】

【発明の効果】以上詳述したようにこの発明によれば、
画素電極にスイッチング素子として接続される薄膜トラ
ンジスタを２個以上直列に接続し、そのうちの少なくと
も２個のトランジスタのチャネル長方向が直交するよう
に配設することにより、アモルファスシリコンのレーザ
ーアニール時のレーザーのスキャン方向に生ずる結晶欠
陥に起因する表示特性のばらつきを抑えることが出来
る。

【００４２】また、画素部の薄膜トランジスタのうちの
片方のチャネル長方向を信号線の長手方向と一致するよ
うに走査線との交差部に形成することにより、開口率を
向上することも出来る。

【図面の簡単な説明】

【図１】本発明の一実施例におけるアクティブマトリク
ス型液晶表示装置の一画素平面図。

【図２】図１におけるＡ−Ｂ−Ｃ−Ｄ線でアレイ基板を
切断し駆動回路部分とともに対応する対向基板の部分も
含んで示す断面図。

【図３】図１、図２に示した実施例のアレイ基板を製造
する方法の一例を説明するための工程図。

【図４】図１、図２に示した実施例のアレイ基板を製造
する方法の一例を説明するための工程図。

【符号の説明】

４０Ａ、４０Ｂ…走査線 ５０、５３、６７、７０…薄膜トランジスタ ５２Ａ、５２Ｂ…信号線 ５５、５６…画素電極 ６０ａ，６０ｂ…チャネル領域 ６３ａ，６３ｂ…ゲート電極

Claims (4)

【特許請求の範囲】
1. 【請求項１】 絶縁基板上に形成された複数本の走査線
   と、この複数本の走査線と交差して形成された複数本の
   信号線と、前記走査線と信号線の交点のそれぞれに形成
   された複数個の薄膜トランジスタと、前記走査線と信号
   線とにより区画された領域内にそれぞれ形成され前記薄
   膜トランジスタと接続された複数の画素電極とが設けら
   れてなるアレイ基板を備えるアクテイブマトリクス型液
   晶表示装置において、 前記走査線と信号線の交点のそれぞれには、走査線に接
   続されたゲート電極と信号線に接続されたドレイン電極
   と前記信号線の長手方向にチャネル長を有する第１の薄
   膜トランジスタと、 前記走査線に接続されたゲート電極と第１の薄膜トラン
   ジスタのソース電極に接続されたドレイン電極と前記画
   素電極に接続されたソース電極と前記走査線の長手方向
   にチャネル長を有する第２の薄膜トランジスタと、 を少なくとも具備し、前記第１の薄膜トランジスタは前
   記信号線の下方に形成されていることを特徴とするアク
   ティブマトリクス型液晶表示装置。
2. 【請求項２】 前記画素電極に接続されている第２の薄
   膜トランジスタのチャネル領域が、前記走査線と信号線
   とにより区画された領域内に前記画素電極とともに形成
   されていることを特徴とする請求項１記載のアクティブ
   マトリクス型液晶表示装置。
3. 【請求項３】 前記第１、第２の薄膜トランジスタのチ
   ャネル長方向が互いに直交して形成されていることを特
   徴とする請求項１記載のアクティブマトリクス型液晶表
   示装置。
4. 【請求項４】 前記絶縁基板上に前記複数の走査線、信
   号線を駆動する駆動回路が形成されていることを特徴と
   する請求項１ないし請求項３のいずれか１項に記載のア
   クティブマトリクス型液晶表示装置。