JPH10242408A - 誘電体キャパシタ、不揮発性メモリおよび半導体装置 - Google Patents
誘電体キャパシタ、不揮発性メモリおよび半導体装置Info
- Publication number
- JPH10242408A JPH10242408A JP9112849A JP11284997A JPH10242408A JP H10242408 A JPH10242408 A JP H10242408A JP 9112849 A JP9112849 A JP 9112849A JP 11284997 A JP11284997 A JP 11284997A JP H10242408 A JPH10242408 A JP H10242408A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric
- dielectric film
- layer
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Conductive Materials (AREA)
- Inorganic Insulating Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 トランジスタと誘電体キャパシタとを縦方向
に並べて配置し、誘電体キャパシタの下部電極をＳｉま
たはＷからなるプラグによりトランジスタの拡散層と接
続する場合、誘電体キャパシタの誘電体膜の材料として
ＰＺＴはもちろん、高温の熱処理が必要なＳＢＴなどを
も用いることができる誘電体キャパシタおよび不揮発性
メモリを提供する。また、プラグ形成後の工程のプロセ
ス温度や時間の自由度が大きい半導体装置を提供する。 【解決手段】 誘電体キャパシタの下部電極、例えばＰ
ｔ膜５の下側に、組成式ＭIaＭIIb Ｏc （ただし、ａ、
ｂ、ｃは原子％で表した組成、ＭI はＰｔ、Ｉｒ、Ｒ
ｕ、ＲｈおよびＰｄからなる群より選ばれた少なくとも
一種の貴金属、ＭIIは少なくとも一種の希土類元素を表
す）で表され、その組成範囲が９０≧ａ≧４０、１５≧
ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１００である材料からな
る拡散防止層、例えばＩｒ−Ｙ−Ｏ膜３を設ける。ま
た、プラグを用いる半導体装置において、そのプラグと
これと接続される拡散層やＡｌ合金配線などとの間に同
様な拡散防止層を設ける。
に並べて配置し、誘電体キャパシタの下部電極をＳｉま
たはＷからなるプラグによりトランジスタの拡散層と接
続する場合、誘電体キャパシタの誘電体膜の材料として
ＰＺＴはもちろん、高温の熱処理が必要なＳＢＴなどを
も用いることができる誘電体キャパシタおよび不揮発性
メモリを提供する。また、プラグ形成後の工程のプロセ
ス温度や時間の自由度が大きい半導体装置を提供する。 【解決手段】 誘電体キャパシタの下部電極、例えばＰ
ｔ膜５の下側に、組成式ＭIaＭIIb Ｏc （ただし、ａ、
ｂ、ｃは原子％で表した組成、ＭI はＰｔ、Ｉｒ、Ｒ
ｕ、ＲｈおよびＰｄからなる群より選ばれた少なくとも
一種の貴金属、ＭIIは少なくとも一種の希土類元素を表
す）で表され、その組成範囲が９０≧ａ≧４０、１５≧
ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１００である材料からな
る拡散防止層、例えばＩｒ−Ｙ−Ｏ膜３を設ける。ま
た、プラグを用いる半導体装置において、そのプラグと
これと接続される拡散層やＡｌ合金配線などとの間に同
様な拡散防止層を設ける。
Description
【０００１】
【発明の属する技術分野】この発明は、誘電体キャパシ
タ、不揮発性メモリおよび半導体装置に関する。
タ、不揮発性メモリおよび半導体装置に関する。
【０００２】
【従来の技術】強誘電体メモリは、強誘電体膜の高速な
分極反転とその残留分極とを利用する高速書き換え可能
な不揮発性メモリである。図６に従来の強誘電体メモリ
の一例を示す。
分極反転とその残留分極とを利用する高速書き換え可能
な不揮発性メモリである。図６に従来の強誘電体メモリ
の一例を示す。
【０００３】図６に示すように、この従来の強誘電体メ
モリにおいては、ｐ型Ｓｉ基板１０１の表面にフィール
ド絶縁膜１０２が選択的に設けられ、これによって素子
分離が行われている。このフィールド絶縁膜１０２に囲
まれた部分における活性領域の表面にはゲート絶縁膜１
０３が設けられている。符号ＷＬはワード線を示す。こ
のワード線ＷＬの両側の部分におけるｐ型Ｓｉ基板１０
１中にはｎ+ 型のソース領域１０４およびドレイン領域
１０５が設けられている。これらのワード線ＷＬ、ソー
ス領域１０４およびドレイン領域１０５によりトランジ
スタＱが構成されている。
モリにおいては、ｐ型Ｓｉ基板１０１の表面にフィール
ド絶縁膜１０２が選択的に設けられ、これによって素子
分離が行われている。このフィールド絶縁膜１０２に囲
まれた部分における活性領域の表面にはゲート絶縁膜１
０３が設けられている。符号ＷＬはワード線を示す。こ
のワード線ＷＬの両側の部分におけるｐ型Ｓｉ基板１０
１中にはｎ+ 型のソース領域１０４およびドレイン領域
１０５が設けられている。これらのワード線ＷＬ、ソー
ス領域１０４およびドレイン領域１０５によりトランジ
スタＱが構成されている。
【０００４】符号１０６は層間絶縁膜を示す。フィール
ド絶縁膜１０２の上方の部分における層間絶縁膜１０６
上には、接合層としての例えば膜厚３０ｎｍ程度のＴｉ
膜１０７を介して、下部電極としての例えば膜厚２００
ｎｍ程度のＰｔ膜１０８、例えば膜厚２００ｎｍ程度の
Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 （ＰＺＴ）膜やＳｒＢｉ2 Ｔａ
2 Ｏ9 （ＳＢＴ）膜などの強誘電体膜１０９および上部
電極としての例えば膜厚２００ｎｍ程度のＰｔ膜１１０
が順次積層され、これらのＰｔ膜１０８、強誘電体膜１
０９およびＰｔ膜１１０によりキャパシタＣが構成され
ている。トランジスタＱとこのキャパシタＣとにより、
１個のメモリセルが構成されている。
ド絶縁膜１０２の上方の部分における層間絶縁膜１０６
上には、接合層としての例えば膜厚３０ｎｍ程度のＴｉ
膜１０７を介して、下部電極としての例えば膜厚２００
ｎｍ程度のＰｔ膜１０８、例えば膜厚２００ｎｍ程度の
Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 （ＰＺＴ）膜やＳｒＢｉ2 Ｔａ
2 Ｏ9 （ＳＢＴ）膜などの強誘電体膜１０９および上部
電極としての例えば膜厚２００ｎｍ程度のＰｔ膜１１０
が順次積層され、これらのＰｔ膜１０８、強誘電体膜１
０９およびＰｔ膜１１０によりキャパシタＣが構成され
ている。トランジスタＱとこのキャパシタＣとにより、
１個のメモリセルが構成されている。
【０００５】符号１１１は層間絶縁膜を示す。ソース領
域１０４の上の部分における層間絶縁膜１０６および層
間絶縁膜１１１にはコンタクトホール１１２が設けられ
ている。また、Ｐｔ膜１０８の一端部の上の部分におけ
る層間絶縁膜１１１にはコンタクトホール１１３が設け
られている。さらに、Ｐｔ膜１１０の上の部分における
層間絶縁膜１１１にはコンタクトホール１１４が設けら
れている。そして、コンタクトホール１１２およびコン
タクトホール１１３を通じて、トランジスタＱのソース
領域１０４とキャパシタＣの下部電極であるＰｔ膜１０
８とが配線１１５により接続されている。また、コンタ
クトホール１１４を通じて、キャパシタＣの上部電極で
あるＰｔ膜１１０に配線１１６が接続されている。符号
１１７はパッシベーション膜を示す。
域１０４の上の部分における層間絶縁膜１０６および層
間絶縁膜１１１にはコンタクトホール１１２が設けられ
ている。また、Ｐｔ膜１０８の一端部の上の部分におけ
る層間絶縁膜１１１にはコンタクトホール１１３が設け
られている。さらに、Ｐｔ膜１１０の上の部分における
層間絶縁膜１１１にはコンタクトホール１１４が設けら
れている。そして、コンタクトホール１１２およびコン
タクトホール１１３を通じて、トランジスタＱのソース
領域１０４とキャパシタＣの下部電極であるＰｔ膜１０
８とが配線１１５により接続されている。また、コンタ
クトホール１１４を通じて、キャパシタＣの上部電極で
あるＰｔ膜１１０に配線１１６が接続されている。符号
１１７はパッシベーション膜を示す。
【０００６】この図６に示す従来の強誘電体メモリにお
いては、トランジスタＱとキャパシタＣとが横方向（基
板面に平行な方向）に並べて配置しているが、強誘電体
メモリの情報記録密度を増加させるためには、トランジ
スタＱとキャパシタＣとを縦方向（基板面に垂直な方
向）に並べて配置した構造とする必要がある。その一例
を図７に示す。ここで、図７においては、図６と同一の
部分には同一の符号を付す。
いては、トランジスタＱとキャパシタＣとが横方向（基
板面に平行な方向）に並べて配置しているが、強誘電体
メモリの情報記録密度を増加させるためには、トランジ
スタＱとキャパシタＣとを縦方向（基板面に垂直な方
向）に並べて配置した構造とする必要がある。その一例
を図７に示す。ここで、図７においては、図６と同一の
部分には同一の符号を付す。
【０００７】図７において、符号ＷＬ１〜ＷＬ４はワー
ド線、１１８は層間絶縁膜を示す。ドレイン領域１０５
の上の部分における層間絶縁膜１１８にはコンタクトホ
ール１１９が設けられ、このコンタクトホール１１９を
通じてビット線ＢＬがトランジスタＱのドレイン領域１
０５に接続されている。符号１２０、１２１は層間絶縁
膜を示す。ソース領域１０４の上の部分における層間絶
縁膜１２１にはコンタクトホール１２２が設けられ、こ
のコンタクトホール１２２内に多結晶Ｓｉプラグ１２３
が埋め込まれている。そして、この多結晶Ｓｉプラグ１
２３を介して、トランジスタＱのソース領域１０４とキ
ャパシタＣの下部電極であるＰｔ膜１０８とが電気的に
接続されている。
ド線、１１８は層間絶縁膜を示す。ドレイン領域１０５
の上の部分における層間絶縁膜１１８にはコンタクトホ
ール１１９が設けられ、このコンタクトホール１１９を
通じてビット線ＢＬがトランジスタＱのドレイン領域１
０５に接続されている。符号１２０、１２１は層間絶縁
膜を示す。ソース領域１０４の上の部分における層間絶
縁膜１２１にはコンタクトホール１２２が設けられ、こ
のコンタクトホール１２２内に多結晶Ｓｉプラグ１２３
が埋め込まれている。そして、この多結晶Ｓｉプラグ１
２３を介して、トランジスタＱのソース領域１０４とキ
ャパシタＣの下部電極であるＰｔ膜１０８とが電気的に
接続されている。
【０００８】さて、強誘電体膜１０９を形成する際には
通常、その結晶化のために６００〜８００℃の高温にお
いて酸化雰囲気中で熱処理を行う必要があるが、このと
き、多結晶Ｓｉプラグ１２３のＳｉがキャパシタＣの下
部電極であるＰｔ膜１０８に熱拡散し、そのＳｉがＰｔ
膜１０８の上層で酸化されることによりこのＰｔ膜１０
８の導電性が失われたり、Ｓｉがさらに強誘電体膜１０
９に拡散し、キャパシタＣの特性を著しく劣化させてし
まうという問題がある。
通常、その結晶化のために６００〜８００℃の高温にお
いて酸化雰囲気中で熱処理を行う必要があるが、このと
き、多結晶Ｓｉプラグ１２３のＳｉがキャパシタＣの下
部電極であるＰｔ膜１０８に熱拡散し、そのＳｉがＰｔ
膜１０８の上層で酸化されることによりこのＰｔ膜１０
８の導電性が失われたり、Ｓｉがさらに強誘電体膜１０
９に拡散し、キャパシタＣの特性を著しく劣化させてし
まうという問題がある。
【０００９】強誘電体膜１０９の材料がＰＺＴである場
合、その焼成温度は６００℃程度であるため、Ｓｉの拡
散防止層としてＴｉＮなどの窒化物系の膜を使用するこ
とができるとの報告がある（応用物理学会講演予稿集、
１９９５年春、３０ｐ−Ｄ−２０、３０ｐ−Ｄ−１
０）。しかしながら、窒化物系の膜は、高温、酸化雰囲
気中の熱処理で酸化され、導電性を失うことから、強誘
電体膜１０９の強誘電体特性をより改善するために、熱
処理の雰囲気に十分な酸素を導入し、より高温で熱処理
を施した場合には、酸化による表面荒れや電気抵抗の上
昇が起きてしまうという問題がある。
合、その焼成温度は６００℃程度であるため、Ｓｉの拡
散防止層としてＴｉＮなどの窒化物系の膜を使用するこ
とができるとの報告がある（応用物理学会講演予稿集、
１９９５年春、３０ｐ−Ｄ−２０、３０ｐ−Ｄ−１
０）。しかしながら、窒化物系の膜は、高温、酸化雰囲
気中の熱処理で酸化され、導電性を失うことから、強誘
電体膜１０９の強誘電体特性をより改善するために、熱
処理の雰囲気に十分な酸素を導入し、より高温で熱処理
を施した場合には、酸化による表面荒れや電気抵抗の上
昇が起きてしまうという問題がある。
【００１０】一方、強誘電体膜１０９の材料として、Ｐ
ＺＴより疲労特性に優れるとされるＳＢＴを用いる場合
には、良好な強誘電体特性を得るための熱処理温度は８
００℃程度とＰＺＴに比べてさらに高温となる。したが
って、強誘電体１０９の材料にＳＢＴを用いた場合に
は、上述の窒化物系の膜からなる拡散防止層では耐熱性
が完全に不足し、使用不可能である。
ＺＴより疲労特性に優れるとされるＳＢＴを用いる場合
には、良好な強誘電体特性を得るための熱処理温度は８
００℃程度とＰＺＴに比べてさらに高温となる。したが
って、強誘電体１０９の材料にＳＢＴを用いた場合に
は、上述の窒化物系の膜からなる拡散防止層では耐熱性
が完全に不足し、使用不可能である。
【００１１】これまで、強誘電体膜１０９の材料として
ＳＢＴを用いたスタック型のキャパシタの構造は報告さ
れておらず、このようなキャパシタを用いた高集積の不
揮発性メモリの実現は困難であるとされていた。
ＳＢＴを用いたスタック型のキャパシタの構造は報告さ
れておらず、このようなキャパシタを用いた高集積の不
揮発性メモリの実現は困難であるとされていた。
【００１２】また、以上と同様な問題は、多結晶Ｓｉプ
ラグの代わりにＷプラグを用いる場合においても起こり
得るものである。
ラグの代わりにＷプラグを用いる場合においても起こり
得るものである。
【００１３】一方、従来、最小加工寸法が０．５０〜
０．３５μｍの多層配線構造の超高集積半導体集積回路
装置の一例として図８に示すようなものがある（例え
ば、日経マイクロデバイス、１９９４年７月号、ｐｐ．
５０−５７および日経マイクロデバイス、１９９５年９
月号、ｐｐ．７０−７７）。
０．３５μｍの多層配線構造の超高集積半導体集積回路
装置の一例として図８に示すようなものがある（例え
ば、日経マイクロデバイス、１９９４年７月号、ｐｐ．
５０−５７および日経マイクロデバイス、１９９５年９
月号、ｐｐ．７０−７７）。
【００１４】図８に示すように、この従来の半導体集積
回路装置においては、ｎ型Ｓｉ基板２０１中にｐウエル
２０２およびｎウエル２０３が設けられている。素子分
離領域となる部分のｎ型Ｓｉ基板２０１の表面にはリセ
ス２０４が設けられ、このリセス２０４内にＳｉＯ2 膜
からなるフィールド絶縁膜２０５が埋め込まれている。
このフィールド絶縁膜２０５に囲まれた活性領域の表面
にはＳｉＯ2 膜からなるゲート絶縁膜２０６が設けられ
ている。符号２０７は不純物がドープされた多結晶Ｓｉ
膜、２０８はＷＳｉx 膜のような金属シリサイド膜を示
す。これらの多結晶Ｓｉ膜２０７および金属シリサイド
膜２０８により、ポリサイド構造のゲート電極が形成さ
れている。これらの多結晶Ｓｉ膜２０７および金属シリ
サイド膜２０８の側壁にはＳｉＯ2 からなるサイドウォ
ールスペーサ２０９が設けられている。ｎウエル２０３
中には、多結晶Ｓｉ膜２０７および金属シリサイド膜２
０８からなるゲート電極に対して自己整合的に、ソース
領域またはドレイン領域として用いられるｐ+ 型の拡散
層２１０、２１１が設けられている。これらのゲート電
極および拡散層２１０、２１１によりｐチャネルＭＯＳ
トランジスタが形成されている。同様に、ｐウエル２０
２にはｎチャネルＭＯＳトランジスタが形成されてい
る。符号２１２、２１３はこのｎチャネルＭＯＳトラン
ジスタのソース領域またはドレイン領域として用いられ
るｎ+ 型の拡散層を示す。
回路装置においては、ｎ型Ｓｉ基板２０１中にｐウエル
２０２およびｎウエル２０３が設けられている。素子分
離領域となる部分のｎ型Ｓｉ基板２０１の表面にはリセ
ス２０４が設けられ、このリセス２０４内にＳｉＯ2 膜
からなるフィールド絶縁膜２０５が埋め込まれている。
このフィールド絶縁膜２０５に囲まれた活性領域の表面
にはＳｉＯ2 膜からなるゲート絶縁膜２０６が設けられ
ている。符号２０７は不純物がドープされた多結晶Ｓｉ
膜、２０８はＷＳｉx 膜のような金属シリサイド膜を示
す。これらの多結晶Ｓｉ膜２０７および金属シリサイド
膜２０８により、ポリサイド構造のゲート電極が形成さ
れている。これらの多結晶Ｓｉ膜２０７および金属シリ
サイド膜２０８の側壁にはＳｉＯ2 からなるサイドウォ
ールスペーサ２０９が設けられている。ｎウエル２０３
中には、多結晶Ｓｉ膜２０７および金属シリサイド膜２
０８からなるゲート電極に対して自己整合的に、ソース
領域またはドレイン領域として用いられるｐ+ 型の拡散
層２１０、２１１が設けられている。これらのゲート電
極および拡散層２１０、２１１によりｐチャネルＭＯＳ
トランジスタが形成されている。同様に、ｐウエル２０
２にはｎチャネルＭＯＳトランジスタが形成されてい
る。符号２１２、２１３はこのｎチャネルＭＯＳトラン
ジスタのソース領域またはドレイン領域として用いられ
るｎ+ 型の拡散層を示す。
【００１５】これらのｐチャネルＭＯＳトランジスタお
よびｎチャネルＭＯＳトランジスタを覆うように層間絶
縁膜２１４が設けられている。この層間絶縁膜２１４に
は、ｐチャネルＭＯＳトランジスタの拡散層２１１に対
応する部分およびフィールド絶縁膜２０５上のゲート電
極に対応する部分にそれぞれ接続孔２１５、２１６が設
けられている。これらの接続孔２１５、２１６の内部に
はＴｉ膜２１７およびＴｉＮ膜２１８を介してＷプラグ
２１９が埋め込まれている。
よびｎチャネルＭＯＳトランジスタを覆うように層間絶
縁膜２１４が設けられている。この層間絶縁膜２１４に
は、ｐチャネルＭＯＳトランジスタの拡散層２１１に対
応する部分およびフィールド絶縁膜２０５上のゲート電
極に対応する部分にそれぞれ接続孔２１５、２１６が設
けられている。これらの接続孔２１５、２１６の内部に
はＴｉ膜２１７およびＴｉＮ膜２１８を介してＷプラグ
２１９が埋め込まれている。
【００１６】接続孔２１５、２１６の上には、Ｔｉ膜２
２０およびＴｉＮ膜２２１を介してＡｌ−Ｃｕ合金配線
２２２が設けられ、その上にＴｉＮ膜２２３が設けられ
ている。符号２２４は層間絶縁膜を示す。この層間絶縁
膜２２４には、Ａｌ−Ｃｕ合金配線２２２に対応する部
分に接続孔２２５、２２６が設けられている。これらの
接続孔２２５、２２６の内部にはＴｉ膜２２７およびＴ
ｉＮ膜２２８を介してＷプラグ２２９が埋め込まれてい
る。
２０およびＴｉＮ膜２２１を介してＡｌ−Ｃｕ合金配線
２２２が設けられ、その上にＴｉＮ膜２２３が設けられ
ている。符号２２４は層間絶縁膜を示す。この層間絶縁
膜２２４には、Ａｌ−Ｃｕ合金配線２２２に対応する部
分に接続孔２２５、２２６が設けられている。これらの
接続孔２２５、２２６の内部にはＴｉ膜２２７およびＴ
ｉＮ膜２２８を介してＷプラグ２２９が埋め込まれてい
る。
【００１７】さらに、接続孔２２５、２２６の上には、
Ｔｉ膜２３０およびＴｉＮ膜２３１を介してＡｌ−Ｃｕ
合金配線２３２が設けられ、その上にＴｉＮ膜２３３が
設けられている。
Ｔｉ膜２３０およびＴｉＮ膜２３１を介してＡｌ−Ｃｕ
合金配線２３２が設けられ、その上にＴｉＮ膜２３３が
設けられている。
【００１８】この図８に示す半導体集積回路装置におい
て、接続孔２１５の部分の拡散層２１１上に設けられて
いるＴｉ膜２１７（膜厚は通常５〜５０ｎｍ）は、主
に、Ｗプラグ２１９の拡散層２１１との良好な電気的接
続を得るため、および、下地に対する密着性を向上させ
るために用いられている。これは、拡散層２１１の表面
は化学的に活性であるため、水分や大気にさらされる
と、ごく短時間（２〜３分未満と考えられる）のうちに
表面に膜厚０．５〜５ｎｍの薄いＳｉＯx 膜が形成さ
れ、拡散層２１１との電気的接続および密着性が悪化す
るからである。これに対して、拡散層２１１上にＴｉ膜
２１７が設けられている場合には、このＴｉ膜２１７と
拡散層２１１の表面に形成されたＳｉＯx 膜とが化学反
応を起こす結果、電気的接続性と機械的密着性とを改善
することができる。
て、接続孔２１５の部分の拡散層２１１上に設けられて
いるＴｉ膜２１７（膜厚は通常５〜５０ｎｍ）は、主
に、Ｗプラグ２１９の拡散層２１１との良好な電気的接
続を得るため、および、下地に対する密着性を向上させ
るために用いられている。これは、拡散層２１１の表面
は化学的に活性であるため、水分や大気にさらされる
と、ごく短時間（２〜３分未満と考えられる）のうちに
表面に膜厚０．５〜５ｎｍの薄いＳｉＯx 膜が形成さ
れ、拡散層２１１との電気的接続および密着性が悪化す
るからである。これに対して、拡散層２１１上にＴｉ膜
２１７が設けられている場合には、このＴｉ膜２１７と
拡散層２１１の表面に形成されたＳｉＯx 膜とが化学反
応を起こす結果、電気的接続性と機械的密着性とを改善
することができる。
【００１９】しかしながら、拡散層２１１上にＴｉ膜２
１７を介してＷプラグ２１９（膜厚は通常５０〜７００
ｎｍ）が形成されると、このＷプラグ２１９の形成時の
熱処理（通常３００〜５００℃）あるいはその後工程で
行われる熱処理（通常３５０〜４５０℃）により拡散層
２１１のＳｉとＷプラグ２１９とが化学反応を起こして
ＷＳｉx が形成される。このとき、物質の移動（主に拡
散層２１１からＳｉがＷプラグ２１９中に移動）が発生
することにより、拡散層２１１とＷプラグ２１９との間
にすき間が形成され、良好な電気的接続が失われる問題
が生じている。そこで、この拡散層２１１とＷプラグ２
１９との化学反応を防止するため、Ｔｉ膜２１７とＷプ
ラグ２１９との間にＴｉＮ膜２１８（膜厚は通常５〜５
０ｎｍ）が設けられている。このため、このＴｉＮ膜２
１８はバリアメタルと呼ばれている。なお、バリアメタ
ルとしては、このＴｉＮ膜のほかにＴｉＯＮ膜もある。
１７を介してＷプラグ２１９（膜厚は通常５０〜７００
ｎｍ）が形成されると、このＷプラグ２１９の形成時の
熱処理（通常３００〜５００℃）あるいはその後工程で
行われる熱処理（通常３５０〜４５０℃）により拡散層
２１１のＳｉとＷプラグ２１９とが化学反応を起こして
ＷＳｉx が形成される。このとき、物質の移動（主に拡
散層２１１からＳｉがＷプラグ２１９中に移動）が発生
することにより、拡散層２１１とＷプラグ２１９との間
にすき間が形成され、良好な電気的接続が失われる問題
が生じている。そこで、この拡散層２１１とＷプラグ２
１９との化学反応を防止するため、Ｔｉ膜２１７とＷプ
ラグ２１９との間にＴｉＮ膜２１８（膜厚は通常５〜５
０ｎｍ）が設けられている。このため、このＴｉＮ膜２
１８はバリアメタルと呼ばれている。なお、バリアメタ
ルとしては、このＴｉＮ膜のほかにＴｉＯＮ膜もある。
【００２０】次に、Ｗプラグ２１９上に設けられている
Ｔｉ膜２２０は、Ｗプラグ２１９とＡｌ−Ｃｕ合金配線
２２２との良好な電気的接続および機械的接続を行うた
めに用いられている。また、このＴｉ膜２２０上のＴｉ
Ｎ膜２２１は、Ｗプラグ２１９とＡｌ−Ｃｕ合金配線２
２２との間の物質の移動および化学反応を抑制するため
に用いられている。接続孔２２５、２２６の部分におけ
るＷプラグ２２９上に設けられているＴｉ膜２３０およ
びＴｉＮ膜２３１も同様である。
Ｔｉ膜２２０は、Ｗプラグ２１９とＡｌ−Ｃｕ合金配線
２２２との良好な電気的接続および機械的接続を行うた
めに用いられている。また、このＴｉ膜２２０上のＴｉ
Ｎ膜２２１は、Ｗプラグ２１９とＡｌ−Ｃｕ合金配線２
２２との間の物質の移動および化学反応を抑制するため
に用いられている。接続孔２２５、２２６の部分におけ
るＷプラグ２２９上に設けられているＴｉ膜２３０およ
びＴｉＮ膜２３１も同様である。
【００２１】しかしながら、上述の半導体集積回路装置
の製造において、Ｔｉ膜２１７およびＴｉＮ膜２１８を
介してＷプラグ２１９を形成した場合、後工程のプロセ
ス温度の上限は、ＴｉＮ膜２１８の耐熱温度以下に制限
されてしまう。このＴｉＮ膜２１８の耐熱温度は、５０
０℃（スパッタリング法により成膜した場合）〜６５０
℃（ＣＶＤ法により成膜した場合）程度であるため、こ
のＷプラグ２１９の形成後のプロセス温度や時間の自由
度はほとんどないと言える。この問題は、Ｗプラグ２１
９の代わりにＳｉプラグやＡｌプラグを用いた場合にも
同様である。
の製造において、Ｔｉ膜２１７およびＴｉＮ膜２１８を
介してＷプラグ２１９を形成した場合、後工程のプロセ
ス温度の上限は、ＴｉＮ膜２１８の耐熱温度以下に制限
されてしまう。このＴｉＮ膜２１８の耐熱温度は、５０
０℃（スパッタリング法により成膜した場合）〜６５０
℃（ＣＶＤ法により成膜した場合）程度であるため、こ
のＷプラグ２１９の形成後のプロセス温度や時間の自由
度はほとんどないと言える。この問題は、Ｗプラグ２１
９の代わりにＳｉプラグやＡｌプラグを用いた場合にも
同様である。
【００２２】
【発明が解決しようとする課題】以上のように、図７に
示す従来の強誘電体メモリのように、トランジスタＱと
キャパシタＣとを縦方向に並べて配置し、キャパシタＣ
の下部電極、すなわちＰｔ膜１０８を多結晶Ｓｉプラグ
１２３あるいはＷプラグによりトランジスタＱのソース
領域１０４と接続する場合、キャパシタＣの強誘電体膜
１０９の材料として、高温の熱処理が必要なＳＢＴなど
を用いることは困難であった。
示す従来の強誘電体メモリのように、トランジスタＱと
キャパシタＣとを縦方向に並べて配置し、キャパシタＣ
の下部電極、すなわちＰｔ膜１０８を多結晶Ｓｉプラグ
１２３あるいはＷプラグによりトランジスタＱのソース
領域１０４と接続する場合、キャパシタＣの強誘電体膜
１０９の材料として、高温の熱処理が必要なＳＢＴなど
を用いることは困難であった。
【００２３】また、図８に示すような従来の半導体集積
回路装置においては、Ｗプラグ２１９を形成した後の工
程のプロセス温度や時間の自由度がほとんどなかった。
回路装置においては、Ｗプラグ２１９を形成した後の工
程のプロセス温度や時間の自由度がほとんどなかった。
【００２４】したがって、この発明の目的は、トランジ
スタと誘電体キャパシタとを縦方向に並べて配置し、誘
電体キャパシタの下部電極をＳｉまたはＷからなるプラ
グによりトランジスタの拡散層と接続する場合、そのプ
ラグからのＳｉまたはＷの下部電極への拡散を防止する
ことができ、それによって誘電体キャパシタの誘電体膜
の材料としてＰＺＴはもちろん、高温の熱処理が必要な
ＳＢＴなどをも用いることができる誘電体キャパシタお
よびそのような誘電体キャパシタを用いた不揮発性メモ
リを提供することにある。
スタと誘電体キャパシタとを縦方向に並べて配置し、誘
電体キャパシタの下部電極をＳｉまたはＷからなるプラ
グによりトランジスタの拡散層と接続する場合、そのプ
ラグからのＳｉまたはＷの下部電極への拡散を防止する
ことができ、それによって誘電体キャパシタの誘電体膜
の材料としてＰＺＴはもちろん、高温の熱処理が必要な
ＳＢＴなどをも用いることができる誘電体キャパシタお
よびそのような誘電体キャパシタを用いた不揮発性メモ
リを提供することにある。
【００２５】この発明の他の目的は、半導体集積回路装
置などの半導体装置の製造においてプラグを形成した後
の工程のプロセス温度や時間の自由度を大きくすること
ができる半導体装置を提供することにある。
置などの半導体装置の製造においてプラグを形成した後
の工程のプロセス温度や時間の自由度を大きくすること
ができる半導体装置を提供することにある。
【００２６】
【課題を解決するための手段】本発明者は、従来技術が
有する上述の課題を解決すべく、鋭意検討を行った。以
下にその概要を説明する。
有する上述の課題を解決すべく、鋭意検討を行った。以
下にその概要を説明する。
【００２７】多結晶ＳｉプラグからＰｔ膜などからなる
下部電極へのＳｉの拡散を防止するためには、下部電極
と多結晶Ｓｉプラグとの間に拡散防止層を設ければよ
い。この拡散防止層に要求されることは、Ｓｉの拡散を
防止することができ、かつ、強誘電体膜の結晶化のため
に８００℃程度の高温において酸化性雰囲気中で熱処理
を行った後においても下部電極の導電性を確保すること
ができることである。
下部電極へのＳｉの拡散を防止するためには、下部電極
と多結晶Ｓｉプラグとの間に拡散防止層を設ければよ
い。この拡散防止層に要求されることは、Ｓｉの拡散を
防止することができ、かつ、強誘電体膜の結晶化のため
に８００℃程度の高温において酸化性雰囲気中で熱処理
を行った後においても下部電極の導電性を確保すること
ができることである。
【００２８】これに関しては、一般に、Ｐｔ、Ｉｒ、Ｒ
ｕなどの貴金属のみからなる膜ではＳｉの拡散を防止す
ることはできない。また、ＩｒＯ2 、ＲｕＯ2 などの導
電性貴金属酸化物を用いた場合には、熱処理中にそれら
のＩｒＯ2 、ＲｕＯ2 などから酸素が多結晶Ｓｉプラグ
中へ拡散してこの多結晶Ｓｉプラグが酸化され、導電性
が失われる。これは、酸素との結合力が貴金属よりもＳ
ｉの方が強いことに起因している。さらに、ＴｉＮやＴ
ａＮなどの導電性窒化物は、上述のように、耐熱性およ
び耐酸化性に問題がある。
ｕなどの貴金属のみからなる膜ではＳｉの拡散を防止す
ることはできない。また、ＩｒＯ2 、ＲｕＯ2 などの導
電性貴金属酸化物を用いた場合には、熱処理中にそれら
のＩｒＯ2 、ＲｕＯ2 などから酸素が多結晶Ｓｉプラグ
中へ拡散してこの多結晶Ｓｉプラグが酸化され、導電性
が失われる。これは、酸素との結合力が貴金属よりもＳ
ｉの方が強いことに起因している。さらに、ＴｉＮやＴ
ａＮなどの導電性窒化物は、上述のように、耐熱性およ
び耐酸化性に問題がある。
【００２９】本発明者は、このような状況に鑑み、鋭意
検討を行った結果、Ｐｔ、Ｉｒなどの貴金属中に少量の
希土類元素および酸素を導入して希土類酸化物含有貴金
属膜を形成し、これを拡散防止層として下部電極と多結
晶Ｓｉプラグとの間に設けることにより、多結晶Ｓｉプ
ラグと下部電極との導通を確保しつつ、多結晶Ｓｉプラ
グから下部電極へのＳｉの拡散を防止することができる
ことを見い出した。この希土類酸化物含有貴金属膜にお
いては、導入された酸素により貴金属の自己拡散が抑制
されているため、この希土類酸化物含有貴金属膜を通し
てのＳｉの拡散を防止することができる。また、酸素と
の結合力が強力な希土類元素が導入されているため、酸
素が多結晶Ｓｉプラグ中へ拡散してこの多結晶Ｓｉプラ
グが酸化されるのを防止することができる。また、この
希土類酸化物含有貴金属膜は、貴金属が主体であるた
め、導電性は十分に確保されている。
検討を行った結果、Ｐｔ、Ｉｒなどの貴金属中に少量の
希土類元素および酸素を導入して希土類酸化物含有貴金
属膜を形成し、これを拡散防止層として下部電極と多結
晶Ｓｉプラグとの間に設けることにより、多結晶Ｓｉプ
ラグと下部電極との導通を確保しつつ、多結晶Ｓｉプラ
グから下部電極へのＳｉの拡散を防止することができる
ことを見い出した。この希土類酸化物含有貴金属膜にお
いては、導入された酸素により貴金属の自己拡散が抑制
されているため、この希土類酸化物含有貴金属膜を通し
てのＳｉの拡散を防止することができる。また、酸素と
の結合力が強力な希土類元素が導入されているため、酸
素が多結晶Ｓｉプラグ中へ拡散してこの多結晶Ｓｉプラ
グが酸化されるのを防止することができる。また、この
希土類酸化物含有貴金属膜は、貴金属が主体であるた
め、導電性は十分に確保されている。
【００３０】さらに、本発明者による研究の結果、場合
によっては、この希土類酸化物含有貴金属膜のみにより
下部電極を構成し、Ｐｔなどの貴金属を用いないでも実
用上問題が生じないこともあることも見い出した。
によっては、この希土類酸化物含有貴金属膜のみにより
下部電極を構成し、Ｐｔなどの貴金属を用いないでも実
用上問題が生じないこともあることも見い出した。
【００３１】この希土類酸化物含有貴金属膜は、貴金属
に酸素との結合力が強い希土類元素を導入し、これを酸
素（Ｏ2 ）または水蒸気（Ｈ2 Ｏ）を導入しながらスパ
ッタリング法により成膜することにより容易に形成する
ことができる。あるいは、貴金属ターゲット上に希土類
酸化物チップを置き、スパッタリング法により成膜する
こともできる。
に酸素との結合力が強い希土類元素を導入し、これを酸
素（Ｏ2 ）または水蒸気（Ｈ2 Ｏ）を導入しながらスパ
ッタリング法により成膜することにより容易に形成する
ことができる。あるいは、貴金属ターゲット上に希土類
酸化物チップを置き、スパッタリング法により成膜する
こともできる。
【００３２】この希土類酸化物含有貴金属膜の一例とし
て、Ｉｒ80Ｙ5 Ｏ15膜（組成は原子％）のＸ線回折の結
果を、図１に示す。ここで、図１Ａは成膜直後のもの、
図１Ｂは８００℃で熱処理を行った後のものである。
て、Ｉｒ80Ｙ5 Ｏ15膜（組成は原子％）のＸ線回折の結
果を、図１に示す。ここで、図１Ａは成膜直後のもの、
図１Ｂは８００℃で熱処理を行った後のものである。
【００３３】図１Ａより、成膜直後では結晶粒径が１０
ｎｍ以下の微結晶になっており、ＩｒＯ2 などの酸化イ
リジウムはほとんど見られない。また、図１Ｂより、結
晶粒はやや大きくなっているが、依然として結晶粒径が
１７ｎｍ程度の微結晶状態を保っており、このＩｒ80Ｙ
5 Ｏ15膜が熱的に安定であることを示している。ＩｒＯ
2 などの酸化イリジウムなどによるピークはほとんど見
られない。
ｎｍ以下の微結晶になっており、ＩｒＯ2 などの酸化イ
リジウムはほとんど見られない。また、図１Ｂより、結
晶粒はやや大きくなっているが、依然として結晶粒径が
１７ｎｍ程度の微結晶状態を保っており、このＩｒ80Ｙ
5 Ｏ15膜が熱的に安定であることを示している。ＩｒＯ
2 などの酸化イリジウムなどによるピークはほとんど見
られない。
【００３４】ここで、特開平７−２４５２３７号公報に
おいては、誘電体キャパシタの下部電極の材料として酸
化イリジウムを用いることが開示されているが、このＩ
ｒ80Ｙ5 Ｏ15膜においては、ＩｒとＯとを含むものの、
これ以外にＹを含むことにより、ＩｒＯ2 などの酸化イ
リジウムとはなっておらず、結晶構造は金属イリジウム
のものになっている。すなわち、このＩｒ80Ｙ5 Ｏ15膜
は、特開平７−２４５２３７号公報に記載されているも
のとは大きく異なる材料であることは明白である。
おいては、誘電体キャパシタの下部電極の材料として酸
化イリジウムを用いることが開示されているが、このＩ
ｒ80Ｙ5 Ｏ15膜においては、ＩｒとＯとを含むものの、
これ以外にＹを含むことにより、ＩｒＯ2 などの酸化イ
リジウムとはなっておらず、結晶構造は金属イリジウム
のものになっている。すなわち、このＩｒ80Ｙ5 Ｏ15膜
は、特開平７−２４５２３７号公報に記載されているも
のとは大きく異なる材料であることは明白である。
【００３５】また、本発明者の検討によれば、この希土
類酸化物含有貴金属膜における貴金属、希土類元素およ
び酸素の組成範囲は、図２において斜線を施した領域で
示される範囲とすることが望ましい。この範囲よりも貴
金属が多すぎる場合には、安定な微結晶状態が得られ
ず、少なすぎる場合には、電気抵抗が上昇し、また、結
晶状態が不安定となる。また、希土類元素および酸素の
組成がこの範囲にあることにより、微結晶状態が安定と
なる。
類酸化物含有貴金属膜における貴金属、希土類元素およ
び酸素の組成範囲は、図２において斜線を施した領域で
示される範囲とすることが望ましい。この範囲よりも貴
金属が多すぎる場合には、安定な微結晶状態が得られ
ず、少なすぎる場合には、電気抵抗が上昇し、また、結
晶状態が不安定となる。また、希土類元素および酸素の
組成がこの範囲にあることにより、微結晶状態が安定と
なる。
【００３６】この微結晶状態を得るためには、この希土
類酸化物含有貴金属膜の成膜法として、エネルギーの高
い成膜法である反応性スパッタ法を用いるのが望まし
い。このとき、酸素を供給するため、スパッタガスには
Ｏ2 あるいはＨ2 Ｏを混入する必要がある。あるいは、
貴金属ターゲット上に、Ｙ2 Ｏ3 などの希土類酸化物の
セラミックスチップを置き、これをＯ2 ガスあるいはＨ
2 Ｏガス雰囲気中でスパッタリング法により成膜しても
よい。
類酸化物含有貴金属膜の成膜法として、エネルギーの高
い成膜法である反応性スパッタ法を用いるのが望まし
い。このとき、酸素を供給するため、スパッタガスには
Ｏ2 あるいはＨ2 Ｏを混入する必要がある。あるいは、
貴金属ターゲット上に、Ｙ2 Ｏ3 などの希土類酸化物の
セラミックスチップを置き、これをＯ2 ガスあるいはＨ
2 Ｏガス雰囲気中でスパッタリング法により成膜しても
よい。
【００３７】この発明は、以上の検討に基づいて案出さ
れたものである。
れたものである。
【００３８】すなわち、上記目的を達成するために、こ
の発明の第１の発明による誘電体キャパシタは、組成式
ＭIaＭIIb Ｏc （ただし、ａ、ｂ、ｃは原子％で表した
組成、ＭI はＰｔ、Ｉｒ、Ｒｕ、ＲｈおよびＰｄからな
る群より選ばれた少なくとも一種の貴金属、ＭIIは少な
くとも一種の希土類元素を表す）で表され、その組成範
囲が９０≧ａ≧４０、１５≧ｂ≧２、４≦ｃ、ａ＋ｂ＋
ｃ＝１００である材料からなる拡散防止層と、拡散防止
層上の下部電極と、下部電極上の誘電体膜と、誘電体膜
上の上部電極とを有することを特徴とするものである。
の発明の第１の発明による誘電体キャパシタは、組成式
ＭIaＭIIb Ｏc （ただし、ａ、ｂ、ｃは原子％で表した
組成、ＭI はＰｔ、Ｉｒ、Ｒｕ、ＲｈおよびＰｄからな
る群より選ばれた少なくとも一種の貴金属、ＭIIは少な
くとも一種の希土類元素を表す）で表され、その組成範
囲が９０≧ａ≧４０、１５≧ｂ≧２、４≦ｃ、ａ＋ｂ＋
ｃ＝１００である材料からなる拡散防止層と、拡散防止
層上の下部電極と、下部電極上の誘電体膜と、誘電体膜
上の上部電極とを有することを特徴とするものである。
【００３９】この発明の第２の発明による誘電体キャパ
シタは、組成式ＭIaＭIIb Ｏc （ただし、ａ、ｂ、ｃは
原子％で表した組成、ＭI はＰｔ、Ｉｒ、Ｒｕ、Ｒｈお
よびＰｄからなる群より選ばれた少なくとも一種の貴金
属、ＭIIは少なくとも一種の希土類元素を表す）で表さ
れ、その組成範囲が９０≧ａ≧４０、１５≧ｂ≧２、４
≦ｃ、ａ＋ｂ＋ｃ＝１００である材料からなる下部電極
と、下部電極上の誘電体膜と、誘電体膜上の上部電極と
を有することを特徴とするものである。
シタは、組成式ＭIaＭIIb Ｏc （ただし、ａ、ｂ、ｃは
原子％で表した組成、ＭI はＰｔ、Ｉｒ、Ｒｕ、Ｒｈお
よびＰｄからなる群より選ばれた少なくとも一種の貴金
属、ＭIIは少なくとも一種の希土類元素を表す）で表さ
れ、その組成範囲が９０≧ａ≧４０、１５≧ｂ≧２、４
≦ｃ、ａ＋ｂ＋ｃ＝１００である材料からなる下部電極
と、下部電極上の誘電体膜と、誘電体膜上の上部電極と
を有することを特徴とするものである。
【００４０】この発明の第３の発明は、トランジスタと
誘電体キャパシタとからなるメモリセルを有する不揮発
性メモリにおいて、誘電体キャパシタが、組成式ＭIaＭ
IIb Ｏc （ただし、ａ、ｂ、ｃは原子％で表した組成、
ＭI はＰｔ、Ｉｒ、Ｒｕ、ＲｈおよびＰｄからなる群よ
り選ばれた少なくとも一種の貴金属、ＭIIは少なくとも
一種の希土類元素を表す）で表され、その組成範囲が９
０≧ａ≧４０、１５≧ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１
００である材料からなる拡散防止層と、拡散防止層上の
下部電極と、下部電極上の誘電体膜と、誘電体膜上の上
部電極とを有することを特徴とするものである。
誘電体キャパシタとからなるメモリセルを有する不揮発
性メモリにおいて、誘電体キャパシタが、組成式ＭIaＭ
IIb Ｏc （ただし、ａ、ｂ、ｃは原子％で表した組成、
ＭI はＰｔ、Ｉｒ、Ｒｕ、ＲｈおよびＰｄからなる群よ
り選ばれた少なくとも一種の貴金属、ＭIIは少なくとも
一種の希土類元素を表す）で表され、その組成範囲が９
０≧ａ≧４０、１５≧ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１
００である材料からなる拡散防止層と、拡散防止層上の
下部電極と、下部電極上の誘電体膜と、誘電体膜上の上
部電極とを有することを特徴とするものである。
【００４１】この発明の第４の発明は、トランジスタと
誘電体キャパシタとからなるメモリセルを有する不揮発
性メモリにおいて、誘電体キャパシタが、組成式ＭIaＭ
IIb Ｏc （ただし、ａ、ｂ、ｃは原子％で表した組成、
ＭI はＰｔ、Ｉｒ、Ｒｕ、ＲｈおよびＰｄからなる群よ
り選ばれた少なくとも一種の貴金属、ＭIIは少なくとも
一種の希土類元素を表す）で表され、その組成範囲が９
０≧ａ≧４０、１５≧ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１
００である材料からなる下部電極と、下部電極上の誘電
体膜と、誘電体膜上の上部電極とを有することを特徴と
するものである。
誘電体キャパシタとからなるメモリセルを有する不揮発
性メモリにおいて、誘電体キャパシタが、組成式ＭIaＭ
IIb Ｏc （ただし、ａ、ｂ、ｃは原子％で表した組成、
ＭI はＰｔ、Ｉｒ、Ｒｕ、ＲｈおよびＰｄからなる群よ
り選ばれた少なくとも一種の貴金属、ＭIIは少なくとも
一種の希土類元素を表す）で表され、その組成範囲が９
０≧ａ≧４０、１５≧ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１
００である材料からなる下部電極と、下部電極上の誘電
体膜と、誘電体膜上の上部電極とを有することを特徴と
するものである。
【００４２】この発明の第５の発明は、第１の導電層
と、第１の導電層上の第２の導電層とを有する半導体装
置において、第１の導電層と第２の導電層との間に、組
成式ＭIaＭIIb Ｏc （ただし、ａ、ｂ、ｃは原子％で表
した組成、ＭI はＰｔ、Ｉｒ、Ｒｕ、ＲｈおよびＰｄか
らなる群より選ばれた少なくとも一種の貴金属、ＭIIは
少なくとも一種の希土類元素を表す）で表され、その組
成範囲が９０≧ａ≧４０、１５≧ｂ≧２、４≦ｃ、ａ＋
ｂ＋ｃ＝１００である材料からなる拡散防止層が設けら
れていることを特徴とするものである。
と、第１の導電層上の第２の導電層とを有する半導体装
置において、第１の導電層と第２の導電層との間に、組
成式ＭIaＭIIb Ｏc （ただし、ａ、ｂ、ｃは原子％で表
した組成、ＭI はＰｔ、Ｉｒ、Ｒｕ、ＲｈおよびＰｄか
らなる群より選ばれた少なくとも一種の貴金属、ＭIIは
少なくとも一種の希土類元素を表す）で表され、その組
成範囲が９０≧ａ≧４０、１５≧ｂ≧２、４≦ｃ、ａ＋
ｂ＋ｃ＝１００である材料からなる拡散防止層が設けら
れていることを特徴とするものである。
【００４３】この発明において、ＭIaＭIIb Ｏc で表さ
れる材料の組成範囲は、図２において斜線を施した領域
で示されるものと実質的に同一である。
れる材料の組成範囲は、図２において斜線を施した領域
で示されるものと実質的に同一である。
【００４４】この発明において、ＭIaＭIIb Ｏc で表さ
れる材料の組成範囲は、好適には、８５≧ａ≧６５、１
０≧ｂ≧２、１０≦ｃ、ａ＋ｂ＋ｃ＝１００である。
れる材料の組成範囲は、好適には、８５≧ａ≧６５、１
０≧ｂ≧２、１０≦ｃ、ａ＋ｂ＋ｃ＝１００である。
【００４５】この発明において、ＭIaＭIIb Ｏc で表さ
れる材料からなる拡散防止層または下部電極は、例え
ば、Ｉｒ−Ｙ−Ｏ、Ｉｒ−Ｃｅ−Ｏ、Ｉｒ−Ｄｙ−Ｏ、
Ｉｒ−Ｇｄ−Ｏ、Ｒｕ−Ｙ−Ｏ、Ｐｔ−Ｙ−Ｏ、Ｐｄ−
Ｙ−Ｏ、Ｒｈ−Ｙ−Ｏなどからなる。また、このＭIaＭ
IIb Ｏc で表される材料からなる拡散防止層または下部
電極は、好適には、酸素または水蒸気を用いた反応性ス
パッタリング法により成膜される。
れる材料からなる拡散防止層または下部電極は、例え
ば、Ｉｒ−Ｙ−Ｏ、Ｉｒ−Ｃｅ−Ｏ、Ｉｒ−Ｄｙ−Ｏ、
Ｉｒ−Ｇｄ−Ｏ、Ｒｕ−Ｙ−Ｏ、Ｐｔ−Ｙ−Ｏ、Ｐｄ−
Ｙ−Ｏ、Ｒｈ−Ｙ−Ｏなどからなる。また、このＭIaＭ
IIb Ｏc で表される材料からなる拡散防止層または下部
電極は、好適には、酸素または水蒸気を用いた反応性ス
パッタリング法により成膜される。
【００４６】この発明の第１の発明および第３の発明に
おいて、下部電極は、Ｐｔ、Ｉｒ、Ｒｕ、ＲｈおよびＰ
ｄからなる群より選ばれた少なくとも一種の貴金属から
なる。この下部電極は、具体的には、例えば、Ｐｔ、Ｉ
ｒ、Ｒｕ、ＲｈまたはＰｄからなる膜や、Ｐｔ、Ｉｒ、
Ｒｕ、ＲｈまたはＰｄからなる群より選ばれた二種以上
の貴金属による合金膜、さらにはそれらの複合膜により
形成される。
おいて、下部電極は、Ｐｔ、Ｉｒ、Ｒｕ、ＲｈおよびＰ
ｄからなる群より選ばれた少なくとも一種の貴金属から
なる。この下部電極は、具体的には、例えば、Ｐｔ、Ｉ
ｒ、Ｒｕ、ＲｈまたはＰｄからなる膜や、Ｐｔ、Ｉｒ、
Ｒｕ、ＲｈまたはＰｄからなる群より選ばれた二種以上
の貴金属による合金膜、さらにはそれらの複合膜により
形成される。
【００４７】この発明において、誘電体膜の材料として
は、典型的には、Ｂｉ系層状構造ペロブスカイト型強誘
電体が用いられ、その具体例を挙げると、組成式Ｂｉx
（Ｓｒ，Ｃａ，Ｂａ）y （Ｔａ，Ｎｂ）2 Ｏz （ただ
し、２．５０≧ｘ≧１．７０、１．２０≧ｙ≧０．６
０、ｚ＝９±ｄ、１．０≧ｄ≧０）で表される結晶層を
８５％以上含む強誘電体（若干のＢｉおよびＴａまたは
Ｎｂの酸化物や複合酸化物を含有してもよい）や、組成
式Ｂｉx Ｓｒy Ｔａ2 Ｏz （ただし、２．５０≧ｘ≧
１．７０、１．２０≧ｙ≧０．６０、ｚ＝９±ｄ、１．
０≧ｄ≧０）で表される結晶層を８５％以上含む強誘電
体（若干のＢｉおよびＴａまたはＮｂの酸化物や複合酸
化物を含有してもよい）である。後者の代表例はＳｒＢ
ｉ2 Ｔａ2 Ｏ9である。誘電体膜の材料としては、Ｐｂ
（Ｚｒ，Ｔｉ）Ｏ3 で表される強誘電体を用いてもよ
い。これらの強誘電体は、強誘電体メモリの強誘電体膜
材料に用いて好適なものである。誘電体膜の材料として
はさらに、例えば（Ｂａ，Ｓｒ）ＴｉＯ3 で表される高
誘電体を用いることもでき、これは、例えばＤＲＡＭに
おけるキャパシタの誘電体膜材料に用いて好適なもので
ある。
は、典型的には、Ｂｉ系層状構造ペロブスカイト型強誘
電体が用いられ、その具体例を挙げると、組成式Ｂｉx
（Ｓｒ，Ｃａ，Ｂａ）y （Ｔａ，Ｎｂ）2 Ｏz （ただ
し、２．５０≧ｘ≧１．７０、１．２０≧ｙ≧０．６
０、ｚ＝９±ｄ、１．０≧ｄ≧０）で表される結晶層を
８５％以上含む強誘電体（若干のＢｉおよびＴａまたは
Ｎｂの酸化物や複合酸化物を含有してもよい）や、組成
式Ｂｉx Ｓｒy Ｔａ2 Ｏz （ただし、２．５０≧ｘ≧
１．７０、１．２０≧ｙ≧０．６０、ｚ＝９±ｄ、１．
０≧ｄ≧０）で表される結晶層を８５％以上含む強誘電
体（若干のＢｉおよびＴａまたはＮｂの酸化物や複合酸
化物を含有してもよい）である。後者の代表例はＳｒＢ
ｉ2 Ｔａ2 Ｏ9である。誘電体膜の材料としては、Ｐｂ
（Ｚｒ，Ｔｉ）Ｏ3 で表される強誘電体を用いてもよ
い。これらの強誘電体は、強誘電体メモリの強誘電体膜
材料に用いて好適なものである。誘電体膜の材料として
はさらに、例えば（Ｂａ，Ｓｒ）ＴｉＯ3 で表される高
誘電体を用いることもでき、これは、例えばＤＲＡＭに
おけるキャパシタの誘電体膜材料に用いて好適なもので
ある。
【００４８】この発明の第３の発明または第４の発明に
よる不揮発性メモリにおいては、高集積化を図るために
トランジスタと誘電体キャパシタとを縦方向に配置する
場合、拡散防止層または下部電極は、典型的には、トラ
ンジスタの拡散層上に設けられたＳｉまたはＷからなる
プラグ上に設けられる。この場合、プラグと拡散防止層
または下部電極との間の接触抵抗の低減を図るため、好
適には、このプラグと拡散防止層または下部電極との間
にＴｉまたはＴａからなる接合層を設ける。この接合層
は、第３の発明においては、拡散防止層と下部電極との
間に設けてもよい。強誘電体膜の材料としてＢｉ系層状
構造ペロブスカイト型強誘電体、例えばＳＢＴを用いた
場合には、結晶化のための熱処理の際にＢｉの拡散が生
じることが知られているが、第３の発明による不揮発性
メモリにおいてこのように拡散防止層と下部電極との間
にＴｉまたはＴａからなる接合層を設けた場合には、こ
の接合層がＢｉ拡散のトラップとなるため、結果的に強
誘電体膜の表面の平滑度の向上を図ることができる。
よる不揮発性メモリにおいては、高集積化を図るために
トランジスタと誘電体キャパシタとを縦方向に配置する
場合、拡散防止層または下部電極は、典型的には、トラ
ンジスタの拡散層上に設けられたＳｉまたはＷからなる
プラグ上に設けられる。この場合、プラグと拡散防止層
または下部電極との間の接触抵抗の低減を図るため、好
適には、このプラグと拡散防止層または下部電極との間
にＴｉまたはＴａからなる接合層を設ける。この接合層
は、第３の発明においては、拡散防止層と下部電極との
間に設けてもよい。強誘電体膜の材料としてＢｉ系層状
構造ペロブスカイト型強誘電体、例えばＳＢＴを用いた
場合には、結晶化のための熱処理の際にＢｉの拡散が生
じることが知られているが、第３の発明による不揮発性
メモリにおいてこのように拡散防止層と下部電極との間
にＴｉまたはＴａからなる接合層を設けた場合には、こ
の接合層がＢｉ拡散のトラップとなるため、結果的に強
誘電体膜の表面の平滑度の向上を図ることができる。
【００４９】上述のように構成されたこの発明の第１の
発明および第３の発明によれば、誘電体キャパシタの下
部電極の下側に、組成式ＭIaＭIIb Ｏc で表され、その
組成範囲が９０≧ａ≧４０、１５≧ｂ≧２、４≦ｃ、ａ
＋ｂ＋ｃ＝１００である十分な耐熱性および耐酸化性を
有する材料からなる拡散防止層を有するので、トランジ
スタと誘電体キャパシタとを縦方向に配置し、その誘電
体キャパシタの下部電極をＳｉまたはＷからなるプラグ
によりトランジスタの拡散層と接続する場合、誘電体膜
の形成時に結晶化のために酸素雰囲気中で高温熱処理を
行っても、そのプラグから下部電極へのＳｉまたはＷの
拡散を防止することができ、それによってこのＳｉまた
はＷが下部電極の上層に拡散して酸化されることにより
下部電極の導電性が失われたり、ＳｉまたはＷがさらに
誘電体膜に拡散し、キャパシタ特性を劣化させる問題を
防止することができる。このため、誘電体膜の材料とし
てＰＺＴはもちろん、結晶化のために酸素雰囲気中での
高温の熱処理が必要なＳＢＴなどをも用いることができ
る。
発明および第３の発明によれば、誘電体キャパシタの下
部電極の下側に、組成式ＭIaＭIIb Ｏc で表され、その
組成範囲が９０≧ａ≧４０、１５≧ｂ≧２、４≦ｃ、ａ
＋ｂ＋ｃ＝１００である十分な耐熱性および耐酸化性を
有する材料からなる拡散防止層を有するので、トランジ
スタと誘電体キャパシタとを縦方向に配置し、その誘電
体キャパシタの下部電極をＳｉまたはＷからなるプラグ
によりトランジスタの拡散層と接続する場合、誘電体膜
の形成時に結晶化のために酸素雰囲気中で高温熱処理を
行っても、そのプラグから下部電極へのＳｉまたはＷの
拡散を防止することができ、それによってこのＳｉまた
はＷが下部電極の上層に拡散して酸化されることにより
下部電極の導電性が失われたり、ＳｉまたはＷがさらに
誘電体膜に拡散し、キャパシタ特性を劣化させる問題を
防止することができる。このため、誘電体膜の材料とし
てＰＺＴはもちろん、結晶化のために酸素雰囲気中での
高温の熱処理が必要なＳＢＴなどをも用いることができ
る。
【００５０】上述のように構成されたこの発明の第２の
発明および第４の発明によれば、誘電体キャパシタの下
部電極が、組成式ＭIaＭIIb Ｏc で表され、その組成範
囲が９０≧ａ≧４０、１５≧ｂ≧２、４≦ｃ、ａ＋ｂ＋
ｃ＝１００である十分な耐熱性および耐酸化性を有する
材料からなるので、トランジスタと誘電体キャパシタと
を縦方向に配置し、その誘電体キャパシタの下部電極を
ＳｉまたはＷからなるプラグによりトランジスタの拡散
層と接続する場合、誘電体膜の形成時に結晶化のために
酸素雰囲気中で高温熱処理を行っても、そのプラグから
下部電極へのＳｉまたはＷの拡散を防止することがで
き、それによってこのＳｉまたはＷが下部電極の上層に
拡散して酸化されることにより下部電極の導電性が失わ
れたり、ＳｉまたはＷがさらに誘電体膜に拡散し、キャ
パシタ特性を劣化させる問題を防止することができる。
このため、誘電体膜の材料としてＰＺＴはもちろん、結
晶化のために酸素雰囲気中での高温の熱処理が必要なＳ
ＢＴなどをも用いることができる。
発明および第４の発明によれば、誘電体キャパシタの下
部電極が、組成式ＭIaＭIIb Ｏc で表され、その組成範
囲が９０≧ａ≧４０、１５≧ｂ≧２、４≦ｃ、ａ＋ｂ＋
ｃ＝１００である十分な耐熱性および耐酸化性を有する
材料からなるので、トランジスタと誘電体キャパシタと
を縦方向に配置し、その誘電体キャパシタの下部電極を
ＳｉまたはＷからなるプラグによりトランジスタの拡散
層と接続する場合、誘電体膜の形成時に結晶化のために
酸素雰囲気中で高温熱処理を行っても、そのプラグから
下部電極へのＳｉまたはＷの拡散を防止することがで
き、それによってこのＳｉまたはＷが下部電極の上層に
拡散して酸化されることにより下部電極の導電性が失わ
れたり、ＳｉまたはＷがさらに誘電体膜に拡散し、キャ
パシタ特性を劣化させる問題を防止することができる。
このため、誘電体膜の材料としてＰＺＴはもちろん、結
晶化のために酸素雰囲気中での高温の熱処理が必要なＳ
ＢＴなどをも用いることができる。
【００５１】上述のように構成されたこの発明の第５の
発明によれば、第１の導電層と第２の導電層との間に、
組成式ＭIaＭIIb Ｏc で表され、その組成範囲が９０≧
ａ≧４０、１５≧ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１００
である十分な耐熱性および耐酸化性を有する材料からな
る拡散防止層が設けられているので、高温でもＳｉなど
の拡散を防止することができる。
発明によれば、第１の導電層と第２の導電層との間に、
組成式ＭIaＭIIb Ｏc で表され、その組成範囲が９０≧
ａ≧４０、１５≧ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１００
である十分な耐熱性および耐酸化性を有する材料からな
る拡散防止層が設けられているので、高温でもＳｉなど
の拡散を防止することができる。
【００５２】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
【００５３】図３はこの発明の第１の実施形態による誘
電体キャパシタを示す。
電体キャパシタを示す。
【００５４】図３に示すように、この第１の実施形態に
よる誘電体キャパシタにおいては、導電性のＳｉ基板１
上に、接合層としてのＴｉ膜２、拡散防止層としてのＩ
ｒ−Ｙ−Ｏ膜３、接合層としてのＴｉ膜４、下部電極と
してのＰｔ膜５、強誘電体膜としてのＳＢＴ膜６および
上部電極としてのＰｔ膜７が、順次積層されている。こ
れらの膜の膜厚の一例を挙げると、Ｔｉ膜２は２５ｎ
ｍ、Ｉｒ−Ｙ−Ｏ膜３は１００ｎｍ、Ｔｉ膜４は２０ｎ
ｍ、Ｐｔ膜５は２００ｎｍ、ＳｒＢｉ2 Ｔａ2 Ｏ9 膜６
は２００ｎｍ、Ｐｔ膜７は２００ｎｍである。また、Ｉ
ｒ−Ｙ−Ｏ膜３の組成は、図２において斜線を施した領
域で示される範囲に選ばれている。
よる誘電体キャパシタにおいては、導電性のＳｉ基板１
上に、接合層としてのＴｉ膜２、拡散防止層としてのＩ
ｒ−Ｙ−Ｏ膜３、接合層としてのＴｉ膜４、下部電極と
してのＰｔ膜５、強誘電体膜としてのＳＢＴ膜６および
上部電極としてのＰｔ膜７が、順次積層されている。こ
れらの膜の膜厚の一例を挙げると、Ｔｉ膜２は２５ｎ
ｍ、Ｉｒ−Ｙ−Ｏ膜３は１００ｎｍ、Ｔｉ膜４は２０ｎ
ｍ、Ｐｔ膜５は２００ｎｍ、ＳｒＢｉ2 Ｔａ2 Ｏ9 膜６
は２００ｎｍ、Ｐｔ膜７は２００ｎｍである。また、Ｉ
ｒ−Ｙ−Ｏ膜３の組成は、図２において斜線を施した領
域で示される範囲に選ばれている。
【００５５】次に、上述のように構成されたこの第１の
実施形態による誘電体キャパシタの製造方法について説
明する。
実施形態による誘電体キャパシタの製造方法について説
明する。
【００５６】すなわち、この第１の実施形態による誘電
体キャパシタを製造するには、まず、Ｓｉ基板１を希フ
ッ酸で処理して表面のＳｉＯ2 膜（図示せず）を除去し
た後、このＳｉ基板１上にスパッタリング法によりＴｉ
膜２を成膜する。
体キャパシタを製造するには、まず、Ｓｉ基板１を希フ
ッ酸で処理して表面のＳｉＯ2 膜（図示せず）を除去し
た後、このＳｉ基板１上にスパッタリング法によりＴｉ
膜２を成膜する。
【００５７】次に、このＴｉ膜２上に、反応性スパッタ
リング法によりＩｒ−Ｙ−Ｏ膜３を成膜する。このＩｒ
−Ｙ−Ｏ膜３の成膜条件の一例を挙げると、ＤＣ２極マ
グネトロンスパッタリング装置を用い、ターゲットは４
インチ角のＩｒターゲット上に５ｍｍ×６ｍｍ角のＹチ
ップを６個置いたたものを用い、スパッタガスとしては
ＡｒおよびＯ2 の混合ガスを用い、それらの流量はそれ
ぞれ５．６ＳＣＣＭおよび０．７ＳＣＣＭ、全圧は４ｍ
Ｔｏｒｒ、投入電力はＤＣ０．４Ａ、４５０Ｖ、成膜速
度は１００ｎｍ／２分とする。このようにして成膜され
たＩｒ−Ｙ−Ｏ膜３の組成をＥＰＭＡ法で分析したと
ろ、Ｉｒ80Ｙ5 Ｏ15（ただし、組成は原子％）であっ
た。次に、Ｉｒ−Ｙ−Ｏ膜３上にスパッタリング法によ
りＴｉ膜４およびＰｔ膜５を順次成膜する。
リング法によりＩｒ−Ｙ−Ｏ膜３を成膜する。このＩｒ
−Ｙ−Ｏ膜３の成膜条件の一例を挙げると、ＤＣ２極マ
グネトロンスパッタリング装置を用い、ターゲットは４
インチ角のＩｒターゲット上に５ｍｍ×６ｍｍ角のＹチ
ップを６個置いたたものを用い、スパッタガスとしては
ＡｒおよびＯ2 の混合ガスを用い、それらの流量はそれ
ぞれ５．６ＳＣＣＭおよび０．７ＳＣＣＭ、全圧は４ｍ
Ｔｏｒｒ、投入電力はＤＣ０．４Ａ、４５０Ｖ、成膜速
度は１００ｎｍ／２分とする。このようにして成膜され
たＩｒ−Ｙ−Ｏ膜３の組成をＥＰＭＡ法で分析したと
ろ、Ｉｒ80Ｙ5 Ｏ15（ただし、組成は原子％）であっ
た。次に、Ｉｒ−Ｙ−Ｏ膜３上にスパッタリング法によ
りＴｉ膜４およびＰｔ膜５を順次成膜する。
【００５８】次に、Ｐｔ膜５上に例えばゾル−ゲルスピ
ンコート法によりＳＢＴ膜６を成膜する。次に、ＳＢＴ
膜６の結晶化のために８００℃において１時間酸素雰囲
気中で熱処理した後、例えばスパッタリング法によりＰ
ｔ膜７を成膜する。この後、さらに、８００℃において
１０分間酸素雰囲気中で熱処理する。
ンコート法によりＳＢＴ膜６を成膜する。次に、ＳＢＴ
膜６の結晶化のために８００℃において１時間酸素雰囲
気中で熱処理した後、例えばスパッタリング法によりＰ
ｔ膜７を成膜する。この後、さらに、８００℃において
１０分間酸素雰囲気中で熱処理する。
【００５９】このようにして製造された誘電体キャパシ
タのＳｉ基板１とＰｔ電極７との間に電圧を印加して蓄
積電荷量を測定した結果を図４に示す。図４から明らか
なように、強誘電体メモリで重要な残留分極値は、２Ｐ
r ＝１９μＣ／ｃｍ2 であった。この残留分極値はＳＢ
Ｔとしては良好な値であり、これがＳｉ基板１を通した
測定で得られた。また、Ｉｒ80Ｙ5 Ｏ15からなるＩｒ−
Ｙ−Ｏ膜３の電気抵抗を測定した結果、６０μΩ・ｃｍ
であった。この値は半導体メモリに十分応用可能な値で
ある。
タのＳｉ基板１とＰｔ電極７との間に電圧を印加して蓄
積電荷量を測定した結果を図４に示す。図４から明らか
なように、強誘電体メモリで重要な残留分極値は、２Ｐ
r ＝１９μＣ／ｃｍ2 であった。この残留分極値はＳＢ
Ｔとしては良好な値であり、これがＳｉ基板１を通した
測定で得られた。また、Ｉｒ80Ｙ5 Ｏ15からなるＩｒ−
Ｙ−Ｏ膜３の電気抵抗を測定した結果、６０μΩ・ｃｍ
であった。この値は半導体メモリに十分応用可能な値で
ある。
【００６０】一方、比較例として、図３においてＩｒ−
Ｙ−Ｏ膜３が設けられていない試料を別途作製して同様
な電荷量の測定を試みたが、図４に示すようなヒステリ
シス曲線を得ることができず、キャパシタとしては動作
しないことが判明した。
Ｙ−Ｏ膜３が設けられていない試料を別途作製して同様
な電荷量の測定を試みたが、図４に示すようなヒステリ
シス曲線を得ることができず、キャパシタとしては動作
しないことが判明した。
【００６１】表１に、Ｉｒ80Ｙ5 Ｏ15を含む各種の材料
からなる拡散防止層および各種の貴金属からなる下部電
極を用いた場合の残留分極値２Ｐr を示す。また、表２
には比較例についての測定結果を示す。
からなる拡散防止層および各種の貴金属からなる下部電
極を用いた場合の残留分極値２Ｐr を示す。また、表２
には比較例についての測定結果を示す。
【００６２】 表１ −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− 実施例 拡散防止層 下部電極 残留分極２Ｐr （原子％） （μＣ／ｃｍ2 ） −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− １ Ｉｒ80Ｙ5 Ｏ15 Ｐｔ １９ ２ Ｉｒ80Ｄｙ5 Ｏ15 Ｐｔ １９ ３ Ｉｒ80Ｇｄ5 Ｏ15 Ｐｔ １９ ４ Ｒｕ80Ｙ5 Ｏ15 Ｐｔ １９ ５ Ｐｔ75Ｙ8 Ｏ17 Ｐｔ １９ ６ Ｐｄ85Ｙ5 Ｏ10 Ｐｔ １９ ７ Ｒｈ85Ｙ5 Ｏ10 Ｐｔ １９ ８ Ｉｒ80Ｙ5 Ｏ15 Ｉｒ １９ ９ Ｉｒ80Ｙ5 Ｏ15 Ｒｕ １７ １０ Ｉｒ80Ｙ5 Ｏ15 Ｒｈ １４ １１ Ｉｒ80Ｙ5 Ｏ15 Ｐｄ １８ −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− 表２ −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− 比較例 拡散防止層 下部電極 残留分極２Ｐr （原子％） （μＣ／ｃｍ2 ） −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− １ なし Ｐｔ ０ ２ ＴｉＮ Ｐｔ ショートにより 測定不可能 −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− 以上のように、この第１の実施形態によれば、下部電極
であるＰｔ膜５の下側に、図２において斜線を施した領
域で示される範囲の組成を有するＩｒ−Ｙ−Ｏ膜３が設
けられているので、このＩｒ−Ｙ−Ｏ膜３により、ＳＢ
Ｔ膜６の形成時に結晶化のために８００℃程度の高温に
おいて酸化性雰囲気中で熱処理を行っても、Ｓｉ基板１
からＰｔ膜５にＳｉが熱拡散するのを防止することがで
き、したがってＳｉがＰｔ膜５の上層で酸化されてＰｔ
膜５、すなわち下部電極の導電性が失われるのを防止す
ることができる。このため、この誘電体キャパシタは、
トランジスタと誘電体キャパシタとを縦方向に配置し、
誘電体キャパシタの下部電極を多結晶Ｓｉプラグにより
トランジスタの拡散層と接続する強誘電体メモリにおけ
る誘電体キャパシタに用いることができ、それによって
誘電体キャパシタの誘電体膜としてＳＢＴ膜を用いた高
集積の強誘電体メモリを実現することが可能である。
であるＰｔ膜５の下側に、図２において斜線を施した領
域で示される範囲の組成を有するＩｒ−Ｙ−Ｏ膜３が設
けられているので、このＩｒ−Ｙ−Ｏ膜３により、ＳＢ
Ｔ膜６の形成時に結晶化のために８００℃程度の高温に
おいて酸化性雰囲気中で熱処理を行っても、Ｓｉ基板１
からＰｔ膜５にＳｉが熱拡散するのを防止することがで
き、したがってＳｉがＰｔ膜５の上層で酸化されてＰｔ
膜５、すなわち下部電極の導電性が失われるのを防止す
ることができる。このため、この誘電体キャパシタは、
トランジスタと誘電体キャパシタとを縦方向に配置し、
誘電体キャパシタの下部電極を多結晶Ｓｉプラグにより
トランジスタの拡散層と接続する強誘電体メモリにおけ
る誘電体キャパシタに用いることができ、それによって
誘電体キャパシタの誘電体膜としてＳＢＴ膜を用いた高
集積の強誘電体メモリを実現することが可能である。
【００６３】図５は、この発明の第２の実施形態による
多層配線構造の半導体集積回路装置を示す。
多層配線構造の半導体集積回路装置を示す。
【００６４】図５に示すように、この第２の実施形態に
よる半導体集積回路装置においては、ｎ型Ｓｉ基板１１
中にｐウエル１２およびｎウエル１３が設けられてい
る。素子分離領域となる部分のｎ型Ｓｉ基板１１の表面
にはリセス１４が選択的に設けられ、このリセス１４に
ＳｉＯ2 膜からなるフィールド絶縁膜１５が埋め込まれ
ている。このフィールド絶縁膜１５に囲まれた活性領域
の表面にはＳｉＯ2 膜からなるゲート絶縁膜１６が設け
られている。符号１７は不純物がドープされた多結晶Ｓ
ｉ膜、１８はＷＳｉx 膜のような金属シリサイド膜を示
す。これらの多結晶Ｓｉ膜１７および金属シリサイド膜
１８により、ポリサイド構造のゲート電極が形成されて
いる。これらの多結晶Ｓｉ膜１７および金属シリサイド
膜１８の側壁にはＳｉＯ2 からなるサイドウォールスペ
ーサ１９が設けられている。ｎウエル１３中には、多結
晶Ｓｉ膜１７および金属シリサイド膜１８からなるゲー
ト電極に対して自己整合的に、ソース領域またはドレイ
ン領域として用いられるｐ+型の拡散層２０、２１が設
けられている。これらのゲート電極および拡散層２０、
２１によりｐチャネルＭＯＳトランジスタが形成されて
いる。同様に、ｐウエル１２にはｎチャネルＭＯＳトラ
ンジスタが形成されている。符号２２、２３はこのｎチ
ャネルＭＯＳトランジスタのソース領域またはドレイン
領域として用いられるｎ+ 型の拡散層を示す。
よる半導体集積回路装置においては、ｎ型Ｓｉ基板１１
中にｐウエル１２およびｎウエル１３が設けられてい
る。素子分離領域となる部分のｎ型Ｓｉ基板１１の表面
にはリセス１４が選択的に設けられ、このリセス１４に
ＳｉＯ2 膜からなるフィールド絶縁膜１５が埋め込まれ
ている。このフィールド絶縁膜１５に囲まれた活性領域
の表面にはＳｉＯ2 膜からなるゲート絶縁膜１６が設け
られている。符号１７は不純物がドープされた多結晶Ｓ
ｉ膜、１８はＷＳｉx 膜のような金属シリサイド膜を示
す。これらの多結晶Ｓｉ膜１７および金属シリサイド膜
１８により、ポリサイド構造のゲート電極が形成されて
いる。これらの多結晶Ｓｉ膜１７および金属シリサイド
膜１８の側壁にはＳｉＯ2 からなるサイドウォールスペ
ーサ１９が設けられている。ｎウエル１３中には、多結
晶Ｓｉ膜１７および金属シリサイド膜１８からなるゲー
ト電極に対して自己整合的に、ソース領域またはドレイ
ン領域として用いられるｐ+型の拡散層２０、２１が設
けられている。これらのゲート電極および拡散層２０、
２１によりｐチャネルＭＯＳトランジスタが形成されて
いる。同様に、ｐウエル１２にはｎチャネルＭＯＳトラ
ンジスタが形成されている。符号２２、２３はこのｎチ
ャネルＭＯＳトランジスタのソース領域またはドレイン
領域として用いられるｎ+ 型の拡散層を示す。
【００６５】これらのｐチャネルＭＯＳトランジスタお
よびｎチャネルＭＯＳトランジスタを覆うように例えば
ホウ素リンシリケートガラス（ＢＰＳＧ）膜のような層
間絶縁膜２４が設けられている。この層間絶縁膜２４に
は、ｐチャネルＭＯＳトランジスタの拡散層２１に対応
する部分およびフィールド絶縁膜１５上のゲート電極に
対応する部分にそれぞれ接続孔２５、２６が設けられて
いる。これらの接続孔２５、２６の内部には、Ｉｒ−Ｃ
ｅ−Ｏ膜２７を介してＷプラグ２８が埋め込まれてい
る。
よびｎチャネルＭＯＳトランジスタを覆うように例えば
ホウ素リンシリケートガラス（ＢＰＳＧ）膜のような層
間絶縁膜２４が設けられている。この層間絶縁膜２４に
は、ｐチャネルＭＯＳトランジスタの拡散層２１に対応
する部分およびフィールド絶縁膜１５上のゲート電極に
対応する部分にそれぞれ接続孔２５、２６が設けられて
いる。これらの接続孔２５、２６の内部には、Ｉｒ−Ｃ
ｅ−Ｏ膜２７を介してＷプラグ２８が埋め込まれてい
る。
【００６６】接続孔２５、２６の上には、Ｉｒ−Ｃｅ−
Ｏ膜２９およびＴｉ膜３０を介してＡｌ−Ｃｕ合金配線
３１が設けられ、その上にＴｉ膜３２およびＩｒ−Ｃｅ
−Ｏ膜３３が順次設けられている。符号３４は例えばＢ
ＰＳＧ膜のような層間絶縁膜を示す。この層間絶縁膜３
４には、Ａｌ−Ｃｕ合金配線３１に対応する部分に接続
孔３５、３６が設けられている。これらの接続孔３５、
３６の内部にはＩｒ−Ｃｅ−Ｏ膜３７を介してＷプラグ
３８が埋め込まれている。
Ｏ膜２９およびＴｉ膜３０を介してＡｌ−Ｃｕ合金配線
３１が設けられ、その上にＴｉ膜３２およびＩｒ−Ｃｅ
−Ｏ膜３３が順次設けられている。符号３４は例えばＢ
ＰＳＧ膜のような層間絶縁膜を示す。この層間絶縁膜３
４には、Ａｌ−Ｃｕ合金配線３１に対応する部分に接続
孔３５、３６が設けられている。これらの接続孔３５、
３６の内部にはＩｒ−Ｃｅ−Ｏ膜３７を介してＷプラグ
３８が埋め込まれている。
【００６７】さらに、接続孔３５、３６の上には、Ｉｒ
−Ｃｅ−Ｏ膜３９およびＴｉ膜４０を介してＡｌ−Ｃｕ
合金配線４１が設けられ、その上にＴｉ膜４２およびＩ
ｒ−Ｃｅ−Ｏ膜４３が順次設けられている。
−Ｃｅ−Ｏ膜３９およびＴｉ膜４０を介してＡｌ−Ｃｕ
合金配線４１が設けられ、その上にＴｉ膜４２およびＩ
ｒ−Ｃｅ−Ｏ膜４３が順次設けられている。
【００６８】ここで、Ｉｒ−Ｃｅ−Ｏ膜２７、２９、３
３、３７、３９、４３の組成は、図２において斜線を施
した領域で示される範囲に選ばれている。また、Ａｌ−
Ｃｕ合金配線３１の上下に設けられたＴｉ膜３０、３２
は、Ｉｒ−Ｃｅ−Ｏ膜２９、３３のＡｌ−Ｃｕ合金配線
３１との密着性を向上させるためなどの目的で設けられ
ている。Ａｌ−Ｃｕ合金配線４１の上下に設けられたＩ
ｒ−Ｃｅ−Ｏ膜３９、４３も同様である。
３、３７、３９、４３の組成は、図２において斜線を施
した領域で示される範囲に選ばれている。また、Ａｌ−
Ｃｕ合金配線３１の上下に設けられたＴｉ膜３０、３２
は、Ｉｒ−Ｃｅ−Ｏ膜２９、３３のＡｌ−Ｃｕ合金配線
３１との密着性を向上させるためなどの目的で設けられ
ている。Ａｌ−Ｃｕ合金配線４１の上下に設けられたＩ
ｒ−Ｃｅ−Ｏ膜３９、４３も同様である。
【００６９】以上のように、この第２の実施形態によれ
ば、接続孔２５、２６の内部に、従来バリアメタルとし
て用いられているＴｉＮ膜やＴｉＯＮ膜に比べて耐熱性
が十分に高く、高温でもＳｉなどの拡散を防止すること
ができるＩｒ−Ｃｅ−Ｏ膜２７を介してＷプラグ２８が
形成されているので、従来に比べてこのＷプラグ２８の
形成後の工程のプロセス温度の制約が少なくなり、後工
程のプロセス温度や時間の自由度を高くすることができ
る。また、Ｗプラグ２８とその上のＡｌ−Ｃｕ合金配線
３１との間にＩｒ−Ｃｅ−Ｏ膜２９が設けられ、このＡ
ｌ−Ｃｕ合金配線３１とその上のＷプラグ３８との間に
Ｉｒ−Ｃｅ−Ｏ膜３３が設けられていることにより、Ｗ
プラグ２８、３８とＡｌ−Ｃｕ合金配線３１との間での
拡散を防止することができる。同様に、Ｗプラグ３８と
その上のＡｌ−Ｃｕ合金配線４１との間にＩｒ−Ｃｅ−
Ｏ膜３９が設けられていることにより、Ｗプラグ３８と
Ａｌ−Ｃｕ合金配線４１との間での拡散を防止すること
ができる。
ば、接続孔２５、２６の内部に、従来バリアメタルとし
て用いられているＴｉＮ膜やＴｉＯＮ膜に比べて耐熱性
が十分に高く、高温でもＳｉなどの拡散を防止すること
ができるＩｒ−Ｃｅ−Ｏ膜２７を介してＷプラグ２８が
形成されているので、従来に比べてこのＷプラグ２８の
形成後の工程のプロセス温度の制約が少なくなり、後工
程のプロセス温度や時間の自由度を高くすることができ
る。また、Ｗプラグ２８とその上のＡｌ−Ｃｕ合金配線
３１との間にＩｒ−Ｃｅ−Ｏ膜２９が設けられ、このＡ
ｌ−Ｃｕ合金配線３１とその上のＷプラグ３８との間に
Ｉｒ−Ｃｅ−Ｏ膜３３が設けられていることにより、Ｗ
プラグ２８、３８とＡｌ−Ｃｕ合金配線３１との間での
拡散を防止することができる。同様に、Ｗプラグ３８と
その上のＡｌ−Ｃｕ合金配線４１との間にＩｒ−Ｃｅ−
Ｏ膜３９が設けられていることにより、Ｗプラグ３８と
Ａｌ−Ｃｕ合金配線４１との間での拡散を防止すること
ができる。
【００７０】この第２の実施形態による半導体集積回路
装置は、ＤＲＡＭやＭＰＵなどのＭＯＳＬＳＩその他の
各種の半導体集積回路装置に適用して好適なものであ
る。
装置は、ＤＲＡＭやＭＰＵなどのＭＯＳＬＳＩその他の
各種の半導体集積回路装置に適用して好適なものであ
る。
【００７１】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【００７２】例えば、上述の第１の実施形態において
は、誘電体キャパシタの誘電体膜の材料としてＳＢＴを
用いた場合について説明したが、この誘電体膜の材料と
しては必要に応じて他の強誘電体または高誘電体を用い
ることができ、具体的には例えばＰＺＴやＢＳＴを用い
てもよい。
は、誘電体キャパシタの誘電体膜の材料としてＳＢＴを
用いた場合について説明したが、この誘電体膜の材料と
しては必要に応じて他の強誘電体または高誘電体を用い
ることができ、具体的には例えばＰＺＴやＢＳＴを用い
てもよい。
【００７３】また、上述の第２の実施形態におけるＩｒ
−Ｃｅ−Ｏ膜２７、２９、３３、３９、４３の代わりに
Ｉｒ−Ｙ−Ｏ膜を用いてもよく、上述の第１の実施形態
におけるＩｒ−Ｙ−Ｏ膜３の代わりにＩｒ−Ｃｅ−Ｏ膜
を用いてもよい。
−Ｃｅ−Ｏ膜２７、２９、３３、３９、４３の代わりに
Ｉｒ−Ｙ−Ｏ膜を用いてもよく、上述の第１の実施形態
におけるＩｒ−Ｙ−Ｏ膜３の代わりにＩｒ−Ｃｅ−Ｏ膜
を用いてもよい。
【００７４】さらに、上述の第２の実施形態において
は、Ａｌ−Ｃｕ合金配線３１とＩｒ−Ｃｅ−Ｏ膜２９、
３３との間にそれぞれＴｉ膜３０、３２を設け、Ａｌ−
Ｃｕ合金配線４１とＩｒ−Ｃｅ−Ｏ膜３９、４３との間
にそれぞれＴｉ膜４０、４２を設けているが、これらの
Ｔｉ膜３０、３２、４０、４２は、必要に応じて省略し
てもよい。
は、Ａｌ−Ｃｕ合金配線３１とＩｒ−Ｃｅ−Ｏ膜２９、
３３との間にそれぞれＴｉ膜３０、３２を設け、Ａｌ−
Ｃｕ合金配線４１とＩｒ−Ｃｅ−Ｏ膜３９、４３との間
にそれぞれＴｉ膜４０、４２を設けているが、これらの
Ｔｉ膜３０、３２、４０、４２は、必要に応じて省略し
てもよい。
【００７５】
【発明の効果】以上説明したように、この発明の第１の
発明、第２の発明、第３の発明または第４の発明によれ
ば、誘電体キャパシタの下部電極の下側に、組成式ＭIa
ＭIIbＯc （ただし、ａ、ｂ、ｃは原子％で表した組
成、ＭI はＰｔ、Ｉｒ、Ｒｕ、ＲｈおよびＰｄからなる
群より選ばれた少なくとも一種の貴金属、ＭIIは少なく
とも一種の希土類元素を表す）で表され、その組成範囲
が９０≧ａ≧４０、１５≧ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ
＝１００である材料からなる拡散防止層を有することに
より、あるいは、下部電極がこの材料からなることによ
り、トランジスタと誘電体キャパシタとを縦方向に並べ
て配置し、誘電体キャパシタの下部電極をＳｉまたはＷ
からなるプラグによりトランジスタの拡散層と接続する
場合、そのプラグからのＳｉまたはＷの下部電極への拡
散を防止することができ、それによって誘電体キャパシ
タの誘電体膜の材料としてＰＺＴはもちろん、高温の熱
処理が必要なＳＢＴなどをも用いることができる。
発明、第２の発明、第３の発明または第４の発明によれ
ば、誘電体キャパシタの下部電極の下側に、組成式ＭIa
ＭIIbＯc （ただし、ａ、ｂ、ｃは原子％で表した組
成、ＭI はＰｔ、Ｉｒ、Ｒｕ、ＲｈおよびＰｄからなる
群より選ばれた少なくとも一種の貴金属、ＭIIは少なく
とも一種の希土類元素を表す）で表され、その組成範囲
が９０≧ａ≧４０、１５≧ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ
＝１００である材料からなる拡散防止層を有することに
より、あるいは、下部電極がこの材料からなることによ
り、トランジスタと誘電体キャパシタとを縦方向に並べ
て配置し、誘電体キャパシタの下部電極をＳｉまたはＷ
からなるプラグによりトランジスタの拡散層と接続する
場合、そのプラグからのＳｉまたはＷの下部電極への拡
散を防止することができ、それによって誘電体キャパシ
タの誘電体膜の材料としてＰＺＴはもちろん、高温の熱
処理が必要なＳＢＴなどをも用いることができる。
【００７６】この発明の第５の発明によれば、第１の導
電層と第２の導電層との間に、組成式ＭIaＭIIb Ｏ
c （ただし、ａ、ｂ、ｃは原子％で表した組成、ＭI は
Ｐｔ、Ｉｒ、Ｒｕ、ＲｈおよびＰｄからなる群より選ば
れた少なくとも一種の貴金属、ＭIIは少なくとも一種の
希土類元素を表す）で表され、その組成範囲が９０≧ａ
≧４０、１５≧ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１００で
ある材料からなる拡散防止層が設けられていることによ
り、プラグを形成した後の工程のプロセス温度や時間の
自由度を大きくすることができる。
電層と第２の導電層との間に、組成式ＭIaＭIIb Ｏ
c （ただし、ａ、ｂ、ｃは原子％で表した組成、ＭI は
Ｐｔ、Ｉｒ、Ｒｕ、ＲｈおよびＰｄからなる群より選ば
れた少なくとも一種の貴金属、ＭIIは少なくとも一種の
希土類元素を表す）で表され、その組成範囲が９０≧ａ
≧４０、１５≧ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１００で
ある材料からなる拡散防止層が設けられていることによ
り、プラグを形成した後の工程のプロセス温度や時間の
自由度を大きくすることができる。
【図面の簡単な説明】
【図１】Ｉｒ80Ｙ5 Ｏ15膜のＸ線回折の結果を示す略線
図である。
図である。
【図２】この発明において拡散防止層または下部電極の
材料として用いられるＭIaＭIIb Ｏc における組成の最
適範囲を示す略線図である。
材料として用いられるＭIaＭIIb Ｏc における組成の最
適範囲を示す略線図である。
【図３】この発明の第１の実施形態による誘電体キャパ
シタを示す断面図である。
シタを示す断面図である。
【図４】この発明の第１の実施形態による誘電体キャパ
シタの蓄積電荷量を測定した結果を示す略線図である。
シタの蓄積電荷量を測定した結果を示す略線図である。
【図５】この発明の第２の実施形態による半導体集積回
路装置を示す断面図である。
路装置を示す断面図である。
【図６】トランジスタとキャパシタとを横方向に配置し
た従来の強誘電体メモリを示す断面図である。
た従来の強誘電体メモリを示す断面図である。
【図７】トランジスタとキャパシタとを縦方向に配置し
た従来の強誘電体メモリを示す断面図である。
た従来の強誘電体メモリを示す断面図である。
【図８】従来の半導体集積回路装置を示す断面図であ
る。
る。
１・・・Ｓｉ基板、２、４・・・Ｔｉ膜、３・・・Ｉｒ
−Ｙ−Ｏ膜、５、７・・・Ｐｔ膜、６・・・ＳＢＴ膜、
２７、２９、３３、３９、４３・・・Ｉｒ−Ｃｅ−Ｏ
膜、２８、３８・・・Ｗプラグ
−Ｙ−Ｏ膜、５、７・・・Ｐｔ膜、６・・・ＳＢＴ膜、
２７、２９、３３、３９、４３・・・Ｉｒ−Ｃｅ−Ｏ
膜、２８、３８・・・Ｗプラグ
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/822 Ｈ０１Ｌ 27/10 ６５１ 27/108 29/78 ３７１ 21/8242 21/8247 29/788 29/792 (72)発明者 田中 均洋 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内
Claims (60)
- 【請求項１】 組成式ＭIaＭIIb Ｏc （ただし、ａ、
ｂ、ｃは原子％で表した組成、ＭI はＰｔ、Ｉｒ、Ｒ
ｕ、ＲｈおよびＰｄからなる群より選ばれた少なくとも
一種の貴金属、ＭIIは少なくとも一種の希土類元素を表
す）で表され、その組成範囲が９０≧ａ≧４０、１５≧
ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１００である材料からな
る拡散防止層と、 上記拡散防止層上の下部電極と、 上記下部電極上の誘電体膜と、 上記誘電体膜上の上部電極とを有することを特徴とする
誘電体キャパシタ。 - 【請求項２】 上記ＭIaＭIIb Ｏc で表される材料の組
成範囲は８５≧ａ≧６５、１０≧ｂ≧２、１０≦ｃ、ａ
＋ｂ＋ｃ＝１００であることを特徴とする請求項１記載
の誘電体キャパシタ。 - 【請求項３】 上記拡散防止層はＩｒ−Ｙ−Ｏ、Ｉｒ−
Ｃｅ−Ｏ、Ｉｒ−Ｄｙ−Ｏ、Ｉｒ−Ｇｄ−Ｏ、Ｒｕ−Ｙ
−Ｏ、Ｐｔ−Ｙ−Ｏ、Ｐｄ−Ｙ−ＯまたはＲｈ−Ｙ−Ｏ
からなることを特徴とする請求項１記載の誘電体キャパ
シタ。 - 【請求項４】 上記拡散防止層は酸素または水蒸気を用
いた反応性スパッタリング法により成膜されたものであ
ることを特徴とする請求項１記載の誘電体キャパシタ。 - 【請求項５】 上記下部電極はＰｔ、Ｉｒ、Ｒｕ、Ｒｈ
およびＰｄからなる群より選ばれた少なくとも一種の貴
金属からなることを特徴とする請求項１記載の誘電体キ
ャパシタ。 - 【請求項６】 上記誘電体膜はＢｉ系層状構造ペロブス
カイト型強誘電体からなることを特徴とする請求項１記
載の誘電体キャパシタ。 - 【請求項７】 上記誘電体膜は、Ｂｉx （Ｓｒ，Ｃａ，
Ｂａ）y （Ｔａ，Ｎｂ）2 Ｏz （ただし、２．５０≧ｘ
≧１．７０、１．２０≧ｙ≧０．６０、ｚ＝９±ｄ、
１．０≧ｄ≧０）で表される結晶層を８５％以上含む強
誘電体からなることを特徴とする請求項１記載の誘電体
キャパシタ。 - 【請求項８】 上記誘電体膜は、Ｂｉx Ｓｒy Ｔａ2 Ｏ
z （ただし、２．５０≧ｘ≧１．７０、１．２０≧ｙ≧
０．６０、ｚ＝９±ｄ、１．０≧ｄ≧０）で表される結
晶層を８５％以上含む強誘電体からなることを特徴とす
る請求項１記載の誘電体キャパシタ。 - 【請求項９】 上記誘電体膜はＳｒＢｉ2 Ｔａ2 Ｏ9 で
表される強誘電体からなることを特徴とする請求項１記
載の誘電体キャパシタ。 - 【請求項１０】 上記誘電体膜はＰｂ（Ｚｒ，Ｔｉ）Ｏ
3 で表される強誘電体からなることを特徴とする請求項
１記載の誘電体キャパシタ。 - 【請求項１１】 上記誘電体膜は（Ｂａ，Ｓｒ）ＴｉＯ
3 で表される高誘電体からなることを特徴とする請求項
１記載の誘電体キャパシタ。 - 【請求項１２】 組成式ＭIaＭIIb Ｏc （ただし、ａ、
ｂ、ｃは原子％で表した組成、ＭI はＰｔ、Ｉｒ、Ｒ
ｕ、ＲｈおよびＰｄからなる群より選ばれた少なくとも
一種の貴金属、ＭIIは少なくとも一種の希土類元素を表
す）で表され、その組成範囲が９０≧ａ≧４０、１５≧
ｂ≧２、４≦ｃ、ａ＋ｂ＋ｃ＝１００である材料からな
る下部電極と、 上記下部電極上の誘電体膜と、 上記誘電体膜上の上部電極とを有することを特徴とする
誘電体キャパシタ。 - 【請求項１３】 上記ＭIaＭIIb Ｏc で表される材料の
組成範囲は８５≧ａ≧６５、１０≧ｂ≧２、１０≦ｃ、
ａ＋ｂ＋ｃ＝１００であることを特徴とする請求項１２
記載の誘電体キャパシタ。 - 【請求項１４】 上記下部電極はＩｒ−Ｙ−Ｏ、Ｉｒ−
Ｃｅ−Ｏ、Ｉｒ−Ｄｙ−Ｏ、Ｉｒ−Ｇｄ−Ｏ、Ｒｕ−Ｙ
−Ｏ、Ｐｔ−Ｙ−Ｏ、Ｐｄ−Ｙ−ＯまたはＲｈ−Ｙ−Ｏ
からなることを特徴とする請求項１２記載の誘電体キャ
パシタ。 - 【請求項１５】 上記下部電極は酸素または水蒸気を用
いた反応性スパッタリング法により成膜されたものであ
ることを特徴とする請求項１２記載の誘電体キャパシ
タ。 - 【請求項１６】 上記誘電体膜はＢｉ系層状構造ペロブ
スカイト型強誘電体からなることを特徴とする請求項１
２記載の誘電体キャパシタ。 - 【請求項１７】 上記誘電体膜は、Ｂｉx （Ｓｒ，Ｃ
ａ，Ｂａ）y （Ｔａ，Ｎｂ）2 Ｏz （ただし、２．５０
≧ｘ≧１．７０、１．２０≧ｙ≧０．６０、ｚ＝９±
ｄ、１．０≧ｄ≧０）で表される結晶層を８５％以上含
む強誘電体からなることを特徴とする請求項１２記載の
誘電体キャパシタ。 - 【請求項１８】 上記誘電体膜は、Ｂｉx Ｓｒy Ｔａ2
Ｏz （ただし、２．５０≧ｘ≧１．７０、１．２０≧ｙ
≧０．６０、ｚ＝９±ｄ、１．０≧ｄ≧０）で表される
結晶層を８５％以上含む強誘電体からなることを特徴と
する請求項１２記載の誘電体キャパシタ。 - 【請求項１９】 上記誘電体膜はＳｒＢｉ2 Ｔａ2 Ｏ9
で表される強誘電体からなることを特徴とする請求項１
２記載の誘電体キャパシタ。 - 【請求項２０】 上記誘電体膜はＰｂ（Ｚｒ，Ｔｉ）Ｏ
3 で表される強誘電体からなることを特徴とする請求項
１２記載の誘電体キャパシタ。 - 【請求項２１】 上記誘電体膜は（Ｂａ，Ｓｒ）ＴｉＯ
3 で表される高誘電体からなることを特徴とする請求項
１２記載の誘電体キャパシタ。 - 【請求項２２】 トランジスタと誘電体キャパシタとか
らなるメモリセルを有する不揮発性メモリにおいて、 上記誘電体キャパシタが、 組成式ＭIaＭIIb Ｏc （ただし、ａ、ｂ、ｃは原子％で
表した組成、ＭI はＰｔ、Ｉｒ、Ｒｕ、ＲｈおよびＰｄ
からなる群より選ばれた少なくとも一種の貴金属、ＭII
は少なくとも一種の希土類元素を表す）で表され、その
組成範囲が９０≧ａ≧４０、１５≧ｂ≧２、４≦ｃ、ａ
＋ｂ＋ｃ＝１００である材料からなる拡散防止層と、 上記拡散防止層上の下部電極と、 上記下部電極上の誘電体膜と、 上記誘電体膜上の上部電極とを有することを特徴とする
不揮発性メモリ。 - 【請求項２３】 上記ＭIaＭIIb Ｏc で表される材料の
組成範囲は８５≧ａ≧６５、１０≧ｂ≧２、１０≦ｃ、
ａ＋ｂ＋ｃ＝１００であることを特徴とする請求項２２
記載の不揮発性メモリ。 - 【請求項２４】 上記拡散防止層はＩｒ−Ｙ−Ｏ、Ｉｒ
−Ｃｅ−Ｏ、Ｉｒ−Ｄｙ−Ｏ、Ｉｒ−Ｇｄ−Ｏ、Ｒｕ−
Ｙ−Ｏ、Ｐｔ−Ｙ−Ｏ、Ｐｄ−Ｙ−ＯまたはＲｈ−Ｙ−
Ｏからなることを特徴とする請求項２２記載の不揮発性
メモリ。 - 【請求項２５】 上記拡散防止層は酸素または水蒸気を
用いた反応性スパッタリング法により成膜されたもので
あることを特徴とする請求項２２記載の不揮発性メモ
リ。 - 【請求項２６】 上記下部電極はＰｔ、Ｉｒ、Ｒｕ、Ｒ
ｈおよびＰｄからなる群より選ばれた少なくとも一種の
貴金属からなることを特徴とする請求項２２記載の不揮
発性メモリ。 - 【請求項２７】 上記誘電体膜はＢｉ系層状構造ペロブ
スカイト型強誘電体からなることを特徴とする請求項２
２記載の不揮発性メモリ。 - 【請求項２８】 上記誘電体膜は、組成式Ｂｉx （Ｓ
ｒ，Ｃａ，Ｂａ）y （Ｔａ，Ｎｂ）2 Ｏz （ただし、
２．５０≧ｘ≧１．７０、１．２０≧ｙ≧０．６０、ｚ
＝９±ｄ、１．０≧ｄ≧０）で表される結晶層を８５％
以上含む強誘電体からなることを特徴とする請求項２２
記載の不揮発性メモリ。 - 【請求項２９】 上記誘電体膜は、組成式Ｂｉx Ｓｒy
Ｔａ2 Ｏz （ただし、２．５０≧ｘ≧１．７０、１．２
０≧ｙ≧０．６０、ｚ＝９±ｄ、１．０≧ｄ≧０）で表
される結晶層を８５％以上含む強誘電体からなることを
特徴とする請求項２２記載の不揮発性メモリ。 - 【請求項３０】 上記誘電体膜はＳｒＢｉ2 Ｔａ2 Ｏ9
で表される強誘電体からなることを特徴とする請求項２
２記載の不揮発性メモリ。 - 【請求項３１】 上記誘電体膜はＰｂ（Ｚｒ，Ｔｉ）Ｏ
3 で表される強誘電体からなることを特徴とする請求項
２２記載の不揮発性メモリ。 - 【請求項３２】 上記誘電体膜は（Ｂａ，Ｓｒ）ＴｉＯ
3 で表される高誘電体からなることを特徴とする請求項
２２記載の不揮発性メモリ。 - 【請求項３３】 上記拡散防止層は、上記トランジスタ
の拡散層上に設けられたＳｉまたはＷからなるプラグ上
に設けられていることを特徴とする請求項２２記載の不
揮発性メモリ。 - 【請求項３４】 上記拡散防止層と上記下部電極との間
に接合層を有することを特徴とする請求項２２記載の不
揮発性メモリ。 - 【請求項３５】 上記プラグと上記拡散防止層との間に
接合層を有することを特徴とする請求項２２記載の不揮
発性メモリ。 - 【請求項３６】 上記接合層はＴｉまたはＴａからなる
ことを特徴とする請求項３４記載の不揮発性メモリ。 - 【請求項３７】 上記接合層はＴｉまたはＴａからなる
ことを特徴とする請求項３５記載の不揮発性メモリ。 - 【請求項３８】 トランジスタと誘電体キャパシタとか
らなるメモリセルを有する不揮発性メモリにおいて、 上記誘電体キャパシタが、 組成式ＭIaＭIIb Ｏc （ただし、ａ、ｂ、ｃは原子％で
表した組成、ＭI はＰｔ、Ｉｒ、Ｒｕ、ＲｈおよびＰｄ
からなる群より選ばれた少なくとも一種の貴金属、ＭII
は少なくとも一種の希土類元素を表す）で表され、その
組成範囲が９０≧ａ≧４０、１５≧ｂ≧２、４≦ｃ、ａ
＋ｂ＋ｃ＝１００である材料からなる下部電極と、 上記下部電極上の誘電体膜と、 上記誘電体膜上の上部電極とを有することを特徴とする
不揮発性メモリ。 - 【請求項３９】 上記ＭIaＭIIb Ｏc で表される材料の
組成範囲は８５≧ａ≧６５、１０≧ｂ≧２、１０≦ｃ、
ａ＋ｂ＋ｃ＝１００であることを特徴とする請求項３８
記載の不揮発性メモリ。 - 【請求項４０】 上記下部電極はＩｒ−Ｙ−Ｏ、Ｉｒ−
Ｃｅ−Ｏ、Ｉｒ−Ｄｙ−Ｏ、Ｉｒ−Ｇｄ−Ｏ、Ｒｕ−Ｙ
−Ｏ、Ｐｔ−Ｙ−Ｏ、Ｐｄ−Ｙ−ＯまたはＲｈ−Ｙ−Ｏ
からなることを特徴とする請求項３８記載の不揮発性メ
モリ。 - 【請求項４１】 上記下部電極は酸素または水蒸気を用
いた反応性スパッタリング法により成膜されたものであ
ることを特徴とする請求項３８記載の不揮発性メモリ。 - 【請求項４２】 上記誘電体膜はＢｉ系層状構造ペロブ
スカイト型強誘電体からなることを特徴とする請求項３
８記載の不揮発性メモリ。 - 【請求項４３】 上記誘電体膜は、組成式Ｂｉx （Ｓ
ｒ，Ｃａ，Ｂａ）y （Ｔａ，Ｎｂ）2 Ｏz （ただし、
２．５０≧ｘ≧１．７０、１．２０≧ｙ≧０．６０、ｚ
＝９±ｄ、１．０≧ｄ≧０）で表される結晶層を８５％
以上含む強誘電体からなることを特徴とする請求項３８
記載の不揮発性メモリ。 - 【請求項４４】 上記誘電体膜は、組成式Ｂｉx Ｓｒy
Ｔａ2 Ｏz （ただし、２．５０≧ｘ≧１．７０、１．２
０≧ｙ≧０．６０、ｚ＝９±ｄ、１．０≧ｄ≧０）で表
される結晶層を８５％以上含む強誘電体からなることを
特徴とする請求項３８記載の不揮発性メモリ。 - 【請求項４５】 上記誘電体膜はＳｒＢｉ2 Ｔａ2 Ｏ9
で表される強誘電体からなることを特徴とする請求項３
８記載の不揮発性メモリ。 - 【請求項４６】 上記誘電体膜はＰｂ（Ｚｒ，Ｔｉ）Ｏ
3 で表される強誘電体からなることを特徴とする請求項
３８記載の不揮発性メモリ。 - 【請求項４７】 上記誘電体膜は（Ｂａ，Ｓｒ）ＴｉＯ
3 で表される高誘電体からなることを特徴とする請求項
３８記載の不揮発性メモリ。 - 【請求項４８】 上記下部電極は、上記トランジスタの
拡散層上に設けられたＳｉまたはＷからなるプラグ上に
設けられていることを特徴とする請求項３８記載の不揮
発性メモリ。 - 【請求項４９】 上記プラグと上記下部電極との間に接
合層を有することを特徴とする請求項３８記載の不揮発
性メモリ。 - 【請求項５０】 上記接合層はＴｉまたはＴａからなる
ことを特徴とする請求項４９記載の不揮発性メモリ。 - 【請求項５１】 第１の導電層と、 上記第１の導電層上の第２の導電層とを有する半導体装
置において、 上記第１の導電層と上記第２の導電層との間に、組成式
ＭIaＭIIb Ｏc （ただし、ａ、ｂ、ｃは原子％で表した
組成、ＭI はＰｔ、Ｉｒ、Ｒｕ、ＲｈおよびＰｄからな
る群より選ばれた少なくとも一種の貴金属、ＭIIは少な
くとも一種の希土類元素を表す）で表され、その組成範
囲が９０≧ａ≧４０、１５≧ｂ≧２、４≦ｃ、ａ＋ｂ＋
ｃ＝１００である材料からなる拡散防止層が設けられて
いることを特徴とする半導体装置。 - 【請求項５２】 上記ＭIaＭIIb Ｏc で表される材料の
組成範囲は８５≧ａ≧６５、１０≧ｂ≧２、１０≦ｃ、
ａ＋ｂ＋ｃ＝１００であることを特徴とする請求項５１
記載の半導体装置。 - 【請求項５３】 上記拡散防止層はＩｒ−Ｙ−Ｏ、Ｉｒ
−Ｃｅ−Ｏ、Ｉｒ−Ｄｙ−Ｏ、Ｉｒ−Ｇｄ−Ｏ、Ｒｕ−
Ｙ−Ｏ、Ｐｔ−Ｙ−Ｏ、Ｐｄ−Ｙ−ＯまたはＲｈ−Ｙ−
Ｏからなることを特徴とする請求項５１記載の半導体装
置。 - 【請求項５４】 上記拡散防止層は酸素または水蒸気を
用いた反応性スパッタリング法により成膜されたもので
あることを特徴とする請求項５１記載の半導体装置。 - 【請求項５５】 上記第１の導電層はＳｉからなる拡散
層であり、上記第２の導電層は導電材料からなるプラグ
であることを特徴とする請求項５１記載の半導体装置。 - 【請求項５６】 上記プラグはＳｉ、ＷまたはＡｌから
なることを特徴とする請求項５５記載の半導体装置。 - 【請求項５７】 上記第１の導電層は導電材料からなる
プラグであり、上記第２の導電層はＡｌ合金配線である
ことを特徴とする請求項５１記載の半導体装置。 - 【請求項５８】 上記プラグはＳｉ、ＷまたはＡｌから
なることを特徴とする請求項５７記載の半導体装置。 - 【請求項５９】 上記第１の導電層はＡｌ合金配線であ
り、上記第２の導電層は導電材料からなるプラグである
ことを特徴とする請求項５１記載の半導体装置。 - 【請求項６０】 上記プラグはＳｉ、ＷまたはＡｌから
なることを特徴とする請求項５９記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9112849A JPH10242408A (ja) | 1996-12-26 | 1997-04-30 | 誘電体キャパシタ、不揮発性メモリおよび半導体装置 |
| US08/995,845 US6011284A (en) | 1996-12-26 | 1997-12-22 | Electronic material, its manufacturing method, dielectric capacitor, nonvolatile memory and semiconductor device |
| KR1019970074426A KR100504318B1 (ko) | 1996-12-26 | 1997-12-26 | 전자재료,그제조방법,유전체커패시터,불휘발성메모리및반도체장치 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-348582 | 1996-12-26 | ||
| JP34858296 | 1996-12-26 | ||
| JP9112849A JPH10242408A (ja) | 1996-12-26 | 1997-04-30 | 誘電体キャパシタ、不揮発性メモリおよび半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10242408A true JPH10242408A (ja) | 1998-09-11 |
Family
ID=26451921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9112849A Pending JPH10242408A (ja) | 1996-12-26 | 1997-04-30 | 誘電体キャパシタ、不揮発性メモリおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10242408A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10303377A (ja) * | 1997-04-28 | 1998-11-13 | Sony Corp | 電子材料、その製造方法、誘電体キャパシタ、不揮発性メモリおよび半導体装置 |
| US6414344B1 (en) | 1999-06-28 | 2002-07-02 | Hyundai Electronics Industries Ci., Ltd. | Semiconductor device for use in a memory cell and method for the manufacture thereof |
| KR20020073443A (ko) * | 2001-03-16 | 2002-09-26 | 닛본 덴기 가부시끼가이샤 | 반도체 기억 장치와 그 제조 방법 |
| KR100376257B1 (ko) * | 2000-12-21 | 2003-03-17 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| KR100410716B1 (ko) * | 2001-03-07 | 2003-12-18 | 주식회사 하이닉스반도체 | 캐패시터의 하부전극을 스토리지노드와 연결할 수 있는강유전체 메모리 소자 및 그 제조 방법 |
| US6956279B2 (en) | 2000-09-18 | 2005-10-18 | Samsung Electronics Co., Ltd. | Semiconductor device having multi-layer oxygen barrier pattern |
| JP2007042989A (ja) * | 2005-08-05 | 2007-02-15 | Ibiden Co Ltd | 薄膜エンベディッドキャパシタンス、その製造方法、及びプリント配線板 |
| US9761798B2 (en) | 2015-06-08 | 2017-09-12 | Toshiba Memory Corporation | Storage device |
-
1997
- 1997-04-30 JP JP9112849A patent/JPH10242408A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10303377A (ja) * | 1997-04-28 | 1998-11-13 | Sony Corp | 電子材料、その製造方法、誘電体キャパシタ、不揮発性メモリおよび半導体装置 |
| US6414344B1 (en) | 1999-06-28 | 2002-07-02 | Hyundai Electronics Industries Ci., Ltd. | Semiconductor device for use in a memory cell and method for the manufacture thereof |
| US6956279B2 (en) | 2000-09-18 | 2005-10-18 | Samsung Electronics Co., Ltd. | Semiconductor device having multi-layer oxygen barrier pattern |
| US7498179B2 (en) | 2000-09-18 | 2009-03-03 | Samsung Electronics Co., Ltd. | Semiconductor device having ferroelectric material capacitor and method of making the same |
| KR100376257B1 (ko) * | 2000-12-21 | 2003-03-17 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| KR100410716B1 (ko) * | 2001-03-07 | 2003-12-18 | 주식회사 하이닉스반도체 | 캐패시터의 하부전극을 스토리지노드와 연결할 수 있는강유전체 메모리 소자 및 그 제조 방법 |
| KR20020073443A (ko) * | 2001-03-16 | 2002-09-26 | 닛본 덴기 가부시끼가이샤 | 반도체 기억 장치와 그 제조 방법 |
| JP2007042989A (ja) * | 2005-08-05 | 2007-02-15 | Ibiden Co Ltd | 薄膜エンベディッドキャパシタンス、その製造方法、及びプリント配線板 |
| US9761798B2 (en) | 2015-06-08 | 2017-09-12 | Toshiba Memory Corporation | Storage device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3319994B2 (ja) | 半導体記憶素子 | |
| KR100504318B1 (ko) | 전자재료,그제조방법,유전체커패시터,불휘발성메모리및반도체장치 | |
| US6180974B1 (en) | Semiconductor storage device having a capacitor electrode formed of at least a platinum-rhodium oxide | |
| US6737694B2 (en) | Ferroelectric memory device and method of forming the same | |
| JPH1117124A (ja) | 半導体装置およびその製造方法 | |
| US8349679B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4214553B2 (ja) | 誘電体キャパシタおよび不揮発性メモリ | |
| JP3570153B2 (ja) | 電子材料、その製造方法、誘電体キャパシタ、不揮発性メモリおよび半導体装置 | |
| JP3269528B2 (ja) | 容量素子を有する半導体装置及びその製造方法 | |
| CN100362626C (zh) | 插塞结构之电容器阻障 | |
| CN101322241A (zh) | 半导体器件及其制造方法 | |
| JPH11111930A (ja) | 半導体記憶素子の製造方法 | |
| CN101641782B (zh) | 半导体器件及其制造方法 | |
| EP1560265A2 (en) | Semiconductor device and method for manufacturing the same | |
| JPH10242408A (ja) | 誘電体キャパシタ、不揮発性メモリおよび半導体装置 | |
| WO2007077598A1 (ja) | 半導体装置及びその製造方法 | |
| CN100421236C (zh) | 半导体装置及其制造方法 | |
| US6483691B1 (en) | Capacitor and method for manufacturing the same | |
| JP2003179212A (ja) | キャパシタ、メモリ素子およびその製造方法 | |
| US20050128663A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP4225300B2 (ja) | 半導体装置 | |
| JPH10189886A (ja) | 誘電体キャパシタおよび強誘電体メモリ | |
| JP4316193B2 (ja) | 強誘電体キャパシタ及び強誘電体メモリ装置 | |
| JP2003197772A (ja) | キャパシタ、半導体記憶装置およびその製造方法 | |
| JP2002100745A (ja) | 容量素子を有する半導体装置及びその製造方法 |