JPH10242647A - 薄膜多層配線基板の層間接続構造 - Google Patents
薄膜多層配線基板の層間接続構造Info
- Publication number
- JPH10242647A JPH10242647A JP4035797A JP4035797A JPH10242647A JP H10242647 A JPH10242647 A JP H10242647A JP 4035797 A JP4035797 A JP 4035797A JP 4035797 A JP4035797 A JP 4035797A JP H10242647 A JPH10242647 A JP H10242647A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- hole
- insulating layer
- interlayer connection
- film multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】薄膜多層配線基板において、配線密度の向上お
よび配線レイアウトの自由度を改善する。 【解決手段】絶縁層を互いに選択的に除去できる複数種
類の材料を、同じ材料が隣接しないよう積層すること
で、上層絶縁層５のスルーホール加工の際に下層絶縁層
６’が侵食されることを防ぐことに加え、スルーホール
の孔底２が配線３から部分的に外れて形成することを許
容する。
よび配線レイアウトの自由度を改善する。 【解決手段】絶縁層を互いに選択的に除去できる複数種
類の材料を、同じ材料が隣接しないよう積層すること
で、上層絶縁層５のスルーホール加工の際に下層絶縁層
６’が侵食されることを防ぐことに加え、スルーホール
の孔底２が配線３から部分的に外れて形成することを許
容する。
Description
【０００１】
【発明の属する技術分野】本発明は電子計算機，電子交
換器，通信機器等の電子情報処理機器に好適な多層配線
基板の構造に関する。
換器，通信機器等の電子情報処理機器に好適な多層配線
基板の構造に関する。
【０００２】
【従来の技術】従来の多層配線基板における層間接続部
の構造は、特開平４−３２３８９５号公報に記載のよう
に配線の一部を広げることで接続パッドと呼ぶ部分を形
成し、この上に上層絶縁層に形成するスルーホールの穴
の底が乗る形状としていた。
の構造は、特開平４−３２３８９５号公報に記載のよう
に配線の一部を広げることで接続パッドと呼ぶ部分を形
成し、この上に上層絶縁層に形成するスルーホールの穴
の底が乗る形状としていた。
【０００３】この構造の利点は、上層のスルーホール
を形成する際に、下層の絶縁層が同時に侵食されること
を防ぐことができ、これによって種々の欠陥発生を防ぐ
ことができる、上層配線と下層配線の接触面積を広く
確保することができるので電流経路の断面積が大きくな
り、簡単な配線の表面処理によりスルーホールを通じて
電流が流れる場合の抵抗（スルーホール抵抗）を抑制で
きる。スルーホールの加工条件が均一かつ加工量が配
線の厚さ分だけ少なくできるため加工プロセスの制御が
やりやすい、といった利点が有り、特に、薄膜技術を用
いて多層配線を形成する場合には、上記構造が必須であ
ると考えられてきた。
を形成する際に、下層の絶縁層が同時に侵食されること
を防ぐことができ、これによって種々の欠陥発生を防ぐ
ことができる、上層配線と下層配線の接触面積を広く
確保することができるので電流経路の断面積が大きくな
り、簡単な配線の表面処理によりスルーホールを通じて
電流が流れる場合の抵抗（スルーホール抵抗）を抑制で
きる。スルーホールの加工条件が均一かつ加工量が配
線の厚さ分だけ少なくできるため加工プロセスの制御が
やりやすい、といった利点が有り、特に、薄膜技術を用
いて多層配線を形成する場合には、上記構造が必須であ
ると考えられてきた。
【０００４】
【発明が解決しようとする課題】近年の電子機器の小型
化，高性能化に伴い、薄膜配線基板も配線の微細化およ
び多層化が進行しているが、接続パッドの大きさは、配
線層パターンに対するスルーホールの位置ずれおよびス
ルーホール径の加工ばらつきを考慮して、スルーホール
径の２倍以上とする場合が多く、配線の微細化に伴い更
にこの比率が大きくなる傾向がある。
化，高性能化に伴い、薄膜配線基板も配線の微細化およ
び多層化が進行しているが、接続パッドの大きさは、配
線層パターンに対するスルーホールの位置ずれおよびス
ルーホール径の加工ばらつきを考慮して、スルーホール
径の２倍以上とする場合が多く、配線の微細化に伴い更
にこの比率が大きくなる傾向がある。
【０００５】従って、従来構造のままでは接続パッドを
形成するための広いスペースが必要なため、これを確保
するために配線ピッチの縮小化が困難であったり、配線
のレイアウトが制限されるようになり、配線基板の小型
化が難しくなってきている。従って、できるだけ基板を
有効に利用して小型化を進めるためには、接続部の構造
を見直して、無駄なスペースを抑制しつつ上下の配線を
接続できる構造が必要となってきた。
形成するための広いスペースが必要なため、これを確保
するために配線ピッチの縮小化が困難であったり、配線
のレイアウトが制限されるようになり、配線基板の小型
化が難しくなってきている。従って、できるだけ基板を
有効に利用して小型化を進めるためには、接続部の構造
を見直して、無駄なスペースを抑制しつつ上下の配線を
接続できる構造が必要となってきた。
【０００６】
【課題を解決するための手段】従来は前述の利点のため
配線に比べて大きな接続パッドを形成していたが、接続
パッドを形成しない場合に発生する不都合な点を、別の
手段にて解決することを試みた。まず、上層の絶縁層を
加工する際に下層の絶縁層をも侵食し、欠陥を発生する
という点については上層の絶縁層材料と下層の絶縁層材
料とが互いに選択的に除去できるような材料を組み合わ
せ、上層の絶縁層にスルーホールを加工する際に、下層
の絶縁層が同時に侵食されることを防いだ。
配線に比べて大きな接続パッドを形成していたが、接続
パッドを形成しない場合に発生する不都合な点を、別の
手段にて解決することを試みた。まず、上層の絶縁層を
加工する際に下層の絶縁層をも侵食し、欠陥を発生する
という点については上層の絶縁層材料と下層の絶縁層材
料とが互いに選択的に除去できるような材料を組み合わ
せ、上層の絶縁層にスルーホールを加工する際に、下層
の絶縁層が同時に侵食されることを防いだ。
【０００７】また、スルーホール抵抗を低く抑えるため
には、下層配線層の表面汚染物および表面酸化層を十分
に除去することが必要であるが、近年はスパッタエッチ
等の真空プロセスの発達により比較的容易に表面を清浄
化できるようになってきたため、これを取り入れること
で狭い面積でも低いスルーホール抵抗を実現することが
十分可能であることを確認した。原理的には、上下層の
配接続部の界面が理想的に形成されていれば、上下層の
配接続部の接続面積は配線の断面積と同等の面積が確保
されれば良く、例えスルーホールの穴の底が配線から部
分的に外れていても、上記面積が確保されていれば機能
としては問題が無い。更に、スルーホールの穴の底が配
線から部分的に外れている場合でも、配線の側壁がスル
ーホール内に露出するため、この部分も上下の配線層の
接触面として機能することになる。従って、この部分を
含めて接触面積が確保されていれば良いことになり、実
質的にはスルーホールの穴の底が半分程度配線上に乗っ
ていれば、良いことになる。
には、下層配線層の表面汚染物および表面酸化層を十分
に除去することが必要であるが、近年はスパッタエッチ
等の真空プロセスの発達により比較的容易に表面を清浄
化できるようになってきたため、これを取り入れること
で狭い面積でも低いスルーホール抵抗を実現することが
十分可能であることを確認した。原理的には、上下層の
配接続部の界面が理想的に形成されていれば、上下層の
配接続部の接続面積は配線の断面積と同等の面積が確保
されれば良く、例えスルーホールの穴の底が配線から部
分的に外れていても、上記面積が確保されていれば機能
としては問題が無い。更に、スルーホールの穴の底が配
線から部分的に外れている場合でも、配線の側壁がスル
ーホール内に露出するため、この部分も上下の配線層の
接触面として機能することになる。従って、この部分を
含めて接触面積が確保されていれば良いことになり、実
質的にはスルーホールの穴の底が半分程度配線上に乗っ
ていれば、良いことになる。
【０００８】加工プロセスの安定化については、上記の
絶縁層材料の工夫により、多少のオーバー加工には耐え
られる構造になっており、下層の絶縁層が露出するまで
十分に加工して良い。
絶縁層材料の工夫により、多少のオーバー加工には耐え
られる構造になっており、下層の絶縁層が露出するまで
十分に加工して良い。
【０００９】本発明によれば、配線形成においてスルー
ホールの穴を受けるための幅広部分を設けずに通常の配
線上へスルーホールを形成できるため、配線のレイアウ
トが自由になる上、配線密度が向上する。また、特に厚
い配線の場合は配線側面をも接触面として機能するた
め、実効的な接触面積の減少を防ぐことができるように
なり、スルーホール抵抗の増加も抑制できる。
ホールの穴を受けるための幅広部分を設けずに通常の配
線上へスルーホールを形成できるため、配線のレイアウ
トが自由になる上、配線密度が向上する。また、特に厚
い配線の場合は配線側面をも接触面として機能するた
め、実効的な接触面積の減少を防ぐことができるように
なり、スルーホール抵抗の増加も抑制できる。
【００１０】
［実施例１］図１に、本発明による薄膜多層配線の層間
接続部の平面図および断面構造を、図２に従来例による
薄膜多層配線の層間接続部の平面図および断面構造を示
す。従来の例では、スルーホールの穴の底２が確実に接
続パッド１上に乗るように設計するため、スルーホール
の径、絶縁層の加工誤差および位置合わせ誤差を考慮し
た上で、これらを合わせたよりも大きな径のパッドを形
成する必要があった。このため、パッドのある部分は配
線が幅広くなっており、通常部分の配線３のピッチより
も大きなピッチで配線のレイアウトを行なっている。
接続部の平面図および断面構造を、図２に従来例による
薄膜多層配線の層間接続部の平面図および断面構造を示
す。従来の例では、スルーホールの穴の底２が確実に接
続パッド１上に乗るように設計するため、スルーホール
の径、絶縁層の加工誤差および位置合わせ誤差を考慮し
た上で、これらを合わせたよりも大きな径のパッドを形
成する必要があった。このため、パッドのある部分は配
線が幅広くなっており、通常部分の配線３のピッチより
も大きなピッチで配線のレイアウトを行なっている。
【００１１】これに対して、本発明による接続部構造に
おいては、スルーホール径をスルーホール抵抗に問題が
生じない範囲で小さく形成し、更にこのスルーホールの
穴の底２が部分的に配線３上から外れて形成されること
を許容する。スルーホール径は大きいほど接触面積の確
保および位置ずれに対する許容量の点で有利になるが、
隣接する配線との短絡防止および長期にわたる絶縁抵抗
確保の点から、むやみには大きくできない。従って、大
きくとも配線ピッチ以下とする必要があり、更に、上層
の配線４の幅とスルーホールとの大きさの関係まで考慮
すれば、上層配線層４の配線密度の低下を防ぐためには
下層の配線３の幅程度とすることが望ましい。
おいては、スルーホール径をスルーホール抵抗に問題が
生じない範囲で小さく形成し、更にこのスルーホールの
穴の底２が部分的に配線３上から外れて形成されること
を許容する。スルーホール径は大きいほど接触面積の確
保および位置ずれに対する許容量の点で有利になるが、
隣接する配線との短絡防止および長期にわたる絶縁抵抗
確保の点から、むやみには大きくできない。従って、大
きくとも配線ピッチ以下とする必要があり、更に、上層
の配線４の幅とスルーホールとの大きさの関係まで考慮
すれば、上層配線層４の配線密度の低下を防ぐためには
下層の配線３の幅程度とすることが望ましい。
【００１２】［実施例２］図３に従来例による薄膜多層
配線の層間接続部の形成プロセスを示す。従来プロセス
においては各絶縁層の材料が同じ材料であるため、スル
ーホールの形成において形成する位置が配線から外れて
いた場合、上層の絶縁層５の加工の最終段階で下層の絶
縁層６の表面にまで加工が及ぶため、部分的に下層絶縁
層６が侵食されて欠陥部分を生じる。この欠陥が上層の
絶縁層の形成時にさらに大きな欠陥を引き起こす原因と
なり断線等の機能障害をもたらす。このため、このよう
な不良発生を防ぐために、図２に示したようにパッド１
を形成する必要がある。
配線の層間接続部の形成プロセスを示す。従来プロセス
においては各絶縁層の材料が同じ材料であるため、スル
ーホールの形成において形成する位置が配線から外れて
いた場合、上層の絶縁層５の加工の最終段階で下層の絶
縁層６の表面にまで加工が及ぶため、部分的に下層絶縁
層６が侵食されて欠陥部分を生じる。この欠陥が上層の
絶縁層の形成時にさらに大きな欠陥を引き起こす原因と
なり断線等の機能障害をもたらす。このため、このよう
な不良発生を防ぐために、図２に示したようにパッド１
を形成する必要がある。
【００１３】これに対し、図４に示した本発明によるプ
ロセスにおいては、下層絶縁層６’は上層とは選択的に
除去できる異なる材料を用いて形成されているため、上
層５の絶縁層の加工時にスルーホールの位置が部分的に
配線から外れていた場合でも、スルーホール加工に伴っ
て下層の絶縁層６’が侵食されることは無く、欠陥を生
じない。そのため、この上に配線４を形成する場合で
も、図４に示すように問題なく接続部を形成することが
できる。上層配線４の形成にあたっては下層配線３の側
壁にまで膜形成が可能であるという点から、スパッタ成
膜またはめっきによる成膜が適用できる。特に、下層配
線３の厚さが厚い場合はスルーホールの底２に平面的に
露出した部分の面積に対して配線の側面として露出した
面積は配線の厚さに比例して大きくなるので、下層配線
３の側面が上下の配線の接触面として重要な役割を果た
すようになる。
ロセスにおいては、下層絶縁層６’は上層とは選択的に
除去できる異なる材料を用いて形成されているため、上
層５の絶縁層の加工時にスルーホールの位置が部分的に
配線から外れていた場合でも、スルーホール加工に伴っ
て下層の絶縁層６’が侵食されることは無く、欠陥を生
じない。そのため、この上に配線４を形成する場合で
も、図４に示すように問題なく接続部を形成することが
できる。上層配線４の形成にあたっては下層配線３の側
壁にまで膜形成が可能であるという点から、スパッタ成
膜またはめっきによる成膜が適用できる。特に、下層配
線３の厚さが厚い場合はスルーホールの底２に平面的に
露出した部分の面積に対して配線の側面として露出した
面積は配線の厚さに比例して大きくなるので、下層配線
３の側面が上下の配線の接触面として重要な役割を果た
すようになる。
【００１４】［実施例３］図５に示した本発明によるプ
ロセスでは、１層の絶縁層は選択的に除去できる異なる
材料を積層した２層から形成されるため、上層５，５’
の絶縁層の加工時にスルーホールの位置が部分的に配線
から外れていた場合でも、スルーホール加工に伴って下
層の絶縁層６が侵食されることは無く、欠陥を生じな
い。そのため、この上に配線４を形成する場合でも、図
４に示すように問題なく接続部を形成することができ
る。
ロセスでは、１層の絶縁層は選択的に除去できる異なる
材料を積層した２層から形成されるため、上層５，５’
の絶縁層の加工時にスルーホールの位置が部分的に配線
から外れていた場合でも、スルーホール加工に伴って下
層の絶縁層６が侵食されることは無く、欠陥を生じな
い。そのため、この上に配線４を形成する場合でも、図
４に示すように問題なく接続部を形成することができ
る。
【００１５】この実施例の利点は、本発明の効果を有す
る上に、各絶縁層が選択的に除去できる異なる材料を積
層した２層から形成されるため、ピンホール等の絶縁層
の欠陥が２層のうちのどちらかで生じても、もう一方の
絶縁層の存在により欠陥が絶縁層を貫通してしまうこと
がないので、層間ショート等の不良を防止できることで
ある。
る上に、各絶縁層が選択的に除去できる異なる材料を積
層した２層から形成されるため、ピンホール等の絶縁層
の欠陥が２層のうちのどちらかで生じても、もう一方の
絶縁層の存在により欠陥が絶縁層を貫通してしまうこと
がないので、層間ショート等の不良を防止できることで
ある。
【００１６】
【発明の効果】本発明によれば、上層の絶縁層を加工す
る際に下層の絶縁層が侵食されることがないため、上層
のスルーホールを配線上で受けるためのパッドが不用に
なり、配線に直接スルーホールを形成できるために配線
のレイアウトが自由になり、配線密度が向上し、電子機
器の小型化および高性能化につながる配線基板を製造す
ることが可能となる。
る際に下層の絶縁層が侵食されることがないため、上層
のスルーホールを配線上で受けるためのパッドが不用に
なり、配線に直接スルーホールを形成できるために配線
のレイアウトが自由になり、配線密度が向上し、電子機
器の小型化および高性能化につながる配線基板を製造す
ることが可能となる。
【図１】本発明による多層配線の層間接続部の説明図。
【図２】従来例による多層配線の層間接続部の説明図。
【図３】従来例による多層配線の層間接続部の製造工程
を示す断面図。
を示す断面図。
【図４】本発明による多層配線の層間接続部の製造工程
を示す断面図。
を示す断面図。
【図５】本発明による多層配線の層間接続部の製造工程
を示す断面図。
を示す断面図。
１…接続パッド、２…スルーホールの孔底、３…下層配
線、４…上層配線、５…上層絶縁層、５’…上層絶縁層
の下層、６…下層絶縁層、６'…下層絶縁層。
線、４…上層配線、５…上層絶縁層、５’…上層絶縁層
の下層、６…下層絶縁層、６'…下層絶縁層。
Claims (5)
- 【請求項１】絶縁層を介して電気配線を複数層積層して
成る薄膜多層配線基板において、上下の配線層を電気的
に接続するためのスルーホールを形成するにあたり、下
層配線の一部に上記スルーホールを受けるための幅の広
い部分を形成せずに、配線に上記スルーホールがかかる
ように形成したことを特徴とする薄膜多層配線基板の層
間接続構造。 - 【請求項２】請求項１において、上記絶縁層が物理的又
は化学的手法により選択的に除去できる複数種類の絶縁
性物質を積層した薄膜多層配線基板の層間接続構造。 - 【請求項３】請求項２において、上記絶縁層の構成とし
て隣接する絶縁層の材料が必ず異なる材料から成る薄膜
多層配線基板の層間接続構造。 - 【請求項４】請求項１において、上記スルーホールが下
層配線の幅方向には配線幅以下の穴径であり、配線に沿
う方向には配線ピッチ以下の穴径を有する薄膜多層配線
基板の層間接続構造。 - 【請求項５】請求項１において、層間接続に必要な上層
配線と下層配線との接触部位を、下層配線の上面および
側面とした薄膜多層配線基板の層間接続構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4035797A JPH10242647A (ja) | 1997-02-25 | 1997-02-25 | 薄膜多層配線基板の層間接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4035797A JPH10242647A (ja) | 1997-02-25 | 1997-02-25 | 薄膜多層配線基板の層間接続構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10242647A true JPH10242647A (ja) | 1998-09-11 |
Family
ID=12578398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4035797A Pending JPH10242647A (ja) | 1997-02-25 | 1997-02-25 | 薄膜多層配線基板の層間接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10242647A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023002217A (ja) * | 2021-06-22 | 2023-01-10 | 凸版印刷株式会社 | 配線基板 |
-
1997
- 1997-02-25 JP JP4035797A patent/JPH10242647A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023002217A (ja) * | 2021-06-22 | 2023-01-10 | 凸版印刷株式会社 | 配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5290971A (en) | Printed circuit board provided with a higher density of terminals for hybrid integrated circuit and method of fabricating the same | |
| JP2000269219A (ja) | 半導体装置 | |
| KR20140086535A (ko) | 회로 기판 및 그 제조 방법 | |
| US20230298986A1 (en) | Package substrate and manufacturing method thereof | |
| US8058566B2 (en) | Packaging substrate structure and manufacturing method thereof | |
| EP0175604A2 (en) | A process for forming vias on integrated circuits | |
| US6521069B1 (en) | Green sheet and manufacturing method thereof, manufacturing method of multi-layer wiring board, and manufacturing method of double-sided wiring board | |
| US6896173B2 (en) | Method of fabricating circuit substrate | |
| TWI408775B (zh) | 用於形成與積體電路之接觸墊之連接之方法 | |
| TW200841787A (en) | Printed circuit board and manufacturing method thereof | |
| JPH10242647A (ja) | 薄膜多層配線基板の層間接続構造 | |
| US12010796B2 (en) | Wiring substrate and method for manufacturing wiring substrate | |
| JP2021028963A (ja) | プリント基板 | |
| US9484276B2 (en) | Semiconductor mounting device and method for manufacturing semiconductor mounting device | |
| KR100396100B1 (ko) | 반도체 장치 | |
| US5420068A (en) | Semiconductor integrated circuit and a method for manufacturing a fully planar multilayer wiring structure | |
| JP3124085B2 (ja) | 半導体装置 | |
| JP2014011402A (ja) | 配線基板の製造方法 | |
| JP3227828B2 (ja) | 多層薄膜デバイスと薄膜の接続方法 | |
| US7990734B2 (en) | Semiconductor memory module with reverse mounted chip resistor | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPS6211505B2 (ja) | ||
| JP2004179485A (ja) | プリント配線板の製造方法及びプリント配線板 | |
| TW202434013A (zh) | 柔性印刷線路板的製造方法及柔性印刷線路板 | |
| JPH0582970A (ja) | 混成回路基板 |