JPH10247185A

JPH10247185A - プロセッサの故障診断方式

Info

Publication number: JPH10247185A
Application number: JP4911597A
Authority: JP
Inventors: Kibou Iijima; 希望飯嶋
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-03-04
Filing date: 1997-03-04
Publication date: 1998-09-14

Abstract

(57)【要約】【課題】マルチプロセッサシステムにおいて、いずれ
かのプロセッサに故障が発生した際、故障プロセッサを
システムから切り離してシステムの運用は継続しつつ故
障プロセッサの自己診断を実行する。【解決手段】プロセッサ１₁〜１_nの故障を検出する
と、システムコントローラ２₁〜２_nは、プロセッサ１
₁〜１_nがマルチプロセッサバス３０に対してアクセス
することを禁止する。診断モードリセット回路４は、故
障プロセッサの番号を表示し、スイッチ入力に応じて故
障プロセッサに対応するシステムコントローラに対して
リセット信号を出力する。システムコントローラがプロ
セッサに対してこのリセット信号を伝えると、故障プロ
セッサは故障診断モードで再起動される。故障プロセッ
サは、ＲＡＭ６をワーク領域としてローカルバス２０下
のＲＯＭ５に記憶される自己診断プログラムを実行し
て、診断結果をＳＩＯ７を通じて外部に出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マルチプロセッサ
システムの故障診断方式に関し、特に、マルチプロセッ
サシステムを構成するプロセッサの故障診断方式に関す
る。

【０００２】

【従来の技術】従来、複数のプロセッサで構成されるマ
ルチプロセッサシステムにおいて、プロセッサの故障診
断を行う手法として、例えば、特開平６−２２３０４６
号公報（以下従来技術１と呼ぶ）に記載されたものが知
られており、この手法はバストレース実行手法と呼ばれ
ている。このバストレース実行手法では、共通バスの最
大接続数を満すマルチプロセッサシステムにおいて、ト
レース動作を可能として共通バスの全てのトレースを可
能とし、共通バスと各プロセッサモジュール内のローカ
ルバスとの双方をトレース可能としている。

【０００３】ここで、図６を参照して、上記のバストレ
ース実行方法について概説する。各プロセッサモジュー
ル１３１，１３２，１３３は、トレースに関する処理を
行うプロセッサ１１５、それぞれ独立した機能１１６、
共通バス１０１との入出力を行うバスインタフェース１
１７、処理に必要なデータを記憶するメモリ１１８、及
びローカルバス１２０との入出力を行うトレースインタ
フェース１１９を備えている。

【０００４】トレース装置１０３は、トレースしたデー
タを記憶するトレースメモリ１０４、バストレースの制
御を行うトレース制御部１０５、トレースデータととも
にトレースメモリ１０４に記憶される時間情報を生成す
るトレースタイマ１０６、処理に必要なデータを記憶す
るメモリ１０７、プロセッサモジュール１３１，１３
２，及び１３３内のローカルバス１２０に流れるデータ
のトレース情報をトレースメモリ１０４に記憶させるた
めのトレースインタフェース１０８、共通バス１０１上
のデータを取り込む共通バスデータ入力部１０９、各プ
ロセッサモジュール１３１，１３２，及び１３３内部の
ローカルバス１２０のデータを取り込むローカルバスデ
ータ入力部１１０、トレース制御部１０５の初期化、ト
レース動作の起動、及び停止等を行うプロセッサ１１
１、ヒューマンマシンインタフェースを司るホストコン
ピュータ１３４とのインタフェースを行うホストインタ
フェース１１２、及び共通バス１０１からのデータをバ
ッファするバッファ回路１１３及び１１４を備えてい
る。

【０００５】図６において、例えば、共通バス１０１の
最大接続数を３とすると、共通バス１０１にトレース装
置１０３を接続するには、プロセッサモジュール１３３
を一旦共通バス１０１から切り離して、代わりにトレー
ス装置１０３を共通バス１０１へ接続し、プロセッサモ
ジュール１３３をトレース装置１０３に接続する。これ
によって、プロセッサモジュール１３３は、トレース装
置１０３を介して共通バス１０１に接続されることにな
り、共通バス１０１にトレース装置１０３を接続する前
のマイクロプロセッサシステムと同様の環境を実現す
る。

【０００６】ホストコンピュータ１３４及びホストイン
タフェース１１２を介してオペレータからトレース条件
及びトレース開始等の起動情報をプロセッサ１１１へ伝
える。これによって、プロセッサ１１１は、ホストコン
ピュータ１３４側からの情報を処理し、トレース制御部
１０５のトレース条件の設定及びバストレースの起動を
喚起する。バストレースの起動を受け取ったトレース制
御部１０５は、トレースタイマ１０６を起動するととと
もに、共通バスデータ入力部１０９を介して共通バス１
０１から取り込んだ共通バス１０１上のデータと共通バ
ス１０１に相互に接続されたプロセッサモジュール１３
１，１３２，及び１３３内のローカルバス１２０からロ
ーカルバスデータ入力部１１０を介して取り込んだロー
カルバス１２０上のデータとをトレースタイマ１０６が
生成する時間情報とともにトレースメモリ１０４へ記憶
する動作を制御する。

【０００７】さらに、マルチプロセッサの自己診断方式
として、例えば特開平６−２８３２８号公報（以下従来
技術２と呼ぶ）に記載されたものが知られている。この
マルチプロセッサの自己診断方式では、マルチプロセッ
サの自己診断の際、マイクロプログラムによって自己診
断を行っている。

【０００８】図７を参照して、上記のマルチプロセッサ
の自己診断方式について概説する。図示のマルチプロセ
ッサシステムは中央処理装置（以下ＣＰＵと呼ぶ）１１
０１、付加処理装置（以下ＡＤＰと呼ぶ）１１０２、及
び周辺制御装置（以下ＰＣＬと呼ぶ）１１０及び１１０
４がプロセッサ間インタフェースバス（以下ＢＵＳと呼
ぶ）１１００に接続されている。

【０００９】ＣＰＵ１１０１は予め自己診断を行うため
の診断結果の期待値を格納する期待値レジスタ（以下Ｄ
ＲＲと呼ぶ）２０６と、診断結果を保持する結果保持
（以下ＲＳＲと呼ぶ）２０８と、ＤＲＲ２０６に格納さ
れている期待値とＲＳＲ２０８に保持されている診断結
果とを比較解析する比較解析回路（以下ＣＭＰと呼ぶ）
２０７と、通常のマイクロ命令を格納する書き込み可能
なマイクロプログラム制御記憶装置（以下ＷＣＳと呼
ぶ）２０１と、自己診断マイクロプログラム記憶装置
（以下ＤＭＥと呼ぶ）２０２と、通常のプログラムを実
行する通常モードと自己診断用マイクロプログラムが実
行される自己診断モードとを切り換えるモード切換回路
（以下ＭＤＳと呼ぶ）２１０と、ＭＤＳ２１０の指示に
よりＷＣＳ２０１及びＤＭＥ２０２のいずれかのデータ
を読み出してデータレジスタ（以下ＤＴＲと呼ぶ）２０
４に出力するマルチプレクサ（以下ＭＰＸと呼ぶ）２０
５と、ＤＴＲ２０４の出力データを実行するデータ処理
装置（以下ＤＴＰと呼ぶ）２０９と、ＤＴＰ２０９の指
示によりＭＤＳ２１０を制御するマイクロプログラム制
御装置（以下ＭＰＣ２１１と呼ぶ）と、ＭＤＳ２１０及
びＤＴＲ２０４からの指示によってＷＣＳ２０１及びＤ
ＭＥ２０２にネクストアドレス情報を与えるネクストア
ドレスレジスタ（以下ＡＤＲと呼ぶ）２０３と、ＢＵＳ
１１００とインタフェースするバスインタフェース回路
（以下ＢＩＦと呼ぶ）２１２とを備えている。

【００１０】図７において、通常動作では、ＤＴＰ２０
９はＭＰＸ２０５及びＤＴＲ２０４を介して入力したＷ
ＣＳ２０１からの通常のマイクロ命令を実行する。自己
診断実行の際には、ＭＰＣ２１１はＭＤＳ２１０を制御
してＭＰＸ２０５を切り換えるとともにＡＤＲ２０３を
介してＭＤＳ２１０からネクストアドレス情報をＤＭＥ
２０２に与え、ＤＭＥ２０２の自己診断マイクロプログ
ラムはＭＰＸ２０５及びＤＴＲ２０４を介してＤＴＰ２
０９に入力され、ＤＴＰ２０９は診断命令を実行する。

【００１１】また、ＤＴＰ２０９の故障状態で診断演算
を行った際には、自己診断の結果情報をＲＳＲ２０８に
格納して、ＤＴＰ２０９によって予め設定されたＤＲＲ
２０６の内容とＲＳＲ２０８の内容とをＣＭＰ２０７に
より比較解析する。

【００１２】なお、ＤＴＰ２０９の故障状態又は診断結
果によって故障程度が大きいと判断した際には、ＷＣＳ
２０１のマイクロ命令を診断中心に変更してダイナミッ
クな自己診断を行い、詳細な故障解析を実行する。

【００１３】加えて、マルチプロセッサシステムとし
て、プロセッサの診断・試験の際にプロセッサが故障し
ていてもシステム全体に影響を及ぼすことがないマルチ
プロセッサシステムが知られている（以下従来技術３と
呼ぶ）。

【００１４】ここで、図８を参照して、上記のマルチプ
ロセッサシステムについて概説する。プロセッサ３０１
₁は、システムバスに対する入出力処理を担当するシス
テムバスインタフェース３１１、コントロールレジスタ
３１２、ステータスレジスタ３１３、中央演算処理部
（以下ＣＰＵと呼ぶ）３１４、自己診断プログラム３１
５、及び内部バス３１６を備えている。なお、プロセッ
サ３０１₂〜３０１_nはもプロセッサ３０１₁と同様の
構成を備えている。

【００１５】システム制御プロセッサ３０２は、コント
ロールインタフェース３２１、システムバスに対する入
出力を担当するシステムバスインタフェース３２２、中
央演算処理部（以下ＣＰＵと呼ぶ）３２３、監視プログ
ラム３２４、及び内部バス３２５を備えている。コント
ロールバス３０４₁〜３０４_nは各プロセッサ３０１₁
〜３０１_nの内部に設けられているコントロールレジス
タ３１２とステータスレジスタ３１３とをシステム制御
プロセッサ３０２の内部に設けられているコントロール
インタフェース３２１に接続する。

【００１６】図８において、まず、各プロセッサ３０１
₁〜３０１_nのシステムバスインタフェース３１１は、
システムバス３０３に対して未接続の状態にあるとす
る。システムが起動されると、各プロセッサ３０１₁〜
３０１_nのＣＰＵ３１４は自己診断プログラム３１５の
内容を実行し、その結果をステータスレジスタ３１３へ
格納する。

【００１７】システム制御プロセッサ３０２のＣＰＵ３
２３は、監視プログラム３２４の内容を実行して、コン
トロールインタフェース３２１を介して各ステータスレ
ジスタ３１３の内容を読み取って、各プロセッサ３０１
₁〜３０１_nの状態を監視する。そして、ＣＰＵ３２３
は、全プロセッサ３０１₁〜３０１_nが正常であると判
断されると、コントロールインタフェース３２１を通じ
て各プロセッサ３０１₁〜３０１_nのコントロールレジ
スタ３１２にシステムバスインタフェース３１１をシス
テムバス３０３に接続するように指示する。

【００１８】以上の処理が全てのプロセッサに対して行
われると、診断処理が完了し各プロセッサ３０１₁〜３
０１_nがシステムバス３０３に接続されることになる。
その後、このシステムバス３０３に接続された各プロセ
ッサ３０１₁〜３０１_nに対してジョブ・プログラムが
ロードされ、メインデータに対するデータ処理が実行さ
れることになる。

【００１９】

【発明が解決しようとする課題】ところで、上述の従来
技術１では、前述のように、トレース装置をシステムに
挿入しなければならず、この際、一旦システムを停止し
なければならない。つまり、従来技術１では、システム
の無停止運用が困難になるという問題点がある。

【００２０】さらに、従来技術１では、システムの故障
原因の探究が容易ではない。つまり、従来技術１では共
通バスとローカルバス上を流れるデータから故障原因を
特定することになるので、故障プロセッサモジュールの
特定は比較的容易と考えられるが、プロセッサモジュー
ル内のどこが故障したかの判断が難しいという問題点が
ある。

【００２１】加えて、従来技術１では、故障の切り離し
が容易でない。つまり、前述のように、従来技術１で
は、故障原因の探究はバスを介して行われるので、故障
プロセッサモジュールからのバス上のデータが他のプロ
セッサモジュールに対して重大な障害を引き起こす場合
がある。

【００２２】従来技術２では、ＣＰＵが自己診断中にＣ
ＰＵが本来実行するべき代替え資源が存在しておらず、
その結果、ＣＰＵが自己診断中にはシステムが通常機能
をはたしている保証がないという問題点がある。

【００２３】さらに、従来技術２では、ＣＰＵをバスか
ら切り離す手段がないことである。つまり、ＣＰＵに故
障が有った場合、バスから切り離す手段がないため、バ
スを介して他装置に重大な影響を与える場合がある。

【００２４】従来技術３では、各プロセッサがシステム
制御プロセッサによりコントロールされ自律でなく、各
プロセッサに故障が無くとも、システム制御プロセッサ
の故障がシステム全体に重大な影響を与えてしまうとい
う問題点がある。

【００２５】本発明の目的は、マルチプロセッサにてシ
ステム運用中にいずれかのプロセッサに故障が発生した
際、システムを停止することなく故障個所の故障原因追
究を他のプロセッサに影響を与えることなく行い、シス
テムの修理時間短縮を図って信頼性に優れたマルチプロ
セッサシステムを提供することにある。

【００２６】

【課題を解決するための手段】本発明による故障診断方
式では、複数のプロセッサを備えるマルチプロセッサシ
ステムにおいて、プロセッサに故障があるとシステムコ
ントローラは当該故障したプロセッサをシステムから切
り離す。そして、診断モードリセット回路は故障したプ
ロセッサのみをリセットして診断モードで再起動する。
再起動されたプロセッサはメモリから診断用プログラム
を読み込み自己診断処理を行う。

【００２７】また、故障プロセッサからはＩＤ番号が送
出され、診断モードリセット回路はこのＩＤ番号を表示
する。

【００２８】さらに、再起動されたプロセッサからの診
断結果を通信回線コントローラによって外部に出力する
ようにしてもよい。

【００２９】

【発明の実施の形態】以下本発明について図面を参照し
て説明する。

【００３０】図１を参照して、第１のシステムコントロ
ーラ２₁は第１のプロセッサ１₁にインタフェースし
て、第１のプロセッサ１₁から出力されるアドレス／デ
ータ／命令を解釈する。そして、第１のシステムコント
ローラ２₁はマルチプロセッサバス３０を介してメモリ
コントローラ８及びＩ／Ｏコントローラ９に対してアク
セスを行う。また、第１のシステムコントローラ２₁は
ローカルバス２０を介してＲＯＭ５，ＲＡＭ６，及びＳ
ＩＯ７に対してアクセスを行う。

【００３１】同様にして、第２のシステムコントローラ
２₂は第２のプロセッサ１₂にインタフェースして、マ
ルチプロセッサバス３０及びローカルバス２０を介して
それぞれの資源に対してアクセスを行う。同様にして、
第３〜第ｎ（ｎは２以上の整数）のシステムコントロー
ラ２₃〜２_nは、それぞれ第３〜第ｎのプロセッサ１₃
〜１_nにインタフェースして、それぞれマルチプロセッ
サバス３０及びローカルバス２０を介してアクセスを行
う。

【００３２】マルチプロセッサバス３０に対するアクセ
スの調停回路は各システムコントローラに内蔵され、各
システムコントローラはバス上の調停信号をモニタしな
がら、システムコントローラ同士のアクセスが衝突しな
いように調停を行う。

【００３３】マルチプロセッサバス３０に接続するメモ
リコントローラ８は、各プロセッサからの命令を受けて
メモリ１０に対してリード／ライトを実行する。Ｉ／Ｏ
コントローラ９は、下位のＩ／Ｏバス４０に対してアク
セスを行う。

【００３４】メモリコントローラ８もＩ／Ｏコントロー
ラ９もマルチプロセッサバスの調停回路を内蔵し、マル
チプロセッサバス３０を使用する際には、システムコン
トローラとともに調停に参加する。

【００３５】ローカルバス２０もマルチプロセッサ・ア
クセスを許容するが、システム起動時及び故障診断時を
除いては、常時使用するものではない。

【００３６】ローカルバス２０に接続されるアービタ３
は、各システムコントローラからのアクセス要求を調停
する。診断モードリセット回路４は、プロセッサ障害が
ローカルバス２０を介していずれかのシステムコントロ
ーラから通知されると、故障プロセッサの番号を記憶す
るとともに表示し、スイッチ入力によって、その故障プ
ロセッサに繋がるシステムコントローラのみに対してリ
セット信号を出力する。システムコントローラはこのリ
セット信号を入力すると確かに自らがプロセッサ障害を
検出している場合のみ、プロセッサに対して再起動をか
ける。

【００３７】ＲＯＭ５にはシステム起動時のイニシャル
テスト用プログラム及び故障時の故障診断用プログラム
が格納されている。ＲＡＭ６はＲＯＭ５に格納されるプ
ログラムのワーク領域として使用される。ＳＩＯ７はシ
リアル回線を介して外部の端末装置等と通信する。

【００３８】次に、システムコントローラ２₁〜２_n及
び診断モードリセット回路４の詳細な構成について説明
する。

【００３９】図２は、システムコントローラ２₁〜２_n
の構成例を示すブロック図である。図２を参照して、シ
ステムコントローラ２₁〜２_nは同一構成のため、以下
の説明ではシステムコントローラ２₁を例として説明す
る。システムコントローラ２₁は、プロセッサ・インタ
フェース４１、システム制御部４２、マルチプロセッサ
バス・インタフェース４３、ローカルバス・インタフェ
ース４４、及び診断モードリセット・インタフェース４
５を備えている。

【００４０】プロセッサ・インタフェース４１はプロセ
ッサ１₁とのアドレス／データ／命令等の授受を行う。
マルチプロセッサ・インタフェース４２はマルチプロセ
ッサバス３０とのアドレス／データ／命令等の授受を行
う。ローカルバス・インタフェース４４はローカルバス
２０とのアドレス／データ／命令等の授受を行う。シス
テム制御部４２はプロセッサ・インタフェース４１から
の信号をデコードして、マルチプロセッサバス・インタ
フェース４３及びローカルバス・インタフェース４４を
制御し、それぞれのバスに対してデータのリード／ライ
トを実行する。診断モードリセットインタフェース４５
は診断モードリセット回路４から入力されるリセット信
号をシステム制御部４２に伝える。システム制御部４２
はこのリセット信号を入力すると、プロセッサ１₁の障
害を検出して、プロセッサ１₁がマルチプロセッサバス
３０に対してアクセスすることを禁止している場合につ
いてのみ、プロセッサ・インタフェース４１を通じてプ
ロセッサ１₁に対してリセット信号を出力する。

【００４１】図３は、診断モードリセット回路４の構成
例を示すブロック図である。

【００４２】図３を参照して、診断モードリセット回路
４は、ローカルバス・インタフェース５１、デコーダ５
２、制御部５３、表示部５４、スイッチ５５、スイッチ
インタフェース５６及びリセット分配部５７を備えてい
る。

【００４３】ローカルバス・インタフェース５１はロー
カルバスからの情報（アドレス／データ／命令）を入力
する。デコーダ５２は入力された情報を解釈する。制御
部５３は解釈された情報に基づき表示部５４及びスイッ
チインタフェース５６を制御する。表示部５４は故障し
たプロセッサ番号を表示する。スイッチインタフェース
５６はスイッチ５５からのトリガ入力と制御部５３から
の情報に基づきリセットするべきプロセッサ番号に対応
する信号を出力する。リセット分配部５７はこの信号に
基づきリセットすべきプロセッサに接続されているシス
テムコントローラに対してリセット信号を出力する。

【００４４】次に、図１に示すマルチプロセッサシステ
ムの動作について説明する。

【００４５】図４も参照して、まずプロセッサ１₁〜１
_nは、起動時に各々ローカルバス２０を介してＲＯＭ５
からイニシャルテスト用プログラムを読み込み、イニシ
ャルテストを実行する（ステップＳ１）。この際、いず
れかのプロセッサでエラーが検出されると（ステップＳ
２）、当該プロセッサがマルチプロセッサバス３０に対
してアクセスを行うことを禁止する。即ち、故障プロセ
ッサをシステムから切り離す（ステップＳ３）。

【００４６】それ以外の正常なプロセッサは、マルチプ
ロセッサバス３０下のメモリ及びＩ／Ｏにアクセスして
マルチプロセッサ動作が可能なシステム構成を構築する
（ステップＳ４）。その後、再度マルチプロセッサバス
３０下のメモリ及びＩ／Ｏにアクセスして、アプリケー
ションプログラムを実行する（ステップＳ５）。エラー
が無ければ、プロセッサ１₁〜１_nは全てシステム構成
に参加可能となる。

【００４７】これ以後、システムに障害が発生しなけれ
ば、運用は継続され、所定の運用が完了する（ステップ
Ｓ６）までシステムが停止することは無い。

【００４８】プロセッサ故障が発生した場合は、その故
障プロセッサがマルチプロセッサバス３０に対してアク
セスを行うことを禁止する。即ち、故障プロセッサをシ
ステムから切り離す（ステップＳ７）。そして、それ以
外のプロセッサでシステムを再構成する（ステップＳ
８）。その後、アプリケーションプログラムを実行して
運用を再開する。

【００４９】イニシャルテストエラーでシステムから切
り離されたプロセッサ及びシステム運用中にプロセッサ
故障が発生してシステムから切り離されたプロセッサ
は、システム運用中に随時故障診断がされる（ステップ
Ｓ９）。

【００５０】イニシャルテスト中及びシステム運用中に
プロセッサ故障が検出されると、システムコントローラ
は内部レジスタに所定の値を設定する。これによって、
故障プロセッサがマルチプロセッサバス３０に対してア
クセスすることを禁止して、障害が他のプロセッサに及
ばないようにする。この場合でも、ローカルバス２０に
対するアクセスは可能にしておく。そして、故障プロセ
ッサはローカルバス２０を介して自らに付与されたＩＤ
番号を診断モードリセット回路４の表示部５４に設定
し、ＳＩＯ７に対して故障原因に関する情報を出力す
る。

【００５１】故障診断を実施する際には、まず、診断モ
ードリセット回路４のスイッチ５５のスイッチ入力を行
う。スイッチ入力のトリガによって、診断モードリセッ
ト回路４に保持されているプロセッサ番号に対してリセ
ット信号が出力される。このリセット信号を受けたシス
テムコントローラは確かに自らが接続されるプロセッサ
が故障して、プロセッサを停止させている場合について
のみ、このプロセッサに対してリセット信号を出力し、
プロセッサを再起動する。

【００５２】この状態で再起動されたプロセッサが、シ
ステムコントローラにアクセスした時点で、故障診断モ
ードで起動されたことが認識できるので、システムコン
トローラはＲＯＭ５からイニシャルテスト用プログラム
ではなく、故障診断用プログラムを読み込み実行する。

【００５３】ここで、例えば、システム運用中にプロセ
ッサ１₂が故障した場合の動作を考えてみる。システム
コントローラ２₂は、プロセッサ１₂の障害を検出する
と、まず、システムコントローラ２₂のシステム制御部
４２内部に存在する制御レジスタに所定の値を設定し
て、プロセッサ１₂がマルチプロセッサバス３０に対し
てアクセスすることを禁止する。

【００５４】次に、プロセッサ１₂はローカルバス２０
を介して、診断モードリセット回路４にアクセスして、
自らのＩＤ番号（この場合は「２」）を通知する。診断
モードリセット回路４の表示部５４の例えば７ｓｅｇ．
ＬＥＤにこの値が表示される。

【００５５】さらに、プロセッサ１₂は、障害検出時に
入手できたエラー情報をＳＩＯ７から外部に出力後、停
止するか又はアイドル状態になる。このエラー情報から
故障内容を推測することは可能であるが、再確認及びよ
り正確な情報を収集するために故障診断を実行すること
になる。

【００５６】故障診断実行者は、まず、診断モードリセ
ット回路４のスイッチ５５のスイッチ入力を行う。制御
部５３は、エラー表示を行っている場合は、スイッチイ
ンタフェース５６に対して、このスイッチ入力をリセッ
ト分配部５７に伝えることを許可しているので、リセッ
ト分配部５７はシステムコントローラ２₂に対してリセ
ット信号を出力する。

【００５７】システムコントローラ２₂は、プロセッサ
１₂の故障を検出しているので、診断モードリセット・
インタフェース４５にこのリセット信号を入力すると、
プロセッサ・インタフェース４１を通じてプロセッサ１
₂にリセット信号を出力する。これによって、プロセッ
サ１₂は再起動される。

【００５８】プロセッサ１₂は、まず、ローカルバス２
０下のＲＯＭ５からプログラムを読み込み実行するが、
この場合、診断モードで再起動されたことが認識できる
ので、診断プログラムを実行する。これによって、他の
プロセッサがマルチプロセッサバス３０を介して通常の
運用を継続中にプロセッサ１₂はローカルバス２０を介
して故障診断が実行可能となる。

【００５９】次に、本発明の第２の例について図面を参
照して詳細に説明する。

【００６０】図５を参照して、この例では、システムコ
ントローラ２₁にはローカルバス２１が接続され、シス
テムコントローラ２₂にはローカルバス２２が接続さ
れ、システムコントローラ２_nにはローカルバス２ｎが
接続されている。つまり、図示の例では、一つのシステ
ムコントローラに対して一つのローカルバスが接続され
る。即ち、ローカルバス２１〜２ｎは、図１に示すロー
カルバス２０とは異なり、マルチプロセッサ・アクセス
を許容しない。

【００６１】ローカルバス２１下には、リセット回路１
１、ＲＯＭ／ＲＡＭ１２、及びＳＩＯ７が接続される
（つまり、ローカルバス下構成回路６０はリセット回路
１１、ＲＯＭ／ＲＡＭ１２、及びＳＩＯ７を備えてい
る）。リセット回路１１は、図１に示す診断モードリセ
ット回路４とは異なり、全てのプロセッサに対する制御
を一元的には管理せず、エラー表示もリセット信号出力
も自らが接続されるシステムコントローラに関してのみ
行う。ＲＯＭ／ＲＡＭ１２は図１はＲＯＭ５とＲＡＭ６
とを合わせたものである。なお、ローカルバス下構成回
路６１乃至６ｎは、ローカルバス下構成回路６０と同様
の構成を備えている。

【００６２】図示の例では、図１で説明した効果の他
に、図１に示す診断モードリセット回路と比較して、リ
セット回路が簡略化できるばかりでなくリセット回路の
故障がリセットシステム全体に影響を及ぼさない。

【００６３】

【発明の効果】以上説明したように、本発明では、他の
正常なプロセッサが通常の運用を継続中に故障したプロ
セッサの自己診断を実行できるから、プロセッサの故障
原因探究時間の短縮が図れるという効果がある。

【００６４】さらに、本発明では、故障したプロセッサ
を診断目的で物理的に切り離す際、システムを停止する
必要がなく、このため、システム停止時間の短縮を図れ
るという効果がある。

【００６５】また、本発明では、故障の検出されたプロ
セッサに対してのみリセット信号を出力する制御を行う
ようにしたから、故障プロセッサの診断モードでの再起
動が容易になるという効果がある。

【００６６】加えて、本発明では、ローカルバスがマル
チプロセッサ・アクセスを許容して全てのプロセッサに
対する診断モードリセット制御を一箇所で集中的に行う
ようにしたから、複雑なリセット制御を行う割にはシス
テムの小型化が図れるという効果がある。

【図面の簡単な説明】

【図１】本発明によるプロセッサ故障診断方式の第１の
例を説明するためのブロック図である。

【図２】図１に示すシステムコントローラを詳細に示す
ブロック図である。

【図３】図１に示す診断モードリセット回路を詳細にに
示すブロック図である。

【図４】図１に示すシステムの動作を説明するためのフ
ローチャートである。

【図５】本発明によるプロセッサ故障診断方式の第２の
例を説明するためのブロック図である。

【図６】従来のプロセッサ故障診断方式の一例を示すブ
ロック図である。

【図７】従来のプロセッサ故障診断方式の他の例を示す
ブロック図である。

【図８】従来のプロセッサ故障診断方式のさらに他の例
を示すブロック図である。

【符号の説明】

１₁，１₂，１₃，…，１_n プロセッサ２₁，２₂，２₃，…，２_n システムコントローラ３アービタ４診断モードリセット回路５ＲＯＭ６ＲＡＭ７ＳＩＯ８メモリコントローラ９Ｉ／Ｏコントローラ１０メモリ１１リセット回路１２ＲＯＭ／ＲＡＭ２０ローカルバス３０マルチプロセッサバス４０Ｉ／Ｏバス４１プロセッサ・インタフェース４２システム制御部４３マルチプロセッサバス・インタフェース４４ローカルバス・インタフェース４５診断モードリセット・インタフェース５１ローカルバス・インタフェース５２デコーダ５３制御部５４表示部５５スイッチ５６スイッチ・インタフェース５７リセット分配部１０１共通バス１０３トレース装置１０４トレースメモリ１０５トレース制御部１０６トレースタイマ１０７メモリ１０８トレースインタフェース１０９共通バスデータ入力部１１０ローカルバスデータ入力部１１１プロセッサ１１２ホストインタフェース１１３，１１４バッファ回路１１５プロセッサ１１７バスインタフェース１１８メモリ１１９トレースインタフェース１２０ローカルバス１３１，１３２，１３３プロセッサモジュール１３４ホストコンピュータ２０１マイクロプログラム制御記憶装置（ＷＣＳ）２０２自己診断用マイクロプログラム記憶装置（ＤＭ
Ｅ）２０３ネクストアドレスレジスタ（ＡＤＲ）２０４データレジスタ（ＤＴＲ）２０５マルチプレクサ（ＭＰＸ）２０６期待値レジスタ（ＤＲＲ）２０７比較解析回路（ＣＭＰ）２０８結果保持レジスタ（ＲＳＲ）２０９データ処理装置（ＤＴＰ）２１０モード切換回路（ＭＤＳ）２１１マイクロプログラム制御装置（ＭＰＣ）２１２バスインタフェース回路（ＢＩＦ）３０１₁〜３０１_n プロセッサ３０２システム制御プロセッサ３０３システムバス３０４₁〜３０４_n コントロールバス３１１システムバスインタフェース３１２コントロールレジスタ３１３ステータスレジスタ３１４，３２３ＣＰＵ３１５自己診断プログラム３１６，３２５内部バス３２１コントロールインタフェース３２２システムバスインタフェース３２４監視プログラム１１００プロセッサ間インタフェースバス（ＢＵＳ）１１０１中央処理装置（ＣＰＵ）１１０２付加処理装置（ＡＤＰ）１１０３，１１０４周辺制御装置（ＰＣＬ）

Claims

【特許請求の範囲】

【請求項１】複数のプロセッサを備えるマルチプロセ
ッサシステムにおいて、前記プロセッサに故障が発生す
ると当該故障プロセッサをシステムから切り離す切離手
段と、前記システムの運用は継続しつつ前記故障プロセ
ッサの自己診断を実行する実行手段とを有することを特
徴とするプロセッサの故障診断方式。
【請求項２】請求項１に記載されたプロセッサの故障
診断方式において、前記複数のプロセッサはそれぞれロ
ーカルバス及びマルチプロセッサバスに接続されてお
り、前記実行手段は前記故障プロセッサの自己診断を行
う際前記ローカルバスを用いて前記自己診断制御を行う
ようにしたことを特徴とするプロセッサの故障診断方
式。
【請求項３】複数のプロセッサを備えるマルチプロセ
ッサシステムにおいて、前記複数のプロセッサはそれぞ
れシステムコントローラを介してローカルバス及びマル
チプロセッサバスに接続されており、前記ローカルバス
には前記プロセッサに故障が発生すると当該故障プロセ
ッサを診断モードで再起動するリセット制御回路と、自
己診断プログラムが記憶されるメモリとが接続されてお
り、前記故障プロセッサは診断モードで再起動されると
前記自己診断プログラムを読み込んで自己診断を実行す
るようにしたことを特徴とするプロセッサの故障診断方
式。
【請求項４】請求項３に記載されたプロセッサの故障
診断方式において、前記リセット制御回路は、前記故障
プロセッサの番号を表示して、スイッチ入力に応じて前
記故障プロセッサにリセット信号を出力することを特徴
とするプロセッサの故障診断方式。
【請求項５】請求項４に記載されたプロセッサの故障
診断方式において、前記システムコントローラはプロセ
ッサの故障を検出すると当該故障プロセッサの前記マル
チプロセッサバスへのアクセスを禁止して、前記リセッ
ト制御回路から前記リセット信号を受けた際前記故障プ
ロセッサに前記リセット信号を出力するようにしたこと
を特徴とするプロセッサの故障診断方式。
【請求項６】請求項４又は５に記載されたプロセッサ
の故障診断方式において、前記ローカルバスには前記故
障プロセッサからエラー情報を受けて該エラー情報を外
部に出力する通信回線コントローラが接続されているこ
とを特徴とするプロセッサの故障診断方式。
【請求項７】請求項６に記載されたプロセッサの故障
診断方式において、前記通信回線コントローラは前記故
障プロセッサによる診断結果を受け該診断結果を外部に
出力するようにしたことを特徴とするプロセッサの故障
診断方式。
【請求項８】複数のプロセッサを備えるマルチプロセ
ッサシステムにおいて、前記複数のプロセッサはそれぞ
れローカルバス及びマルチプロセッサバスに接続されて
おり、前記プロセッサの障害を検出すると当該故障プロ
セッサの前記マルチプロセッサバスに対するアクセスす
ることを禁止するシステムコントローラと、前記ローカ
ルバスに接続され前記故障プロセッサからのＩＤ番号を
受け該ＩＤ番号を表示するとともにスイッチ入力に応じ
て前記システムコントローラにリセット信号を与える診
断モードリセット回路とを有し、前記システムコントロ
ーラは前記リセット信号に応答して前記故障プロセッサ
をリセットして診断モードで前記故障プロセッサを再起
動プロセッサとして再起動させ、該再起動プロセッサは
診断プログラムに応じて自己診断を行うようにしたこと
を特徴とするプロセッサの故障診断方式。
【請求項９】請求項８に記載されたプロセッサの故障
診断方式において、前記診断プログラムは前記ローカル
バスに接続されたメモリに格納されており、前記再起動
プロセッサは前記メモリから前記診断プログラムを読み
込むようにしたことを特徴とするにプロセッサの故障診
断方式。
【請求項１０】請求項８又は９に記載されたプロセッ
サの故障診断方式において、前記ローカルバスには外部
との通信を行う通信回線コントローラが接続されてお
り、前記故障プロセッサはエラー情報を通信回線コント
ローラに出力するようにしたことを特徴とするプロセッ
サの故障診断方式。
【請求項１１】複数のプロセッサを備えるマルチプロ
セッサシステムにおいて、前記複数のプロセッサはそれ
ぞれマルチプロセッサバスに接続されており、前記複数
のプロセッサ毎にローカルバスが備えられ、前記複数の
プロセッサ毎に備えられ前記ローカルバスとを接続制御
するとともに前記プロセッサの障害を検出すると当該故
障プロセッサの前記マルチプロセッサバスに対するアク
セスすることを禁止するシステムコントローラと、前記
ローカルバス毎に備えられて前記ローカルバスに接続さ
れ前記故障プロセッサからのＩＤ番号を受け該ＩＤ番号
を表示するとともにスイッチ入力に応じて前記システム
コントローラにリセット信号を与える診断モードリセッ
ト回路と、前記ローカルバス毎に備えられ診断プログラ
ムが格納されたメモリとを備え、前記システムコントロ
ーラは前記リセット信号に応答して前記故障プロセッサ
をリセットして診断モードで前記故障プロセッサを再起
動プロセッサとして再起動させ、該再起動プロセッサは
前記メモリから前記診断プログラムを読出して該診断プ
ログラムに応じて自己診断を行うようにしたことを特徴
とするプロセッサの故障診断方式。