JPH10247380A - 高速および高密度システム用のメモリ・モジュール - Google Patents

Abstract

(57)【要約】 【課題】 高性能のシステムが必要とする高い帯域幅で
しかも低い物理的レイテンシでデータを供給するメモリ
・モジュールを提供する。 【解決手段】 メモリ・モジュール１０に、外側シール
ド１２とボード１４と複数のメモリ・デバイス１６とイ
ンターフェース接続部２２と第１および第２のインター
フェース・ドライバ１８, ２０とを設ける。ボード１４
はメモリ・デバイス１６との間で情報を通信し、インタ
ーフェース接続部２２はメモリ・モジュール１０との間
で情報を通信する。第１のインターフェース・ドライバ
１８はインターフェース接続部２２からの情報をボード
１４に通信し、第２のインターフェース・ドライバ２０
はボード１４からの情報をインターフェース接続部２２
に通信する。電力分配ストリップ２４を設けて、電力を
ボード１４に供給する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般的には、電子
システムの分野に関し、特に、高速および高密度のシス
テム用のメモリ・モジュールに関するものである。

【０００２】

【従来の技術】コンピュータおよびその他の電子システ
ムは、システム・メモリに対しますます大きな要求をも
っている。このことは、高性能のプロセッサおよび並列
処理システム・アーキテクチャには特に当てはまる。電
子システムは、それらのプロセッサおよびソフトウェア
・アプリケーションをサポートするために、数ギガバイ
トを超えるメイン・メモリ（例えば、ＤＲＡＭメモリ）
を備えることが予期されている。このようなシステムに
その要求されているメモリ空間を設けることは、アドレ
ス指定速度、密度、電力消費、電力分配、相互接続、イ
ンターフェースおよび物理的空間に関する問題を生み出
す。大きなメモリ空間により発生する問題に対処するあ
る従来の方法には、ＲＡＭＢＵＳがあり、これは多くの
数のメモリ・デバイス間の通信を提供する単一バス・ア
ーキテクチャである。しかし、このＲＡＭＢＵＳ法は、
帯域幅が制限され、また高いオーバーヘッドをもってい
て、これにより、ＲＡＭＢＵＳがそのピークの利用可能
なバスデータ転送レートを使うことをできなくしてい
る。

【０００３】

【発明が解決しようとする課題】本発明によれば、高速
および高密度のシステム用のメモリ・モジュールを提供
し、これは、従来技術のメモリ・モジュールの問題およ
び欠点を低減あるいは取り除くものである。

【０００４】

【課題を解決するための手段】本発明の一実施例によれ
ば、メモリ・モジュールを設け、このメモリ・モジュー
ルは、その外側周囲を形成する外側シールドを有する。
ボードを外側シールドの内側に配置しかつ前記外側シー
ルドと同延(coextensive）として、前記メモリ・モジュ
ールの外側部分と内側部分を定める。前記ボードには複
数のメモリ・デバイスを接続し、かつこれらを前記外側
シールドと前記ボードとの間の前記外側部分内に配置す
る。前記ボードは、前記メモリ・デバイスとの間で情報
を通信するように動作可能である。前記内側部分内には
インターフェース接続部を配置し、これは、前記メモリ
・モジュールとの間で情報を通信するよう動作可能であ
る。前記インターフェース接続部と前記ボードとの間に
は第１のインターフェース・ドライバを接続して、前記
インターフェース接続部からの情報を前記ボードに通信
する。前記インターフェース接続部と前記ボードとの間
には第２のインターフェース・ドライバを接続して、前
記ボードからの情報を前記インターフェース接続部に通
信する。電力分配ストリップを前記内側部分内に配置
し、前記ボードに接続して電力を前記ボードに供給す
る。本発明の１つの側面によれば、複数の前記メモリ・
モジュールは互いにスタックされてメモリ・タワーを形
成することができる。

【０００５】本発明の技術的利点は、高性能のシステム
が必要とする高い帯域幅でしかも低い物理的レイテンシ
(latency) でデータを供給するメモリ・モジュール・サ
ブシステムを提供できることである。

【０００６】

【発明の実施の形態】本発明のより完全な理解並びにそ
の利点については、添付図面と共に以下の説明を参照す
ることにより得られる。尚、図面においては、同じ参照
符号で同じ要素を示す。図１は、本発明の教示内容によ
り構成された、全体を符号１０で示すメモリ・モジュー
ルの一実施例のブロック図である。メモリ・モジュール
１０は、外側シールド１２とフレックス・ボード１４と
を備え、これらは複数のメモリ・デバイス１６の容器を
形成している。外側シールド１２はまた、冷却容器の境
界を形成しており、この冷却容器内において空気または
液体をメモリ・デバイス１６の間に通す。図示のよう
に、複数のメモリ・デバイス１６はフレックス・ボード
１４に接続されており、このフレックス・ボード１４は
さらにインターフェース（Ｉ／Ｆ）ドライバ１８および
インターフェース・ドライバ２０に接続されている。イ
ンターフェース・ドライバ１８とインターフェース・ド
ライバ２０とはインターフェース接続部２２に接続され
ている。本発明の一実施例においては、インターフェー
ス接続部２２は、メモリ・モジュール１０との間で情報
を運ぶための光ファイバを含む。インターフェース・ド
ライバ１８は、インターフェース接続部２２からの情報
をフレックス・ボード１４へそして適当なメモリ・デバ
イス１６へ通信するように動作する。逆に、インターフ
ェース・ドライバ２０は、メモリ・デバイス１６からの
情報をフレックス・ボード１４へそしてインターフェー
ス接続部２２へと通信するように動作する。メモリ・モ
ジュール１０はさらに、電力をフレックス・ボード１４
に供給する電力分配ストリップ２４を含む。

【０００７】動作において、メモリ・モジュール１０
は、フレックス・ボード１４とインターフェース・ドラ
イバ１８とインターフェース・ドライバ２０とインター
フェース接続部２２とを介してメモリ・デバイス１６へ
のインターフェースを提供する。高い動作速度において
は、種々のメモリ・デバイスへの信号およびクロックの
分配には、位相ロック・ループまたはその他の適当な同
期法を利用することができる。

【０００８】一般的には、本発明では、フレキシブルな
光ケーブルを用いてインターフェース・ドライバの周囲
にＳＤＲＡＭのようなメモリ・デバイスを搭載する。１
００ＭＨｚでは、各メモリ・デバイス間のベース・シフ
トはおよそ４００ピコ秒以下とすることができ、そのた
め、クロックまたはデータシフトに対するニーズは存在
しない。５００ＭＨｚの速度では、位相ロック・ループ
のクロック分配が使用できる。例えば、データはインタ
ーフェース・ドライバで多重化できる。このとき、例え
ばスモール・コンピュータ・インターフェース（ＳＣ
Ｉ）スタンダードにより指定された光インターフェース
にガリウム砒素（GaAs) レーザ・ドライブを使用する
と、データを１つのメモリ・モジュールから次のものへ
と単一方向インターフェースで渡すことができる。この
メモリ・モジュール内の各メモリ・デバイスの場所は、
複数のメモリ・デバイスを単一のインターフェース・ド
ライバの周りに置くことを可能にすることができる。次
に、このメモリ・モジュールは、三次元パッケージング
・コンセプトと同様、図４に示すように、タワー内にス
タックすることができる。これらスタックは、多数のメ
モリ・モジュールの深さ（memory module deep) のもの
とできる。これらメモリ・モジュールは、例えば、端と
端をつないで装着することができ、その際、タワー内の
最後のメモリ・モジュールは終端器（terminator）をも
つ。ここで、終端器は、単に、それらメモリ・モジュー
ルを通過する第２のファイバを通るように光経路を向け
直す。上述したように、メモリ・モジュールには、電力
消費表面の一部としても作用するメモリ・モジュールの
内側に沿ってラミネート形のフラットな電力バスをもた
せることができる。これらメモリ・タワーはまた、強制
の空冷または液冷を容易にするようにように囲うことが
できる。これらのメモリ・タワーは、単一のあるいは別
個のコントーラで、互いに直列にあるいは並列に結合す
るようにできる。本発明のこれらメモリ・モジュール
は、速度、密度、電力消費、電力分配、相互接続、イン
ターフェースおよび物理的空間に関する問題の対処にお
いて、利点を提供する。

【０００９】図２は、本発明の教示内容にしたがって構
成された、全体を符号２６で示すメモリ・モジュールの
別の実施例のブロック図である。図示のように、メモリ
・モジュール２６は図１のものと類似していて、外側シ
ールド１２、フレックス・ボード１４および複数のメモ
リ・デバイス１６を備えている。メモリ・モジュール２
６はまた、インターフェース・ドライバ１８、インター
フェース・ドライバ２０およびインターフェース接続部
２２を備えている。加えて、メモリ・モジュール２６
は、電力分配ストリップ２４を含んでいる。これら部分
は、図１の実施例と同じ方法でメモリ・デバイス１６に
対するアクセスを提供するように動作する。図２のメモ
リ・モジュール２６と図１のメモリ・モジュール１０と
の違いは、メモリ・モジュール２６がより多くの数のメ
モリ・デバイス１６を有していることである。しかし、
メモリ・モジュールは、所望の用途に適切な様々な数の
メモリ・デバイス１６をもつように、本発明に従って構
成することができる。

【００１０】図３は、本発明の教示内容により構成され
た、全体を符号３０で示すメモリ・モジュールのさらに
別の実施例のブロック図である。メモリ・モジュール３
０は、矩形形状をもち、ある種の環境においては、図１
および図２に示した円形形状よりは低コストで生産する
ことができる。メモリ・モジュール３０は、外側シール
ド３２をもち、これは、部分的に、このメモリ・モジュ
ール３０のコーナーにおいて複数の冷却領域を定める。
ボード３６は、複数のメモリ・デバイス３８が接続され
る内側表面を定めている。上記の実施例と同様に、空気
またはその他の流体をメモリ・デバイス３８の間並びに
冷却領域３４に通して、この構造により熱を放散させる
ようにする。インターフェース・ドライバ４０とインタ
ーフェース・ドライバ４２とは、ボード３６に接続さ
れ、また、インターフェース接続部４４にも接続されて
いる。本発明の一実施例においては、インターフェース
接続部４４は、メモリ・モジュール３０との間で情報を
通信するための光ファイバを含む。インターフェース・
ドライバ４０は、インターフェース接続部４４からの情
報のボード３６へのまた適当なメモリ・デバイス３８へ
の通信を提供する。インターフェース・ドライバ４２
は、メモリ・デバイス３８およびメモリ・ボード３６か
らの情報のインターフェース接続部４４への通信を提供
する。メモリ・モジュール３０はさらに、ボード３６お
よびメモリ・デバイス３８へ電力を供給するための電力
分配ストリップ４６を備えている。

【００１１】図４Ａは、本発明の教示内容による、全体
を符号５０で示したメモリ・モジュールのメモリ・タワ
ー・アセンブリの一実施例のブロック図である。図４Ｂ
は、図４Ａの一部の拡大図である。メモリ・タワー・ア
センブリ５０は、スタックされかつ互いに接続された複
数の別個のメモリ・モジュール５２を備えている。各メ
モリ・モジュール５２は、光ファイバとの単一方向の内
部メモリ通信インターフェースを有するように構成され
ている。その光ファイバは、全てのメモリ・モジュール
５２に通されており、信号をメモリ・モジュール５２を
通して戻すことにより終端されている。メモリ・モジュ
ール５２は、メモリ・バスに沿ってコンピュータ・シス
テムの残りの部分と通信する。本発明のこのメモリ・タ
ワー・モジュール・アセンブリ５０により、比較的小さ
な物理的領域が大量のメイン・メモリを包含することを
可能とする。例えば、２２インチ×２２インチ×４イン
チ（約５６ｃｍ×約５６ｃｍ×約１０ｃｍ）の領域に、
５１２ギガバイトのメイン・メモリを含めることができ
る。

【００１２】以上、本発明について詳細に説明したが、
特許請求の範囲により定めた本発明の精神および範囲か
ら逸脱せずに、種々の変形、置換、変更が行えることは
理解されるべきである。

【００１３】以上の説明に関してさらに以下の項を開示
する。 （１） メモリ・モジュールであって、該メモリ・モジ
ュールの外側周囲を形成する外側シールドと、該外側シ
ールドの内側に配置された、該外側シールドと同延であ
りかつ前記メモリ・モジュールの外側部分および内側部
分を定めるボードと、該ボードに接続されかつ前記外側
シールドと前記ボードとの間の前記外側部分内に配置さ
れた複数のメモリ・デバイスであって、前記ボードが該
メモリ・デバイスとの間で情報を通信するように動作可
能である、前記複数のメモリ・デバイスと、前記内側部
分内に配置された、前記メモリ・モジュールとの間で情
報を通信するよう動作可能なインターフェース接続部
と、該インターフェース接続部と前記ボードとの間に接
続された、前記インターフェース接続部からの情報を前
記ボードに通信するよう動作可能な第１のインターフェ
ース・ドライバと、前記インターフェース接続部と前記
ボードとの間に接続された、前記ボードからの情報を前
記インターフェース接続部に通信するよう動作可能な第
２のインターフェース・ドライバと、前記内側部分内に
配置されかつ前記ボードに接続された電力を前記ボード
に供給するよう動作可能な電力分配ストリップと、を含
むメモリ・モジュール。

【００１４】（２） 前記インターフェース接続部は光
ファイバを含む、第１項記載のメモリ・モジュール。 （３） 前記外側シールドは形状が円筒状であり、前記
ボードは円筒形状をもつフレックス・ボードを含む、第
１項記載のメモリ・モジュール。 （４） 前記外側シールドと前記ボードとは形状が矩形
である、第１項記載のメモリ・モジュール。 （５） 前記インターフェース接続部は第２のメモリ・
モジュールに接続されてメモリ・タワーを形成する、第
１項記載のメモリ・モジュール。 （６） 前記メモリ・モジュールの前記外側部分中に空
気を循環させて前記メモリ・モジュールを冷却する、第
１項記載のメモリ・モジュール。 （７） 前記メモリ・モジュールの前記外側部分中に冷
却用流体を循環させて前記メモリ・モジュールを冷却す
る、第１項記載のメモリ・モジュール。 （８） 前記複数のメモリ・モジュールはＤＲＡＭモジ
ュールを含む、第１項記載のメモリ・モジュール。 （９） 前記複数のメモリ・モジュールはＳＤＲＡＭモ
ジュールを含む、第１項記載のメモリ・モジュール。

【００１５】（１０） メモリ・タワーであって、複数
の相互接続されたメモリ・モジュールであって、各メモ
リ・モジュールが、該メモリ・モジュールの外側周囲を
形成する外側シールドと、該外側シールドの内側に配置
された、該外側シールドと同延でありかつ前記メモリ・
モジュールの外側部分および内側部分を定めるボード
と、該ボードに接続されかつ前記外側シールドと前記ボ
ードとの間の前記外側部分内に配置された複数のメモリ
・デバイスであって、前記ボードが該メモリ・デバイス
との間で情報を通信するように動作可能である、前記複
数のメモリ・デバイスと、前記内側部分内に配置され
た、前記メモリ・モジュールとの間で情報を通信するよ
う動作可能なインターフェース接続部と、前記インター
フェース接続部と前記ボードとの間に接続された、前記
インターフェース接続部からの情報を前記ボードに通信
するよう動作可能な第１のインターフェース・ドライバ
と、前記インターフェース接続部と前記ボードとの間に
接続された、前記ボードからの情報を前記インターフェ
ース接続部に通信するよう動作可能な第２のインターフ
ェース・ドライバと、前記内側部分内に配置されかつ前
記ボードに接続された、電力を前記ボードに供給するよ
う動作可能な電力分配ストリップと、を含む前記のメモ
リ・モジュールと、隣接したメモリ・モジュールの前記
インターフェース接続部に接続された、トップのメモリ
・モジュールをそれ自身にループバックさせて前記メモ
リ・タワーのボトムからトップへそして次にトップから
ボトムへの単一方向である前記メモリ・タワーを通る通
信経路を形成する、各メモリ・モジュールのインターフ
ェース接続部と、を含むメモリ・タワー。 （１１） 各メモリ・モジュールの前記インターフェー
ス接続部は光ファイバを含む、第１０項記載のメモリ・
タワー。

【００１６】（１２） メモリ・モジュールを構成する
方法であって、外側シールドの内側に該外側シールドと
同延のボードを配置することによりメモリ・デバイス用
の容器を形成するステップであって、前記容器は内側部
分と外側部分とを有する、前記ステップと、複数のメモ
リ・デバイスを前記ボードに接続しかつ前記メモリ・デ
バイスを前記外側部分内に配置するステップであって、
前記ボードは前記メモリ・デバイスとの間で情報を通信
するように動作可能である、前記ステップと、前記内側
部分内にインターフェース接続部を配置するステップで
あって、前記インターフェース接続部は前記メモリ・モ
ジュールとの間で情報を通信するよう動作可能である、
前記ステップと、前記インターフェース接続部と前記ボ
ードとの間に第１のインターフェース・ドライバを接続
するステップであって、前記第１のインターフェース・
ドライバは前記インターフェース接続部からの情報を前
記ボードに通信するよう動作可能である、前記ステップ
と、前記インターフェース接続部と前記ボードとの間に
第２のインターフェース・ドライバを接続するステップ
であって、前記第２のインターフェース・ドライバは前
記ボードからの情報を前記インターフェース接続部に通
信するよう動作可能である、前記ステップと、前記内側
部分内に電力分配ストリップを配置するステップであっ
て、前記電力分配ストリップは前記ボードに接続されか
つ電力を前記ボードに供給するよう動作可能である、前
記ステップと、を含む方法。

【００１７】（１３） 前記インターフェース接続部は
光ファイバを含む、第１２項記載の方法。 （１４） 前記容器を形成するステップは、円筒形状で
前記外側シールドを形成するステップと、フレックス・
ボードから円筒形状で前記ボードを形成するステップと
を含む、第１２項記載の方法。 （１５） 前記容器を形成するステップは前記外側シー
ルドと前記ボードとを矩形形状で形成するステップを含
む、第１２項記載の方法。 （１６） 前記インターフェース接続部を第２のメモリ
・モジュールに接続してメモリ・タワーを形成するステ
ップをさらに含む、第１２項記載の方法。 （１７） 前記メモリ・モジュールの前記外側部分に空
気を循環させて前記メモリ・モジュールを冷却するステ
ップをさらに含む、第１２項記載の方法。 （１８） 前記メモリ・モジュールの前記外側部分に冷
却用流体を循環させて前記メモリ・モジュールを冷却す
るステップをさらに含む、第１２項記載の方法。 （１９） 前記複数のメモリ・モジュールはＤＲＡＭモ
ジュールを含む、第１２項記載の方法。 （２０） 前記複数のメモリ・モジュールはＳＤＲＡＭ
モジュールを含む、第１２項記載の方法。

【００１８】（２１） メモリ・モジュール１０を設
け、このメモリ・モジュール１０は、これの外側周囲を
形成する外側シールド１２を有する。ボード１４を外側
シールド１２の内側に配置しかつ外側シールド１２と同
延として、メモリ・モジュール１０の外側部分および内
側部分を定める。複数のメモリ・デバイス１６をボード
１４に接続しかつ外側シールド１２とボード１４との間
の外側部分内に配置する。ボード１４は、メモリ・デバ
イス１６との間で情報を通信するように動作可能であ
る。内側部分内にはインターフェース接続部２２を配置
し、これは、メモリ・モジュール１０との間で情報を通
信するよう動作可能である。インターフェース接続部と
ボードとの間には第１のインターフェース・ドライバ１
８を接続して、インターフェース接続部２２からの情報
をボード１４に通信する。インターフェース接続部２２
とボード１４との間には第２のインターフェース・ドラ
イバ２０を接続して、ボード１４からの情報をインター
フェース接続部２２に通信する。内側部分内に電力分配
ストリップ２４を配置しかつボード１４に接続して、電
力をボード１４に供給する。複数のメモリ・モジュール
１０は互いにスタックされてメモリ・タワー５０を形成
することができる。

【図面の簡単な説明】

【図１】本発明の教示内容により構成したメモリ・モジ
ュールの一実施例のブロック図。

【図２】本発明の教示内容により構成したメモリ・モジ
ュールの別の実施例のブロック図。

【図３】本発明の教示内容により構成したメモリ・モジ
ュールのさらに別の実施例のブロック図。

【図４】Ａは本発明の教示内容により構成した複数のメ
モリ・モジュールのタワー・アセンブリの実施例のブロ
ック図、ＢはＡの一部の拡大図。

【符号の説明】

１０，２６，３０，５２ メモリ・モジュール １２，３２ 外側シールド １４，３６ ボード １６，３８ メモリ・デバイス １８，２０，４０，４２ インターフェース・ドライバ ２２，４４ インターフェース接続部 ２４，４６ 電力分配ストリップ ５０ メモリ・タワー

Claims (2)

【特許請求の範囲】
1. 【請求項１】 メモリ・モジュールであって、 該メモリ・モジュールの外側周囲を形成する外側シール
   ドと、 該外側シールドの内側に配置された、該外側シールドと
   同延でありかつ前記メモリ・モジュールの外側部分およ
   び内側部分を定めるボードと、 該ボードに接続されかつ前記外側シールドと前記ボード
   との間の前記外側部分内に配置された複数のメモリ・デ
   バイスであって、前記ボードが該メモリ・デバイスとの
   間で情報を通信するように動作可能である、前記複数の
   メモリ・デバイスと、 前記内側部分内に配置された、前記メモリ・モジュール
   との間で情報を通信するよう動作可能なインターフェー
   ス接続部と、 該インターフェース接続部と前記ボードとの間に接続さ
   れた、前記インターフェース接続部からの情報を前記ボ
   ードに通信するよう動作可能な第１のインターフェース
   ・ドライバと、 前記インターフェース接続部と前記ボードとの間に接続
   された、前記ボードからの情報を前記インターフェース
   接続部に通信するよう動作可能な第２のインターフェー
   ス・ドライバと、 前記内側部分内に配置されかつ前記ボードに接続され
   た、電力を前記ボードに供給するよう動作可能な電力分
   配ストリップと、を含むメモリ・モジュール。
2. 【請求項２】 メモリ・モジュールを構成する方法であ
   って、 外側シールドの内側に該外側シールドと同延のボードを
   配置することによりメモリ・デバイス用の容器を形成す
   るステップであって、前記容器は内側部分と外側部分と
   を有する、前記ステップと、 複数のメモリ・デバイスを前記ボードに接続しかつ前記
   メモリ・デバイスを前記外側部分内に配置するステップ
   であって、前記ボードは前記メモリ・デバイスとの間で
   情報を通信するように動作可能である、前記ステップ
   と、 前記内側部分内にインターフェース接続部を配置するス
   テップであって、前記インターフェース接続部は前記メ
   モリ・モジュールとの間で情報を通信するよう動作可能
   である、前記ステップと、 前記インターフェース接続部と前記ボードとの間に第１
   のインターフェース・ドライバを接続するステップであ
   って、前記第１のインターフェース・ドライバは前記イ
   ンターフェース接続部からの情報を前記ボードに通信す
   るよう動作可能である、前記ステップと、 前記インターフェース接続部と前記ボードとの間に第２
   のインターフェース・ドライバを接続するステップであ
   って、前記第２のインターフェース・ドライバは前記ボ
   ードからの情報を前記インターフェース接続部に通信す
   るよう動作可能である、前記ステップと、 前記内側部分内に電力分配ストリップを配置するステッ
   プであって、前記電力分配ストリップは前記ボードに接
   続されかつ電力を前記ボードに供給するよう動作可能で
   ある、前記ステップと、を含む方法。