JPH10247601A - Ｎｔｃサーミスタ素子 - Google Patents
Ｎｔｃサーミスタ素子Info
- Publication number
- JPH10247601A JPH10247601A JP9049256A JP4925697A JPH10247601A JP H10247601 A JPH10247601 A JP H10247601A JP 9049256 A JP9049256 A JP 9049256A JP 4925697 A JP4925697 A JP 4925697A JP H10247601 A JPH10247601 A JP H10247601A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- thermistor element
- internal
- ntc thermistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors
- H01C1/142—Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors the terminals or tapping points being coated on the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Thermistors And Varistors (AREA)
- Details Of Resistors (AREA)
Abstract
(57)【要約】
【課題】 低抵抗であり、かつ抵抗値のばらつきの少な
いＮＴＣサーミスタ素子を得る。 【解決手段】 少なくとも１つの内部電極が、ギャップ
を隔てて同一平面上において対向配置された第１，第２
の対向電極３ａ，３ｂを有し、第１の対向電極３ａの少
なくとも一部がサーミスタ層を介して異なる高さ位置の
反対電位に接続される内部電極の第１の対向電極４ａに
厚み方向に重なり合うように構成されているサーミスタ
素体２を有し、サーミスタ素体２の両端面に外部電極
７，８が形成されているＮＴＣサーミスタ素子１。
いＮＴＣサーミスタ素子を得る。 【解決手段】 少なくとも１つの内部電極が、ギャップ
を隔てて同一平面上において対向配置された第１，第２
の対向電極３ａ，３ｂを有し、第１の対向電極３ａの少
なくとも一部がサーミスタ層を介して異なる高さ位置の
反対電位に接続される内部電極の第１の対向電極４ａに
厚み方向に重なり合うように構成されているサーミスタ
素体２を有し、サーミスタ素体２の両端面に外部電極
７，８が形成されているＮＴＣサーミスタ素子１。
Description
【０００１】
【発明の属する技術分野】本発明は、負の抵抗温度係数
を有するＮＴＣサーミスタ素子に関し、より詳細には、
サーミスタ素体内に複数の内部電極を配置してなるＮＴ
Ｃサーミスタ素子の改良に関する。
を有するＮＴＣサーミスタ素子に関し、より詳細には、
サーミスタ素体内に複数の内部電極を配置してなるＮＴ
Ｃサーミスタ素子の改良に関する。
【０００２】
【従来の技術】ＮＴＣサーミスタ素子は、雰囲気温度、
固体や液体等の温度を検出するため、あるいは温度によ
る回路や部品特性の変化を補償するために幅広く用いら
れている。
固体や液体等の温度を検出するため、あるいは温度によ
る回路や部品特性の変化を補償するために幅広く用いら
れている。
【０００３】従来、チップ型ＮＴＣサーミスタ素子とし
て、電極を同一平面上において対向配置してなる対向
型、並びに複数の内部電極をサーミスタ素体内において
積層してなる積層型のものが知られている（特願平２−
２５００５０号、特願昭６０−２７９９１３号など）。
これらのＮＴＣサーミスタ素子の構造を、図１１〜図１
３を参照して説明する。
て、電極を同一平面上において対向配置してなる対向
型、並びに複数の内部電極をサーミスタ素体内において
積層してなる積層型のものが知られている（特願平２−
２５００５０号、特願昭６０−２７９９１３号など）。
これらのＮＴＣサーミスタ素子の構造を、図１１〜図１
３を参照して説明する。
【０００４】図１１は、対向型の従来のＮＴＣサーミス
タ素子を示す断面図である。ＮＴＣサーミスタ素子６１
は、例えば酸化ニッケルや酸化コバルトなどの遷移金属
元素酸化物を複数種用いて得られた焼結体からなるサー
ミスタ素体６２を有する。サーミスタ素体６２内には、
ある高さ位置に、内部電極として対向電極６３，６４が
所定のギャップを隔てて対向配置されている。
タ素子を示す断面図である。ＮＴＣサーミスタ素子６１
は、例えば酸化ニッケルや酸化コバルトなどの遷移金属
元素酸化物を複数種用いて得られた焼結体からなるサー
ミスタ素体６２を有する。サーミスタ素体６２内には、
ある高さ位置に、内部電極として対向電極６３，６４が
所定のギャップを隔てて対向配置されている。
【０００５】サーミスタ素体６２の一方端面には外部電
極６５が、他方端面には外部電極６６が形成されてい
る。外部電極６５は対向電極６３に、外部電極６６は対
向電極６４に接続されている。このＮＴＣサーミスタ素
子６１では、対向電極６３，６４間のギャップにより抵
抗値が決定される。また、同一平面上に対向電極６３，
６４を形成すればよいため、サーミスタ素体６２を得る
際に用いられるグリーンシート上において正確に対向電
極６３，６４を形成すれば、抵抗値を高精度に制御する
ことができる。
極６５が、他方端面には外部電極６６が形成されてい
る。外部電極６５は対向電極６３に、外部電極６６は対
向電極６４に接続されている。このＮＴＣサーミスタ素
子６１では、対向電極６３，６４間のギャップにより抵
抗値が決定される。また、同一平面上に対向電極６３，
６４を形成すればよいため、サーミスタ素体６２を得る
際に用いられるグリーンシート上において正確に対向電
極６３，６４を形成すれば、抵抗値を高精度に制御する
ことができる。
【０００６】図１２は、従来の対向型ＮＴＣサーミスタ
素子の他の例を示す断面図である。ＮＴＣサーミスタ素
子６７では、サーミスタ素体６２内に、複数の内部電極
として、対向電極６３，６４に加えて、対向電極６８
ａ，６８ｂ〜７０ａ，７０ｂが形成されている。すなわ
ち、サーミスタ素体６２内において４つの高さ位置にお
いて、それぞれ、対向電極６３，６４〜７０ａ，７０ｂ
が形成されている。
素子の他の例を示す断面図である。ＮＴＣサーミスタ素
子６７では、サーミスタ素体６２内に、複数の内部電極
として、対向電極６３，６４に加えて、対向電極６８
ａ，６８ｂ〜７０ａ，７０ｂが形成されている。すなわ
ち、サーミスタ素体６２内において４つの高さ位置にお
いて、それぞれ、対向電極６３，６４〜７０ａ，７０ｂ
が形成されている。
【０００７】図１３は、従来の積層型ＮＴＣサーミスタ
素子を示す断面図である。ＮＴＣサーミスタ素子７１
は、サーミスタ素体７２内に、複数の内部電極７３〜７
５をサーミスタ層を介して重なり合うように配置した構
造を有する。内部電極７３，７５はサーミスタ素体７２
の一方端面に形成された外部電極７６に接続されてい
る。内部電極７４はサーミスタ素体７２の他方端面に形
成された外部電極７７に接続されている。
素子を示す断面図である。ＮＴＣサーミスタ素子７１
は、サーミスタ素体７２内に、複数の内部電極７３〜７
５をサーミスタ層を介して重なり合うように配置した構
造を有する。内部電極７３，７５はサーミスタ素体７２
の一方端面に形成された外部電極７６に接続されてい
る。内部電極７４はサーミスタ素体７２の他方端面に形
成された外部電極７７に接続されている。
【０００８】ＮＴＣサーミスタ素子７１では、内部電極
７３，７５と内部電極７４との間で抵抗値が決定され、
従って小さな抵抗値を有するＮＴＣサーミスタ素子７１
を提供することができる。
７３，７５と内部電極７４との間で抵抗値が決定され、
従って小さな抵抗値を有するＮＴＣサーミスタ素子７１
を提供することができる。
【０００９】
【発明が解決しようとする課題】従来の対向型ＮＴＣサ
ーミスタ素子６１，６７では、抵抗値を高精度にコント
ロールし得るものの、低抵抗化に限度があった。すなわ
ち、対向電極６３，６４間、あるいは対向電極６３，６
４〜７０ａ，７０ｂ間の上記ギャップの幅を小さくすれ
ば抵抗値を小さくし得るものの、ギャップの幅が小さく
なると短絡が生じ易くなる。従って、低抵抗化に限度が
あり、抵抗値が小さなＮＴＣサーミスタ素子を作製する
ことが困難であった。
ーミスタ素子６１，６７では、抵抗値を高精度にコント
ロールし得るものの、低抵抗化に限度があった。すなわ
ち、対向電極６３，６４間、あるいは対向電極６３，６
４〜７０ａ，７０ｂ間の上記ギャップの幅を小さくすれ
ば抵抗値を小さくし得るものの、ギャップの幅が小さく
なると短絡が生じ易くなる。従って、低抵抗化に限度が
あり、抵抗値が小さなＮＴＣサーミスタ素子を作製する
ことが困難であった。
【００１０】加えて、外部電極６５，６６のサーミスタ
素体６２の両端面を結ぶ方向に延びる寸法が、外部電極
６５，６６間の抵抗値が対向電極６３，６４〜７０ａ，
７０ｂと並列抵抗となることより、得られる抵抗値に少
なからず影響するという問題もあった。
素体６２の両端面を結ぶ方向に延びる寸法が、外部電極
６５，６６間の抵抗値が対向電極６３，６４〜７０ａ，
７０ｂと並列抵抗となることより、得られる抵抗値に少
なからず影響するという問題もあった。
【００１１】他方、積層型ＮＴＣサーミスタ素子７１で
は、内部電極７３〜７５の積層数を増大させることによ
り低抵抗化を果たすことができるものの、製造に際して
のグリーンシートの厚みばらつき及び内部電極７３〜７
５が形成されているグリーンシートの重ね合わせ精度な
どによって、抵抗値がばらつくという問題があった。従
って、低抵抗のＮＴＣサーミスタ素子を提供し得るもの
の、低抵抗化すればする程上記工程上の要因による抵抗
値のばらつきが問題となっていた。本発明の目的は、抵
抗値のばらつきが少なく、かつ低抵抗のＮＴＣサーミス
タ素子を提供することにある。
は、内部電極７３〜７５の積層数を増大させることによ
り低抵抗化を果たすことができるものの、製造に際して
のグリーンシートの厚みばらつき及び内部電極７３〜７
５が形成されているグリーンシートの重ね合わせ精度な
どによって、抵抗値がばらつくという問題があった。従
って、低抵抗のＮＴＣサーミスタ素子を提供し得るもの
の、低抵抗化すればする程上記工程上の要因による抵抗
値のばらつきが問題となっていた。本発明の目的は、抵
抗値のばらつきが少なく、かつ低抵抗のＮＴＣサーミス
タ素子を提供することにある。
【００１２】
【課題を解決するための手段】請求項１に記載の発明
は、ＮＴＣサーミスタ材料よりなるサーミスタ素体と、
前記サーミスタ素体内においてサーミスタ層を介して隔
てられて積層された複数の内部電極と、前記サーミスタ
素体の外表面に形成された第１，第２の外部電極とを備
えるＮＴＣサーミスタ素子において、少なくとも１つの
内部電極が、ギャップを隔てられて同一平面上で対向さ
れ、それぞれの一端が前記第１，第２の外部電極の各一
方に接続された第１，第２の対向電極を有し、前記第１
の対向電極の少なくとも一部が、サーミスタ層を介して
隔てられた異なる高さ位置の反対電位に接続される第１
の対向電極もしくは内部電極と厚み方向に重なるように
位置されていることを特徴とする、ＮＴＣサーミスタ素
子である。
は、ＮＴＣサーミスタ材料よりなるサーミスタ素体と、
前記サーミスタ素体内においてサーミスタ層を介して隔
てられて積層された複数の内部電極と、前記サーミスタ
素体の外表面に形成された第１，第２の外部電極とを備
えるＮＴＣサーミスタ素子において、少なくとも１つの
内部電極が、ギャップを隔てられて同一平面上で対向さ
れ、それぞれの一端が前記第１，第２の外部電極の各一
方に接続された第１，第２の対向電極を有し、前記第１
の対向電極の少なくとも一部が、サーミスタ層を介して
隔てられた異なる高さ位置の反対電位に接続される第１
の対向電極もしくは内部電極と厚み方向に重なるように
位置されていることを特徴とする、ＮＴＣサーミスタ素
子である。
【００１３】請求項１に記載の発明では、好ましくは、
請求項２に記載のように、第１，第２の対向電極からな
る内部電極が、複数層の内部電極のうち最上層と最下層
の一方または両方に配置されている。
請求項２に記載のように、第１，第２の対向電極からな
る内部電極が、複数層の内部電極のうち最上層と最下層
の一方または両方に配置されている。
【００１４】請求項１または２に記載の発明に係るＮＴ
Ｃサーミスタ素子では、好ましくは、請求項３に記載の
ように、全ての内部電極がギャップを隔てられて同一平
面上で対向された第１，第２の対向電極を有し、各第１
の対向電極の少なくとも一部がサーミスタ層を隔てられ
て異なる高さ位置の反対電位に接続される第１の対向電
極と厚み方向に重なり合うように位置されている。
Ｃサーミスタ素子では、好ましくは、請求項３に記載の
ように、全ての内部電極がギャップを隔てられて同一平
面上で対向された第１，第２の対向電極を有し、各第１
の対向電極の少なくとも一部がサーミスタ層を隔てられ
て異なる高さ位置の反対電位に接続される第１の対向電
極と厚み方向に重なり合うように位置されている。
【００１５】請求項４に記載の発明は、請求項１〜３の
何れかに記載の発明におけるＮＴＣサーミスタ素子にお
いて、第１の外部電極がサーミスタ素子の第１の端面
に、第２の外部電極がサーミスタ素子の第２の端面に形
成されており、第１または第２の外部電極に接続された
対向電極が、第２または第１の外部電極と厚み方向にお
いて重ならないように配置されていることを特徴とす
る。
何れかに記載の発明におけるＮＴＣサーミスタ素子にお
いて、第１の外部電極がサーミスタ素子の第１の端面
に、第２の外部電極がサーミスタ素子の第２の端面に形
成されており、第１または第２の外部電極に接続された
対向電極が、第２または第１の外部電極と厚み方向にお
いて重ならないように配置されていることを特徴とす
る。
【００１６】また、請求項５に記載の発明に係るＮＴＣ
サーミスタ素子は、請求項１〜４の何れかに記載のＮＴ
Ｃサーミスタ素子において、前記第１，第２の対向電極
を有する内部電極において、第１または第２の外部電極
と、第２または第１の外部電極に接続された内部電極と
の距離が、該内部電極の第１，第２の対向電極間の前記
ギャップの大きさよりも大きくされていることを特徴と
する。
サーミスタ素子は、請求項１〜４の何れかに記載のＮＴ
Ｃサーミスタ素子において、前記第１，第２の対向電極
を有する内部電極において、第１または第２の外部電極
と、第２または第１の外部電極に接続された内部電極と
の距離が、該内部電極の第１，第２の対向電極間の前記
ギャップの大きさよりも大きくされていることを特徴と
する。
【００１７】請求項６に記載の発明に係るＮＴＣサーミ
スタ素子は、請求項１〜５の何れかに記載のＮＴＣサー
ミスタ素子において、第１の対向電極の幅が、サーミス
タ素子を介して厚み方向に重なり合うように配置された
他の内部電極の幅と異ならされていることを特徴とす
る。
スタ素子は、請求項１〜５の何れかに記載のＮＴＣサー
ミスタ素子において、第１の対向電極の幅が、サーミス
タ素子を介して厚み方向に重なり合うように配置された
他の内部電極の幅と異ならされていることを特徴とす
る。
【００１８】
【発明の実施の形態】以下、図面を参照しつつ本発明の
非限定的な実施例を説明することにより、本発明を明ら
かにする。
非限定的な実施例を説明することにより、本発明を明ら
かにする。
【００１９】（第１の実施例）図１は、本発明の第１の
実施例に係るＮＴＣサーミスタ素子の断面図である。Ｎ
ＴＣサーミスタ素子１は、直方体状のサーミスタ素体２
を用いて構成されている。サーミスタ素体２は、例え
ば、ニッケル、コバルト、銅などの遷移金属元素の酸化
物を複数種用いて構成された焼結体である。サーミスタ
素体２は、後述の内部電極を上面に形成してなるセラミ
ックグリーンシート及び内部電極が形成されていないセ
ラミックグリーンシートを複数枚積層し、得られた積層
体を焼成することにより得られる。
実施例に係るＮＴＣサーミスタ素子の断面図である。Ｎ
ＴＣサーミスタ素子１は、直方体状のサーミスタ素体２
を用いて構成されている。サーミスタ素体２は、例え
ば、ニッケル、コバルト、銅などの遷移金属元素の酸化
物を複数種用いて構成された焼結体である。サーミスタ
素体２は、後述の内部電極を上面に形成してなるセラミ
ックグリーンシート及び内部電極が形成されていないセ
ラミックグリーンシートを複数枚積層し、得られた積層
体を焼成することにより得られる。
【００２０】サーミスタ素体２内には、第１，第２の対
向電極を同一平面上において所定のギャップを隔てて対
向配置してなる複数の内部電極が形成されている。すな
わち、ある高さ位置に、第１の対向電極３ａと、第２の
対向電極３ｂとからなる内部電極が形成されており、そ
の下方に、それぞれ、第１の対向電極４ａ，第２の対向
電極４ｂ、第１の対向電極５ａ，第２の対向電極５ｂ及
び第１の対向電極６ａ，第２の対向電極６ｂからなる各
内部電極が形成されている。
向電極を同一平面上において所定のギャップを隔てて対
向配置してなる複数の内部電極が形成されている。すな
わち、ある高さ位置に、第１の対向電極３ａと、第２の
対向電極３ｂとからなる内部電極が形成されており、そ
の下方に、それぞれ、第１の対向電極４ａ，第２の対向
電極４ｂ、第１の対向電極５ａ，第２の対向電極５ｂ及
び第１の対向電極６ａ，第２の対向電極６ｂからなる各
内部電極が形成されている。
【００２１】各内部電極においては、第１の対向電極３
ａ，４ａ，５ａ，６ａと、第２の対向電極３ｂ，４ｂ，
５ｂ，６ｂとが同一平面上においてギャップを隔てて対
向配置されている。従って、ギャップ寸法ｇ、すなわち
第１，第２の対向電極間の対向距離で決定される抵抗値
は、セラミックグリーンシート上に、例えば第１，第２
の対向電極３ａ，３ｂを導電ペーストの印刷により形成
すれば、高精度に保ち得る。
ａ，４ａ，５ａ，６ａと、第２の対向電極３ｂ，４ｂ，
５ｂ，６ｂとが同一平面上においてギャップを隔てて対
向配置されている。従って、ギャップ寸法ｇ、すなわち
第１，第２の対向電極間の対向距離で決定される抵抗値
は、セラミックグリーンシート上に、例えば第１，第２
の対向電極３ａ，３ｂを導電ペーストの印刷により形成
すれば、高精度に保ち得る。
【００２２】他方、第１の対向電極３ａは、セラミック
層２ａを隔てて厚み方向に隣接する内部電極の第１の対
向電極４ａと重なり合っている。同様に、第１の対向電
極４ａは、下方の第１の対向電極５ａにも重なり合って
いる。また、第１の対向電極５ａは、その下方の第１の
対向電極６ａにも重なり合っている。
層２ａを隔てて厚み方向に隣接する内部電極の第１の対
向電極４ａと重なり合っている。同様に、第１の対向電
極４ａは、下方の第１の対向電極５ａにも重なり合って
いる。また、第１の対向電極５ａは、その下方の第１の
対向電極６ａにも重なり合っている。
【００２３】上記のように、第１の対向電極３ａ〜６ａ
が部分的にセラミック層２ａ，２ｂ，２ｃを隔てて重な
り合わされているため、図１の記号Ｂで示す部分におい
ては、この対向電極３ａ〜６ａにおいて積層型サーミス
タ素子と同様にして抵抗が取り出される。
が部分的にセラミック層２ａ，２ｂ，２ｃを隔てて重な
り合わされているため、図１の記号Ｂで示す部分におい
ては、この対向電極３ａ〜６ａにおいて積層型サーミス
タ素子と同様にして抵抗が取り出される。
【００２４】よって、ＮＴＣサーミスタ素子１におい
て、低抵抗化を図る場合、第１の対向電極３ａ〜６ａの
積層数を増大させることにより、抵抗値を小さくするこ
とができる。また、上記のようにＡで示す対向型部分で
は、ギャップにより抵抗値が取り出されるが、このギャ
ップ寸法ｇは高精度に制御し得るため、抵抗値のばらつ
きを低減し得る。
て、低抵抗化を図る場合、第１の対向電極３ａ〜６ａの
積層数を増大させることにより、抵抗値を小さくするこ
とができる。また、上記のようにＡで示す対向型部分で
は、ギャップにより抵抗値が取り出されるが、このギャ
ップ寸法ｇは高精度に制御し得るため、抵抗値のばらつ
きを低減し得る。
【００２５】すなわち、従来の対向型ＮＴＣサーミスタ
素子の構造と、積層型ＮＴＣサーミスタ素子の構造とを
組み合わせることにより、抵抗値が小さく、かつ抵抗値
のばらつきの小さなＮＴＣサーミスタ素子１が提供され
得る。
素子の構造と、積層型ＮＴＣサーミスタ素子の構造とを
組み合わせることにより、抵抗値が小さく、かつ抵抗値
のばらつきの小さなＮＴＣサーミスタ素子１が提供され
得る。
【００２６】ＮＴＣサーミスタ素子１の製造に際して
は、ＮＴＣサーミスタとして機能するサーミスタ材料よ
りなる複数枚のセラミックグリーンシートを用意する。
これらのセラミックグリーンシートの一部を図２に斜視
図で示す。
は、ＮＴＣサーミスタとして機能するサーミスタ材料よ
りなる複数枚のセラミックグリーンシートを用意する。
これらのセラミックグリーンシートの一部を図２に斜視
図で示す。
【００２７】平面形状が矩形のセラミックグリーンシー
ト９ａの上面には、電極は印刷されていない。セラミッ
クグリーンシート９ｂ上には、第１の対向電極３ａ及び
第２の対向電極３ｂを形成するために、該対向電極３
ａ，３ｂに応じて例えばＡｇ−Ｐｄ粉末含有導電ペース
トが印刷されている。同様に、セラミックグリーンシー
ト９ｃ，９ｄ上には、第１の対向電極４ａ，５ａ及び第
２の対向電極４ｂ，５ｂが印刷されている。なお、図２
では図示していないが、図１に示した対向電極６ａ，６
ｂについても、同様のセラミックグリーンシート上に印
刷される。
ト９ａの上面には、電極は印刷されていない。セラミッ
クグリーンシート９ｂ上には、第１の対向電極３ａ及び
第２の対向電極３ｂを形成するために、該対向電極３
ａ，３ｂに応じて例えばＡｇ−Ｐｄ粉末含有導電ペース
トが印刷されている。同様に、セラミックグリーンシー
ト９ｃ，９ｄ上には、第１の対向電極４ａ，５ａ及び第
２の対向電極４ｂ，５ｂが印刷されている。なお、図２
では図示していないが、図１に示した対向電極６ａ，６
ｂについても、同様のセラミックグリーンシート上に印
刷される。
【００２８】次に、図３に示すように、複数枚のセラミ
ックグリーンシート９ａ，９ｂ，９ｃ，９ｄ……を積層
し、一体焼成することによりサーミスタ素体２を得る。
この場合、図２に示した内部電極の印刷されていないセ
ラミックグリーンシート９ａは、サーミスタ素体２の上
方及び下方において適宜の枚数用いられる。
ックグリーンシート９ａ，９ｂ，９ｃ，９ｄ……を積層
し、一体焼成することによりサーミスタ素体２を得る。
この場合、図２に示した内部電極の印刷されていないセ
ラミックグリーンシート９ａは、サーミスタ素体２の上
方及び下方において適宜の枚数用いられる。
【００２９】次に、図１のサーミスタ素体２の第１の端
面２ｄを覆うように第１の外部電極７を、第２の端面２
ｅを覆うように第２の外部電極８を形成する。外部電極
７，８の形成は、例えば、Ａｇのような導電性粉末含有
導電ペーストを塗布し、焼き付けることにより行われ
る。この場合、第１，第２の外部電極７，８は、サーミ
スタ素体２の端面２ｄ，２ｅだけでなく、端面２ｄ，２
ｅを結んでいる上面、下面及び両側面にも至るように形
成される。図１では、外部電極７，８の上面及び下面に
至っている部分が図示されている。この上面及び下面並
びに両側面に至っている部分を以下、外部電極の被り部
７ａ，８ａとする。
面２ｄを覆うように第１の外部電極７を、第２の端面２
ｅを覆うように第２の外部電極８を形成する。外部電極
７，８の形成は、例えば、Ａｇのような導電性粉末含有
導電ペーストを塗布し、焼き付けることにより行われ
る。この場合、第１，第２の外部電極７，８は、サーミ
スタ素体２の端面２ｄ，２ｅだけでなく、端面２ｄ，２
ｅを結んでいる上面、下面及び両側面にも至るように形
成される。図１では、外部電極７，８の上面及び下面に
至っている部分が図示されている。この上面及び下面並
びに両側面に至っている部分を以下、外部電極の被り部
７ａ，８ａとする。
【００３０】第１の対向電極３ａ，５ａ及び第２の対向
電極４ｂ，６ｂが第１の外部電極７に接続されており、
第１の対向電極４ａ，６ａ及び第２の対向電極３ｂ，５
ｂが第２の外部電極８に電気的に接続されている。
電極４ｂ，６ｂが第１の外部電極７に接続されており、
第１の対向電極４ａ，６ａ及び第２の対向電極３ｂ，５
ｂが第２の外部電極８に電気的に接続されている。
【００３１】なお、図２では、第１の対向電極３ａ，４
ａ，５ａは、全て等しい幅を有するように構成されてい
る。なお、ここで第１の対向電極の幅とは、サーミスタ
素体２の両端面２ｄ，２ｅを結ぶ方向と直交する方向の
第１の対向電極の寸法をいうものとする。
ａ，５ａは、全て等しい幅を有するように構成されてい
る。なお、ここで第１の対向電極の幅とは、サーミスタ
素体２の両端面２ｄ，２ｅを結ぶ方向と直交する方向の
第１の対向電極の寸法をいうものとする。
【００３２】これに対して、より好ましくは、サーミス
タ層を介して重なり合う第１の対向電極の幅を異ならせ
ることにより、得られる抵抗値のばらつきをより一層低
減することができる。すなわち、図４（ａ）及び（ｂ）
に示すように、第１の対向電極５ａの幅を、第１の対向
電極５ａとサーミスタ層を介して重なり合う第１の対向
電極６ａの幅よりも広くした場合、幅方向における積層
ずれに起因する抵抗値のばらつきを低減することができ
る。すなわち、積層や対向電極５ａ，６ａの印刷に際
し、幅方向に印刷ずれや積層ずれが生じた場合であって
も、第１の対向電極６ａが第１の対向電極５ａを下方に
投影した領域内に位置する限り、第１の対向電極５ａ，
６ａ間の重なり面積が変動しないため、上記印刷ずれや
積層ずれに起因する抵抗値のばらつきを防止することが
できる。
タ層を介して重なり合う第１の対向電極の幅を異ならせ
ることにより、得られる抵抗値のばらつきをより一層低
減することができる。すなわち、図４（ａ）及び（ｂ）
に示すように、第１の対向電極５ａの幅を、第１の対向
電極５ａとサーミスタ層を介して重なり合う第１の対向
電極６ａの幅よりも広くした場合、幅方向における積層
ずれに起因する抵抗値のばらつきを低減することができ
る。すなわち、積層や対向電極５ａ，６ａの印刷に際
し、幅方向に印刷ずれや積層ずれが生じた場合であって
も、第１の対向電極６ａが第１の対向電極５ａを下方に
投影した領域内に位置する限り、第１の対向電極５ａ，
６ａ間の重なり面積が変動しないため、上記印刷ずれや
積層ずれに起因する抵抗値のばらつきを防止することが
できる。
【００３３】また、図５（ａ）に示すように、第１，第
２の対向電極３ａ，３ｂの形成にあたり、セラミックグ
リーンシート９ｂの端縁に連なる部分において、セラミ
ックグリーンシートの全幅に至る接続部３ａ1 ，３ｂ1
を設けてもよい。このように、接続部３ａ1 ，３ｂ1 を
設けることにより、第１，第２の対向電極３ａ，３ｂの
外部電極７，８との電気的接続の信頼性を高め得る。し
かも、第１，第２の対向電極３ａ，３ｂの主要部分は、
セラミックグリーンシート９ｂよりも幅が狭くされてい
るため、耐湿性も高められる。
２の対向電極３ａ，３ｂの形成にあたり、セラミックグ
リーンシート９ｂの端縁に連なる部分において、セラミ
ックグリーンシートの全幅に至る接続部３ａ1 ，３ｂ1
を設けてもよい。このように、接続部３ａ1 ，３ｂ1 を
設けることにより、第１，第２の対向電極３ａ，３ｂの
外部電極７，８との電気的接続の信頼性を高め得る。し
かも、第１，第２の対向電極３ａ，３ｂの主要部分は、
セラミックグリーンシート９ｂよりも幅が狭くされてい
るため、耐湿性も高められる。
【００３４】さらに、図５（ｂ）に示すように、第１，
第２の対向電極３ａ，３ｂが、先端側に互いに間挿し合
う電極指３ａ2 ，３ｂ2 を有するくし歯状としてもよ
い。このように第１，第２の対向電極３ａ，３ｂをくし
歯状に対向させることにより、より一層低抵抗化を図り
得る。
第２の対向電極３ａ，３ｂが、先端側に互いに間挿し合
う電極指３ａ2 ，３ｂ2 を有するくし歯状としてもよ
い。このように第１，第２の対向電極３ａ，３ｂをくし
歯状に対向させることにより、より一層低抵抗化を図り
得る。
【００３５】次に、具体的な実験例に基づき、第１の実
施例のＮＴＣサーミスタ素子によれば、低抵抗化を図っ
た場合でも抵抗値のばらつきを低減し得ることを示す。
サーミスタ素体２を構成するために、Ｍｎ，Ｎｉ，Ｃｏ
の酸化物を主体とする複数枚のセラミックグリーンシー
トを用意し、その上面に第１，第２の対向電極３ａ，３
ｂ〜６ａ，６ｂをそれぞれ印刷してなるセラミックグリ
ーンシートを作製した。第１，第２の対向電極が印刷さ
れたセラミックグリーンシート９ａ〜９ｄ（図３）を積
層し、さらに対向電極を印刷していない適宜の枚数のセ
ラミックグリーンシート９ａを上下に積層した。
施例のＮＴＣサーミスタ素子によれば、低抵抗化を図っ
た場合でも抵抗値のばらつきを低減し得ることを示す。
サーミスタ素体２を構成するために、Ｍｎ，Ｎｉ，Ｃｏ
の酸化物を主体とする複数枚のセラミックグリーンシー
トを用意し、その上面に第１，第２の対向電極３ａ，３
ｂ〜６ａ，６ｂをそれぞれ印刷してなるセラミックグリ
ーンシートを作製した。第１，第２の対向電極が印刷さ
れたセラミックグリーンシート９ａ〜９ｄ（図３）を積
層し、さらに対向電極を印刷していない適宜の枚数のセ
ラミックグリーンシート９ａを上下に積層した。
【００３６】上記のようにして得られた積層体を焼成
し、得られたサーミスタ素体に、Ａｇよりなる電極を塗
布し、焼き付けることにより外部電極７，８を形成し
た。上記のようにして、第１の実施例のＮＴＣサーミス
タ素子を作製し、かつ第１，第２の対向電極からなる内
部電極の積層数を種々異ならせ、第１の実施例に従った
ＮＴＣサーミスタ素子を種々作製した。また、このよう
にして得られたＮＴＣサーミスタ素子の抵抗値及び抵抗
ばらつきを評価した。結果を下記の表１に示す。
し、得られたサーミスタ素体に、Ａｇよりなる電極を塗
布し、焼き付けることにより外部電極７，８を形成し
た。上記のようにして、第１の実施例のＮＴＣサーミス
タ素子を作製し、かつ第１，第２の対向電極からなる内
部電極の積層数を種々異ならせ、第１の実施例に従った
ＮＴＣサーミスタ素子を種々作製した。また、このよう
にして得られたＮＴＣサーミスタ素子の抵抗値及び抵抗
ばらつきを評価した。結果を下記の表１に示す。
【００３７】比較のために、上記実施例のＮＴＣサーミ
スタ素子と同じ材料を用い、かつ同寸法の従来の対向型
ＮＴＣサーミスタ素子６７及び積層型ＮＴＣサーミスタ
素子７１を作製した。この従来の対向型ＮＴＣサーミス
タ素子６７及び積層型ＮＴＣサーミスタ素子７１におい
ても、内部電極の積層数を変化させ、種々の枚数の内部
電極を有するものを作製し、かつ抵抗値及び抵抗ばらつ
きを評価した。結果を下記の表１に併せて示す。
スタ素子と同じ材料を用い、かつ同寸法の従来の対向型
ＮＴＣサーミスタ素子６７及び積層型ＮＴＣサーミスタ
素子７１を作製した。この従来の対向型ＮＴＣサーミス
タ素子６７及び積層型ＮＴＣサーミスタ素子７１におい
ても、内部電極の積層数を変化させ、種々の枚数の内部
電極を有するものを作製し、かつ抵抗値及び抵抗ばらつ
きを評価した。結果を下記の表１に併せて示す。
【００３８】
【表１】
【００３９】表１から明らかなように、対向型ＮＴＣサ
ーミスタ素子では、ギャップにより抵抗値が決定される
ため、抵抗ばらつきＲ3CV を小さくし得る。これに対し
て、積層型ＮＴＣサーミスタ素子では、内部電極の積層
ずれ、印刷ずれ及びマザーのセラミックグリーンシート
からの切断ずれ等の種々の要因により、抵抗ばらつきＲ
3CV が非常に大きいことがわかる。
ーミスタ素子では、ギャップにより抵抗値が決定される
ため、抵抗ばらつきＲ3CV を小さくし得る。これに対し
て、積層型ＮＴＣサーミスタ素子では、内部電極の積層
ずれ、印刷ずれ及びマザーのセラミックグリーンシート
からの切断ずれ等の種々の要因により、抵抗ばらつきＲ
3CV が非常に大きいことがわかる。
【００４０】また、表１から明らかなように、第１の実
施例に従って作製されたＮＴＣサーミスタ素子では、内
部電極の積層数が同一であれば、対向型ＮＴＣサーミス
タ素子に比べて抵抗値が非常に小さいＮＴＣサーミスタ
素子を提供し得ることがわかる。
施例に従って作製されたＮＴＣサーミスタ素子では、内
部電極の積層数が同一であれば、対向型ＮＴＣサーミス
タ素子に比べて抵抗値が非常に小さいＮＴＣサーミスタ
素子を提供し得ることがわかる。
【００４１】なお、対向型ＮＴＣサーミスタ素子では、
内部電極数を増大させることにより低抵抗化を図り得る
ものの、１ｋΩ以下と抵抗値を低めるには、かなりの数
の内部電極を積層しなければならず、従って厚み寸法が
増大することがわかる。
内部電極数を増大させることにより低抵抗化を図り得る
ものの、１ｋΩ以下と抵抗値を低めるには、かなりの数
の内部電極を積層しなければならず、従って厚み寸法が
増大することがわかる。
【００４２】また、第１の実施例に係るＮＴＣサーミス
タ素子において、第１，第２の対向電極からなる内部電
極の数を種々変化させて、抵抗値及び抵抗ばらつきＲ
3CV を測定した。結果を図６，図７に示す。
タ素子において、第１，第２の対向電極からなる内部電
極の数を種々変化させて、抵抗値及び抵抗ばらつきＲ
3CV を測定した。結果を図６，図７に示す。
【００４３】図６及び図７から明らかなように、内部電
極の枚数を増大させることにより、本発明によれば抵抗
値を著しく低下させ得ることがわかる。従って、用途に
応じて、第１，第２の対向電極を有する内部電極の数を
増減することにより、所望の抵抗値を有する、特に低抵
抗のＮＴＣサーミスタ素子を高精度に製造し得ることが
わかる。
極の枚数を増大させることにより、本発明によれば抵抗
値を著しく低下させ得ることがわかる。従って、用途に
応じて、第１，第２の対向電極を有する内部電極の数を
増減することにより、所望の抵抗値を有する、特に低抵
抗のＮＴＣサーミスタ素子を高精度に製造し得ることが
わかる。
【００４４】第１の実施例のＮＴＣサーミスタ素子１で
は、第１，第２の外部電極７，８の被り部７ａ，８ａ
が、好ましくは、下方電位に接続される対向電極と厚み
方向において重なり合わないように構成されており、そ
れによって抵抗値のばらつきがより一層低減される。こ
れを、図１及び図８を参照して、説明する。
は、第１，第２の外部電極７，８の被り部７ａ，８ａ
が、好ましくは、下方電位に接続される対向電極と厚み
方向において重なり合わないように構成されており、そ
れによって抵抗値のばらつきがより一層低減される。こ
れを、図１及び図８を参照して、説明する。
【００４５】ＮＴＣサーミスタ素子１において、第２の
外部電極８の被り部８ａは、図１に示すように、他方電
位に接続される第１の対向電極３ａと厚み方向において
重なり合わないように配置されている。この構造におい
て、被り部８ａの長さＬ、すなわち第２の外部電極８の
端面２ｅ上の外表面から被り部８ａの先端Ｐ1 までの距
離、並びに被り部８ａの先端と第１の対向電極３ａとの
水平方向距離を、下記の表２に示すように変化させ、抵
抗値Ｒ、抵抗のばらつきＲ3CV 及び抵抗変化率を評価し
た。なお抵抗変化率とは、上記重なり長さが−０．２ｍ
ｍである場合を基準とした値である。
外部電極８の被り部８ａは、図１に示すように、他方電
位に接続される第１の対向電極３ａと厚み方向において
重なり合わないように配置されている。この構造におい
て、被り部８ａの長さＬ、すなわち第２の外部電極８の
端面２ｅ上の外表面から被り部８ａの先端Ｐ1 までの距
離、並びに被り部８ａの先端と第１の対向電極３ａとの
水平方向距離を、下記の表２に示すように変化させ、抵
抗値Ｒ、抵抗のばらつきＲ3CV 及び抵抗変化率を評価し
た。なお抵抗変化率とは、上記重なり長さが−０．２ｍ
ｍである場合を基準とした値である。
【００４６】また、比較のために、図８に示すように、
被り部８ａが第１の対向電極３ａと厚み方向においてＸ
＝＋０．１ｍｍの長さで重なり合っているＮＴＣサーミ
スタ素子１１を作製し、同様に、抵抗値Ｒ、抵抗ばらつ
きＲ3CV を測定し、かつ抵抗変化率を評価した。結果を
表２に併せて示す。
被り部８ａが第１の対向電極３ａと厚み方向においてＸ
＝＋０．１ｍｍの長さで重なり合っているＮＴＣサーミ
スタ素子１１を作製し、同様に、抵抗値Ｒ、抵抗ばらつ
きＲ3CV を測定し、かつ抵抗変化率を評価した。結果を
表２に併せて示す。
【００４７】
【表２】
【００４８】表２から明らかなように、図８に示したＮ
ＴＣサーミスタ素子１１では、外部電極８の被り部８ａ
が、他方電位に接続される第１の対向電極３ａと厚み方
向において重なり合っているため、抵抗値が重なり合っ
ていない場合に比べて大きく変化することがわかる。言
い換えれば、外部電極８の被り部８ａが他方電位に接続
される対向電極３ａと厚み方向において重なり合ってい
る場合、該被り部８ａの長さ寸法がばらつくと抵抗値が
大きくばらつくことがわかる。
ＴＣサーミスタ素子１１では、外部電極８の被り部８ａ
が、他方電位に接続される第１の対向電極３ａと厚み方
向において重なり合っているため、抵抗値が重なり合っ
ていない場合に比べて大きく変化することがわかる。言
い換えれば、外部電極８の被り部８ａが他方電位に接続
される対向電極３ａと厚み方向において重なり合ってい
る場合、該被り部８ａの長さ寸法がばらつくと抵抗値が
大きくばらつくことがわかる。
【００４９】従って、好ましくは、上記のように、外部
電極８の被り部８ａを、他方電位に接続される対向電極
３ａと厚み方向において重なり合わないように配置する
ことにより、抵抗値Ｒ及び抵抗ばらつきＲ3CV をより一
層低減し得ることがわかる。
電極８の被り部８ａを、他方電位に接続される対向電極
３ａと厚み方向において重なり合わないように配置する
ことにより、抵抗値Ｒ及び抵抗ばらつきＲ3CV をより一
層低減し得ることがわかる。
【００５０】また、第１の実施例のＮＴＣサーミスタ素
子１では、外部電極８の被り部８ａの先端Ｐ1 と、他方
電位に接続される対向電極３ａの先端Ｐ2 との間の距離
が、抵抗値のばらつきに影響することを見出した。好ま
しくは、本発明においては、上記Ｐ1 ，Ｐ2 間の距離
は、同一内部電極の第１の対向電極３ａと第２の対向電
極３ｂとの間のギャップの寸法ｇよりも大きくされ、そ
れによって抵抗ばらつきＲ3CV の低減を果たすことがで
きる。
子１では、外部電極８の被り部８ａの先端Ｐ1 と、他方
電位に接続される対向電極３ａの先端Ｐ2 との間の距離
が、抵抗値のばらつきに影響することを見出した。好ま
しくは、本発明においては、上記Ｐ1 ，Ｐ2 間の距離
は、同一内部電極の第１の対向電極３ａと第２の対向電
極３ｂとの間のギャップの寸法ｇよりも大きくされ、そ
れによって抵抗ばらつきＲ3CV の低減を果たすことがで
きる。
【００５１】第１の実施例のＮＴＣサーミスタ素子１に
おいて、ギャップの寸法ｇを０．２５ｍｍとし、第２の
外部電極８の被り部８ａの長さＬを０．３ｍｍ、第２の
対向電極３ｂの長さ寸法を０．０５ｍｍとし、対向電極
３ａとサーミスタ素体２の上面との間のサーミスタ層の
厚みｔ（図１参照）を下記の表３に示すように変化させ
ることによりＰ1 ，Ｐ2 間の距離を変化させて、抵抗値
のばらつきを評価した。結果を下記の表３に示す。
おいて、ギャップの寸法ｇを０．２５ｍｍとし、第２の
外部電極８の被り部８ａの長さＬを０．３ｍｍ、第２の
対向電極３ｂの長さ寸法を０．０５ｍｍとし、対向電極
３ａとサーミスタ素体２の上面との間のサーミスタ層の
厚みｔ（図１参照）を下記の表３に示すように変化させ
ることによりＰ1 ，Ｐ2 間の距離を変化させて、抵抗値
のばらつきを評価した。結果を下記の表３に示す。
【００５２】
【表３】
【００５３】表３から明らかなように、Ｐ1 ，Ｐ2 間の
距離が、ギャップの長さ寸法ｇよりも大きい場合、抵抗
ばらつきＲ3CV を小さくし得ることがわかる。
距離が、ギャップの長さ寸法ｇよりも大きい場合、抵抗
ばらつきＲ3CV を小さくし得ることがわかる。
【００５４】（第２の実施例）図９は、本発明の第２の
実施例に係るＮＴＣサーミスタ素子を示す断面図であ
る。
実施例に係るＮＴＣサーミスタ素子を示す断面図であ
る。
【００５５】ＮＴＣサーミスタ素子３１では、直方体状
のサーミスタ素体２内に、４層の内部電極が構成されて
いる。もっとも、厚み方向中央に位置する内部電極３
２，３３は、それぞれ、第１，第２の外部電極７，８に
接続されている。すなわち、図１に示したＮＴＣサーミ
スタ素子１の第１，第２の対向電極４ａ，４ｂ，５ａ，
５ｂに代えて、上記内部電極３２，３３が用いられてい
る。その他の点については、ＮＴＣサーミスタ素子１と
同様であるため、同一部分については、同一の参照番号
を付することにより、第１の実施例の説明を援用するこ
とにより省略する。
のサーミスタ素体２内に、４層の内部電極が構成されて
いる。もっとも、厚み方向中央に位置する内部電極３
２，３３は、それぞれ、第１，第２の外部電極７，８に
接続されている。すなわち、図１に示したＮＴＣサーミ
スタ素子１の第１，第２の対向電極４ａ，４ｂ，５ａ，
５ｂに代えて、上記内部電極３２，３３が用いられてい
る。その他の点については、ＮＴＣサーミスタ素子１と
同様であるため、同一部分については、同一の参照番号
を付することにより、第１の実施例の説明を援用するこ
とにより省略する。
【００５６】ＮＴＣサーミスタ素子３１のように、全て
の内部電極が第１，第２の対向電極で形成される必要は
必ずしもなく、第１，第２の対向電極で構成される内部
電極以外に、従来の積層型ＮＴＣサーミスタ素子の場合
と同様に交互に第１または第２の外部電極に接続された
内部電極を適宜の枚数組み合わせてもよい。
の内部電極が第１，第２の対向電極で形成される必要は
必ずしもなく、第１，第２の対向電極で構成される内部
電極以外に、従来の積層型ＮＴＣサーミスタ素子の場合
と同様に交互に第１または第２の外部電極に接続された
内部電極を適宜の枚数組み合わせてもよい。
【００５７】この場合においても、対向型ＮＴＣサーミ
スタ素子と同様に、ギャップｇにより抵抗値のばらつき
を高精度に抑制することができ、かつ第１の対向電極と
他の高さ位置の第１の対向電極もしくは内部電極とによ
り構成される部分、並びに上記積層型ＮＴＣサーミスタ
部において積層数の増大により抵抗値の低減を図り得
る。
スタ素子と同様に、ギャップｇにより抵抗値のばらつき
を高精度に抑制することができ、かつ第１の対向電極と
他の高さ位置の第１の対向電極もしくは内部電極とによ
り構成される部分、並びに上記積層型ＮＴＣサーミスタ
部において積層数の増大により抵抗値の低減を図り得
る。
【００５８】従って、ＮＴＣサーミスタ素子３１のよう
に、第１，第２の対向電極と、積層型ＮＴＣサーミスタ
素子の内部電極とを適宜組み合わせることができ、その
組み合わせ方についても任意である。
に、第１，第２の対向電極と、積層型ＮＴＣサーミスタ
素子の内部電極とを適宜組み合わせることができ、その
組み合わせ方についても任意である。
【００５９】もっとも、好ましくは、ＮＴＣサーミスタ
素子３１のように、厚み方向最外層に、第１，第２の対
向電極３ａ，３ｂ，６ａ，６ｂを配置することが望まし
い。積層型ＮＴＣサーミスタ素子の内部電極と同様に構
成されている内部電極３２，３３では、その先端と、他
方電位に接続される外部電極８または７との間の距離に
より抵抗値のばらつきが生じるのに対し、対向型内部電
極３ａ，３ｂ，６ａ，６ｂでは、このような原因による
抵抗値のばらつきが生じ難い。
素子３１のように、厚み方向最外層に、第１，第２の対
向電極３ａ，３ｂ，６ａ，６ｂを配置することが望まし
い。積層型ＮＴＣサーミスタ素子の内部電極と同様に構
成されている内部電極３２，３３では、その先端と、他
方電位に接続される外部電極８または７との間の距離に
より抵抗値のばらつきが生じるのに対し、対向型内部電
極３ａ，３ｂ，６ａ，６ｂでは、このような原因による
抵抗値のばらつきが生じ難い。
【００６０】（第３の実施例）図１０は、本発明の第３
の実施例に係るＮＴＣサーミスタ素子を示す断面図であ
る。ＮＴＣサーミスタ素子４１は、サーミスタ素体２内
に、２層の内部電極を配置した構成を有し、各内部電極
が、それぞれ第１，第２の対向電極を有する。すなわ
ち、上方に第１の対向電極４２ａ，第２の対向電極４２
ｂが形成されており、下方に第１の対向電極４３ａと第
２の対向電極４３ｂとが形成されている。また、第１の
外部電極７に対向電極４２ａ，４３ｂが、第２の外部電
極８に対向電極４２ｂ，４３ａが接続されている。従っ
て、第１の実施例のＮＴＣサーミスタ素子と同様に、抵
抗ばらつきの低減を果たし得るだけでなく、第１の対向
電極４２ａと第１の対向電極４３ａとがサーミスタ層を
介して重なり合っているため、低抵抗化も果たし得る。
すなわち、ＮＴＣサーミスタ素子４１は、本発明のＮＴ
Ｃサーミスタ素子の最も簡略化された例に相当するもの
である。
の実施例に係るＮＴＣサーミスタ素子を示す断面図であ
る。ＮＴＣサーミスタ素子４１は、サーミスタ素体２内
に、２層の内部電極を配置した構成を有し、各内部電極
が、それぞれ第１，第２の対向電極を有する。すなわ
ち、上方に第１の対向電極４２ａ，第２の対向電極４２
ｂが形成されており、下方に第１の対向電極４３ａと第
２の対向電極４３ｂとが形成されている。また、第１の
外部電極７に対向電極４２ａ，４３ｂが、第２の外部電
極８に対向電極４２ｂ，４３ａが接続されている。従っ
て、第１の実施例のＮＴＣサーミスタ素子と同様に、抵
抗ばらつきの低減を果たし得るだけでなく、第１の対向
電極４２ａと第１の対向電極４３ａとがサーミスタ層を
介して重なり合っているため、低抵抗化も果たし得る。
すなわち、ＮＴＣサーミスタ素子４１は、本発明のＮＴ
Ｃサーミスタ素子の最も簡略化された例に相当するもの
である。
【００６１】
【発明の効果】請求項１に記載の発明によれば、少なく
とも１つの内部電極がギャップを隔てて同一平面内で対
向された第１，第２の対向電極を有し、第１の対向電極
の少なくとも一部が、サーミスタ層を介して隔てられた
異なる高さ位置の反対電位に接続される内部電極と厚み
方向に重なり合うように配置されているため、従来の対
向型ＮＴＣサーミスタ素子と同様に抵抗値のばらつきを
低減し得るだけでなく、上記第１の対向電極と他の内部
電極との重なりにより、従来の積層型ＮＴＣサーミスタ
素子と同様に抵抗値の低減を図り得る。
とも１つの内部電極がギャップを隔てて同一平面内で対
向された第１，第２の対向電極を有し、第１の対向電極
の少なくとも一部が、サーミスタ層を介して隔てられた
異なる高さ位置の反対電位に接続される内部電極と厚み
方向に重なり合うように配置されているため、従来の対
向型ＮＴＣサーミスタ素子と同様に抵抗値のばらつきを
低減し得るだけでなく、上記第１の対向電極と他の内部
電極との重なりにより、従来の積層型ＮＴＣサーミスタ
素子と同様に抵抗値の低減を図り得る。
【００６２】従って、高精度に低抵抗のＮＴＣサーミス
タ素子を提供することが可能となり、かつ電極構造によ
り抵抗値及びそのばらつきの低減を図ることが可能とさ
れているため、同一のＢ定数のサーミスタ材料を用いて
広い範囲の抵抗値を得ることができる。言い換えれば、
同一の抵抗値用のＮＴＣサーミスタ材料を用いて、種々
の抵抗値のＮＴＣサーミスタ素子を供給することができ
るので、ユーザー側における回路設計上の自由度を効果
的に高め得る。
タ素子を提供することが可能となり、かつ電極構造によ
り抵抗値及びそのばらつきの低減を図ることが可能とさ
れているため、同一のＢ定数のサーミスタ材料を用いて
広い範囲の抵抗値を得ることができる。言い換えれば、
同一の抵抗値用のＮＴＣサーミスタ材料を用いて、種々
の抵抗値のＮＴＣサーミスタ素子を供給することができ
るので、ユーザー側における回路設計上の自由度を効果
的に高め得る。
【００６３】請求項２に記載の発明によれば、第１，第
２の対向電極からなる内部電極が、複数層の内部電極の
うち最上層と最下層の一方または両方に配置されている
ので、他方電位に接続される外部電極との間の距離によ
る抵抗値のばらつきが生じ難い。
２の対向電極からなる内部電極が、複数層の内部電極の
うち最上層と最下層の一方または両方に配置されている
ので、他方電位に接続される外部電極との間の距離によ
る抵抗値のばらつきが生じ難い。
【００６４】請求項３に記載の発明によれば、全ての内
部電極が、上記第１，第２の対向電極を有するように構
成されているので、抵抗値のばらつきをより一層低減す
ることが可能となる。
部電極が、上記第１，第２の対向電極を有するように構
成されているので、抵抗値のばらつきをより一層低減す
ることが可能となる。
【００６５】請求項４に記載の発明によれば、第１また
は第２の外部電極に接続された対向電極が、第２または
第１の外部電極と厚み方向において重ならないように配
置されているので、これらの間の距離による抵抗値のば
らつきを低減することができ、より一層抵抗値のばらつ
きを低減することができる。
は第２の外部電極に接続された対向電極が、第２または
第１の外部電極と厚み方向において重ならないように配
置されているので、これらの間の距離による抵抗値のば
らつきを低減することができ、より一層抵抗値のばらつ
きを低減することができる。
【００６６】請求項５に記載の発明によれば、第１また
は第２の外部電極と、第２または第１の外部電極に接続
された内部電極との間の距離が、該内部電極の第１，第
２の対向電極間のギャップの大きさよりも大きくされて
いるので、さらに抵抗値のばらつきを低減することが可
能となる。
は第２の外部電極と、第２または第１の外部電極に接続
された内部電極との間の距離が、該内部電極の第１，第
２の対向電極間のギャップの大きさよりも大きくされて
いるので、さらに抵抗値のばらつきを低減することが可
能となる。
【００６７】請求項６に記載の発明では、第１の対向電
極の幅がサーミスタ層を介して隔てられた内部電極の幅
と異ならされているため、製造工程における幅方向の積
層ずれや電極の印刷ずれに起因する抵抗値のばらつきを
効果的に低減することが可能となる。
極の幅がサーミスタ層を介して隔てられた内部電極の幅
と異ならされているため、製造工程における幅方向の積
層ずれや電極の印刷ずれに起因する抵抗値のばらつきを
効果的に低減することが可能となる。
【図１】本発明の第１の実施例に係るＮＴＣサーミスタ
素子を示す断面図。
素子を示す断面図。
【図２】第１の実施例のＮＴＣサーミスタ素子の製造工
程において用いられるセラミックグリーンシート及び電
極形状を示す分解斜視図。
程において用いられるセラミックグリーンシート及び電
極形状を示す分解斜視図。
【図３】第１の実施例のＮＴＣサーミスタ素子の製造工
程において複数枚のセラミックグリーンシートを積層す
る工程を説明するための略図的斜視図。
程において複数枚のセラミックグリーンシートを積層す
る工程を説明するための略図的斜視図。
【図４】（ａ）及び（ｂ）は、対向電極の幅を異ならせ
た構造を説明するための各平面図。
た構造を説明するための各平面図。
【図５】（ａ）及び（ｂ）は、対向電極の平面形状の変
形例を説明するための各斜視図。
形例を説明するための各斜視図。
【図６】第１の実施例のＮＴＣサーミスタ素子におい
て、内部電極の積層数と抵抗値との関係を示す図。
て、内部電極の積層数と抵抗値との関係を示す図。
【図７】第１の実施例のＮＴＣサーミスタ素子におい
て、内部電極の積層数と抵抗値のばらつきＲ3CV との関
係を示す図。
て、内部電極の積層数と抵抗値のばらつきＲ3CV との関
係を示す図。
【図８】外部電極被り部が対向電極と厚み方向において
重なり合っている比較のために用意した構造を説明する
ための断面図。
重なり合っている比較のために用意した構造を説明する
ための断面図。
【図９】本発明の第２の実施例に係るＮＴＣサーミスタ
素子を示す断面図。
素子を示す断面図。
【図１０】本発明の第３の実施例に係るＮＴＣサーミス
タ素子を示す断面図。
タ素子を示す断面図。
【図１１】従来の対向型ＮＴＣサーミスタ素子の一例を
示す断面図。
示す断面図。
【図１２】従来の対向型ＮＴＣサーミスタ素子の他の例
を示す断面図。
を示す断面図。
【図１３】従来の積層型ＮＴＣサーミスタ素子を示す断
面図。
面図。
１…ＮＴＣサーミスタ素子 ２…サーミスタ素体 ２ａ〜２ｃ…サーミスタ層 ２ｄ，２ｅ…端面 ３ａ，４ａ，５ａ，６ａ…第１の対向電極 ３ｂ，４ｂ，５ｂ，６ｂ…第２の対向電極 ７，８…第１，第２の外部電極 ７ａ，８ａ…外部電極の被り部 ３１…ＮＴＣサーミスタ素子 ３２，３３…内部電極 ４１…ＮＴＣサーミスタ素子 ４２ａ，４３ａ…第１の対向電極 ４２ｂ，４３ｂ…第２の対向電極
Claims (6)
- 【請求項１】 ＮＴＣサーミスタ材料よりなるサーミス
タ素体と、 前記サーミスタ素体内においてサーミスタ層を介して隔
てられて積層された複数の内部電極と、 前記サーミスタ素体の外表面に形成された第１，第２の
外部電極とを備えるＮＴＣサーミスタ素子において、 少なくとも１つの内部電極が、ギャップを隔てられて同
一平面上で対向され、それぞれの一端が前記第１，第２
の外部電極の各一方に接続された第１，第２の対向電極
を有し、 前記第１の対向電極の少なくとも一部が、サーミスタ層
を介して隔てられた異なる高さ位置の反対電位に接続さ
れる第１の対向電極もしくは内部電極と厚み方向に重な
るように位置されていることを特徴とする、ＮＴＣサー
ミスタ素子。 - 【請求項２】 前記第１，第２の対向電極からなる内部
電極が、前記複数層の内部電極のうち最上層と最下層の
一方または両方に配置されている、請求項１に記載のＮ
ＴＣサーミスタ素子。 - 【請求項３】 全ての内部電極がギャップを隔てられて
同一平面上で対向された第１，第２の対向電極を有し、
各第１の対向電極の少なくとも一部がサーミスタ層を隔
てられて異なる高さ位置の反対電位に接続される第１の
対向電極と厚み方向に重なり合うように位置されてい
る、請求項１または２に記載のＮＴＣサーミスタ素子。 - 【請求項４】 第１の外部電極がサーミスタ素子の第１
の端面に、第２の外部電極がサーミスタ素子の第２の端
面に形成されており、第１または第２の外部電極に接続
された対向電極が、第２または第１の外部電極と厚み方
向において重ならないように配置されている、請求項１
〜３の何れかに記載のＮＴＣサーミスタ素子。 - 【請求項５】 前記第１，第２の対向電極を有する内部
電極において、第１または第２の外部電極と、第２また
は第１の外部電極に接続された内部電極との距離が、該
内部電極の第１，第２の対向電極間の前記ギャップの大
きさよりも大きくされている、請求項１〜４の何れかに
記載のＮＴＣサーミスタ素子。 - 【請求項６】 第１の対向電極の幅が、サーミスタ素子
を介して厚み方向に重なり合うように配置された他の内
部電極の幅と異ならされている、請求項１〜５の何れか
に記載のＮＴＣサーミスタ素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04925697A JP3393524B2 (ja) | 1997-03-04 | 1997-03-04 | Ｎｔｃサーミスタ素子 |
| US09/003,837 US6008717A (en) | 1997-03-04 | 1998-01-07 | NTC thermistor elements |
| DE19806296A DE19806296B4 (de) | 1997-03-04 | 1998-02-16 | NTC-Thermistorelemente |
| KR1019980007072A KR100255712B1 (ko) | 1997-03-04 | 1998-03-04 | Ntc 써미스터 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04925697A JP3393524B2 (ja) | 1997-03-04 | 1997-03-04 | Ｎｔｃサーミスタ素子 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002300833A Division JP2003124007A (ja) | 2002-10-15 | 2002-10-15 | Ｎｔｃサーミスタ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10247601A true JPH10247601A (ja) | 1998-09-14 |
| JP3393524B2 JP3393524B2 (ja) | 2003-04-07 |
Family
ID=12825765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04925697A Expired - Lifetime JP3393524B2 (ja) | 1997-03-04 | 1997-03-04 | Ｎｔｃサーミスタ素子 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6008717A (ja) |
| JP (1) | JP3393524B2 (ja) |
| KR (1) | KR100255712B1 (ja) |
| DE (1) | DE19806296B4 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100342305B1 (ko) * | 1999-10-26 | 2002-06-27 | 유니썸테크놀로지 주식회사 | 다층구조의 부 온도 계수 적외선 센서 및 그 제조 방법 |
| US6717506B2 (en) | 2000-11-02 | 2004-04-06 | Murata Manufacturing Co., Ltd. | Chip-type resistor element |
| WO2005043556A1 (ja) * | 2003-10-31 | 2005-05-12 | Murata Manufacturing Co., Ltd. | 積層型抵抗素子 |
| WO2016072154A1 (ja) * | 2014-11-07 | 2016-05-12 | 株式会社村田製作所 | サーミスタ素子 |
| CN114303045A (zh) * | 2019-09-20 | 2022-04-08 | Tdk电子股份有限公司 | 传感器设备和用于制造传感器设备的方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11204309A (ja) * | 1998-01-09 | 1999-07-30 | Tdk Corp | 積層型バリスタ |
| TW412755B (en) * | 1998-02-10 | 2000-11-21 | Murata Manufacturing Co | Resistor elements and methods of producing same |
| JP2000124003A (ja) * | 1998-10-13 | 2000-04-28 | Matsushita Electric Ind Co Ltd | チップ形ｐｔｃサーミスタおよびその製造方法 |
| JP2000188205A (ja) * | 1998-10-16 | 2000-07-04 | Matsushita Electric Ind Co Ltd | チップ形ｐｔｃサ―ミスタ |
| DE19931056B4 (de) * | 1999-07-06 | 2005-05-19 | Epcos Ag | Vielschichtvaristor niedriger Kapazität |
| US20040016110A1 (en) * | 1999-11-08 | 2004-01-29 | Masahiko Kawase | Method of producing chip thermistor |
| US6362723B1 (en) * | 1999-11-18 | 2002-03-26 | Murata Manufacturing Co., Ltd. | Chip thermistors |
| CN1426588A (zh) * | 2000-04-25 | 2003-06-25 | 埃普科斯股份有限公司 | 电元件及其制造方法和应用 |
| KR100366334B1 (ko) * | 2000-07-29 | 2002-12-31 | 삼화전자공업 주식회사 | 복합기능을 갖는 ｎｔｃ 서미스터 및 그 제조방법 |
| US6498561B2 (en) | 2001-01-26 | 2002-12-24 | Cornerstone Sensors, Inc. | Thermistor and method of manufacture |
| US20030059807A1 (en) * | 2001-06-07 | 2003-03-27 | Proligo Llc | Microcalorimetric detection of analytes and binding events |
| US6485155B1 (en) * | 2001-07-06 | 2002-11-26 | Bernard Duroux | Multiplexing mirror |
| DE10202915A1 (de) * | 2002-01-25 | 2003-08-21 | Epcos Ag | Elektrokeramisches Bauelement mit Innenelektroden |
| US7779017B2 (en) * | 2006-01-12 | 2010-08-17 | Microsoft Corporation | Employing abstract pipeline component connections to maintain data flow |
| US9786437B1 (en) * | 2010-12-10 | 2017-10-10 | Presidio Components, Inc. | High voltage fringe-effect capacitor |
| DE102013102686B4 (de) * | 2013-03-15 | 2026-02-12 | Tdk Electronics Ag | Elektronisches Bauelement |
| KR20160087173A (ko) | 2015-01-13 | 2016-07-21 | 삼성전기주식회사 | 서미스터 및 그 제조방법 |
| KR102117482B1 (ko) | 2015-06-02 | 2020-06-01 | 삼성전기주식회사 | 서미스터용 조성물 및 그를 이용한 서미스터 |
| DE102015116278A1 (de) * | 2015-09-25 | 2017-03-30 | Epcos Ag | Überspannungsschutzbauelement und Verfahren zur Herstellung eines Überspannungsschutzbauelements |
| WO2020244972A1 (de) * | 2019-06-03 | 2020-12-10 | Tdk Electronics Ag | Bauelement und verwendung eines bauelements |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1337929A (en) * | 1972-05-04 | 1973-11-21 | Standard Telephones Cables Ltd | Thermistors |
| DE2428532C3 (de) * | 1973-06-20 | 1984-02-23 | Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka | Zusammensetzungen für einen Hochtemperatur-Heißleiter |
| JPS54111700A (en) * | 1978-02-22 | 1979-09-01 | Hitachi Ltd | Thermistor composition |
| JPS62137804A (ja) * | 1985-12-12 | 1987-06-20 | 株式会社村田製作所 | 負特性積層チップ型サーミスタ |
| DE3725455A1 (de) * | 1987-07-31 | 1989-02-09 | Siemens Ag | Elektrisches vielschichtbauelement mit einem gesinterten, monolithischen keramikkoerper und verfahren zur herstellung des elektrischen vielschichtbauelementes |
| JPH02137804A (ja) * | 1988-11-18 | 1990-05-28 | Toyobo Co Ltd | カラーフィルター |
| JP2556151B2 (ja) * | 1989-11-21 | 1996-11-20 | 株式会社村田製作所 | 積層型バリスタ |
| JP2627972B2 (ja) * | 1990-09-21 | 1997-07-09 | 太陽誘電株式会社 | チップ型サーミスタ及びその製法 |
| JP2833242B2 (ja) * | 1991-03-12 | 1998-12-09 | 株式会社村田製作所 | Ｎｔｃサーミスタ素子 |
| JP2845645B2 (ja) * | 1991-08-29 | 1999-01-13 | 日本電気アイシーマイコンシステム株式会社 | 半導体メモリ装置 |
| JPH05299201A (ja) * | 1992-02-17 | 1993-11-12 | Murata Mfg Co Ltd | チップｐｔｃサーミスタ |
-
1997
- 1997-03-04 JP JP04925697A patent/JP3393524B2/ja not_active Expired - Lifetime
-
1998
- 1998-01-07 US US09/003,837 patent/US6008717A/en not_active Expired - Lifetime
- 1998-02-16 DE DE19806296A patent/DE19806296B4/de not_active Expired - Lifetime
- 1998-03-04 KR KR1019980007072A patent/KR100255712B1/ko not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100342305B1 (ko) * | 1999-10-26 | 2002-06-27 | 유니썸테크놀로지 주식회사 | 다층구조의 부 온도 계수 적외선 센서 및 그 제조 방법 |
| US6717506B2 (en) | 2000-11-02 | 2004-04-06 | Murata Manufacturing Co., Ltd. | Chip-type resistor element |
| WO2005043556A1 (ja) * | 2003-10-31 | 2005-05-12 | Murata Manufacturing Co., Ltd. | 積層型抵抗素子 |
| KR100803916B1 (ko) | 2003-10-31 | 2008-02-15 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층형 저항소자 |
| US7696677B2 (en) | 2003-10-31 | 2010-04-13 | Murata Manufacturing Co., Ltd. | Lamination-type resistance element |
| CN104091663A (zh) * | 2003-10-31 | 2014-10-08 | 株式会社村田制作所 | 叠层型电阻元件 |
| WO2016072154A1 (ja) * | 2014-11-07 | 2016-05-12 | 株式会社村田製作所 | サーミスタ素子 |
| JPWO2016072154A1 (ja) * | 2014-11-07 | 2017-07-13 | 株式会社村田製作所 | サーミスタ素子 |
| US10037838B2 (en) | 2014-11-07 | 2018-07-31 | Murata Manufacturing Co., Ltd. | Thermistor element |
| CN114303045A (zh) * | 2019-09-20 | 2022-04-08 | Tdk电子股份有限公司 | 传感器设备和用于制造传感器设备的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3393524B2 (ja) | 2003-04-07 |
| DE19806296A1 (de) | 1998-09-10 |
| KR100255712B1 (ko) | 2000-05-01 |
| KR19980079879A (ko) | 1998-11-25 |
| US6008717A (en) | 1999-12-28 |
| DE19806296B4 (de) | 2006-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10247601A (ja) | Ｎｔｃサーミスタ素子 | |
| KR101386947B1 (ko) | 적층 콘덴서 | |
| KR100307804B1 (ko) | 저항 소자 및 그 제조 방법 | |
| JPH11340089A (ja) | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 | |
| JP4618362B2 (ja) | 積層コンデンサの製造方法 | |
| JP2000106322A (ja) | 積層セラミックコンデンサ | |
| JP2888020B2 (ja) | 負特性積層サーミスタ | |
| JP2003124007A (ja) | Ｎｔｃサーミスタ素子 | |
| JP4770570B2 (ja) | 積層セラミック電子部品 | |
| JPH11214244A (ja) | 積層セラミックコンデンサ | |
| JP2000049035A (ja) | 積層セラミックコンデンサ | |
| JP2001035707A (ja) | 積層チップバリスタ | |
| JP2000138127A (ja) | 積層セラミックコンデンサ | |
| JP2001044059A (ja) | 積層セラミックコンデンサ | |
| JP4816708B2 (ja) | 積層コンデンサの製造方法 | |
| JP2504301B2 (ja) | 複合部品 | |
| JP3716596B2 (ja) | サーミスタ素子 | |
| JP3214440B2 (ja) | 抵抗素子の製造方法及び抵抗素子 | |
| JP3829683B2 (ja) | チップ型抵抗素子 | |
| JPH0644101U (ja) | チップ型正特性サーミスタ素子 | |
| JP2001319802A (ja) | チップ形積層サーミスタ | |
| JP3307314B2 (ja) | 積層型抵抗素子及びその製造方法 | |
| JP2018129435A (ja) | 積層貫通コンデンサ及び電子部品装置 | |
| JPH09260207A (ja) | 積層コンデンサの製造方法 | |
| JPH11312622A (ja) | 積層セラミックコンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120131 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120131 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130131 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130131 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140131 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |