JPH11204309A - 積層型バリスタ - Google Patents

積層型バリスタ

Info

Publication number
JPH11204309A
JPH11204309A JP10015032A JP1503298A JPH11204309A JP H11204309 A JPH11204309 A JP H11204309A JP 10015032 A JP10015032 A JP 10015032A JP 1503298 A JP1503298 A JP 1503298A JP H11204309 A JPH11204309 A JP H11204309A
Authority
JP
Japan
Prior art keywords
varistor
internal electrodes
laminated
layer
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10015032A
Other languages
English (en)
Inventor
Tadashi Ogasawara
正 小笠原
Ryuichi Tanaka
隆一 田中
Makikazu Takehana
末起一 竹花
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP10015032A priority Critical patent/JPH11204309A/ja
Priority to EP98123913A priority patent/EP0929084B1/en
Priority to DE69823637T priority patent/DE69823637T2/de
Priority to US09/215,134 priority patent/US6346871B1/en
Priority to NO990067A priority patent/NO990067L/no
Publication of JPH11204309A publication Critical patent/JPH11204309A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105—Varistor cores
    • H01C7/108—Metal oxide
    • H01C7/112—ZnO type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】 【課題】 従来例と同等なバリスタ電圧を保ちながら
も、静電容量を小さく設定する。 【解決手段】 互いに対となる少なくとも一対の内部電
極１ａ，１ｂとバリスタ層２とを積層し、各内部電極１
ａ，１ｂを外部電極５，６と電気的に接続してなる積層
型バリスタで、対となる内部電極１ａ，１ｂを互いに所
定の距離Ｌ1 だけ離間させて対向面を持たない内部電極
１ａ，１ｂとして形成した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、静電容量が小さな
高周波回路等に組み付けるのに好適な積層型バリスタに
関するものである。
【０００２】
【従来の技術】従来、積層型バリスタは図４で示すよう
に互いに対となる少なくとも一対の内部電極２０ａ，２
０ｂとバリスタ層２１とを積層させて最外層のセラミッ
ク層２２，２３で保護すると共に、各内部電極２０ａ，
２０ｂを外部電極２４，２５と電気的に接続することに
より構成されている。そのバリスタ層２１は誘電率を有
し、各内部電極２０ａ，２０ｂはバリスタ層２２を介し
て対向面Ｗを有するよう形成されている（特開平５ー６
８０６号，特開平５ー６８０７号）。
【０００３】それと同様に、従来、図５で示すように複
数対の内部電極３０ａ，３０ｂ、３１ａ，３１ｂ…を備
える場合もバリスタ層３２ａ，３２ｂ…を介して対向面
Ｗを有するよう各内部電極３０ａ，３０ｂ、３１ａ，３
１ｂ…を形成し、保護用のセラミック層３３，３４を最
外層に設けて各内部電極３０ａ，３０ｂ、３１ａ，３１
ｂ…を外部電極３５，３６に電気的に接続することによ
り構成されている（特開平５ー２８３２０８号，特開平
８ー５５７１０号）。
【０００４】上述した構成の積層型バリスタでは、内部
電極２０ａ，２０ｂ、３０ａ，３０ｂ、３１ａ，３１ｂ
…の対向面Ｗが面積的に大きくなればなる程、静電容量
が大きくなる。然し、その静電容量が大きいと、高周波
回路に使用された場合には高周波信号を通過させたり、
信号波形を鈍らせてしまう。これを防ぐには静電容量を
数１０ｐＦ程度に設定する必要があるが、上述した構成
では静電容量を数１０ｐＦ程度に設定するのは困難であ
る。
【０００５】
【発明が解決しようとする課題】本発明は、従来例と同
等なバリスタ電圧を保ちながらも、静電容量を小さく設
定可能な積層型バリスタを提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明の請求項１に係る
積層型バリスタにおいては、互いに対となる少なくとも
一対の内部電極とバリスタ層とを積層し、その各内部電
極を外部電極と電気的に接続するもので、対となる内部
電極を互いに所定の距離だけ離間させて対向面を持たな
い内部電極として形成することにより構成されている。
【０００７】本発明の請求項２に係る積層型バリスタに
おいては、対となる内部電極を互いに所定の距離だけ離
間させて対向面を持たない内部電極としてバリスタ層を
隔て異層に形成することにより構成されている。
【０００８】本発明の請求項３に係る積層型バリスタに
おいては、対となる内部電極を互いに所定の距離だけ離
間させて対向面を持たない内部電極として同じバリスタ
層の平面上に形成することにより構成されている。
【０００９】
【発明の実施の形態】以下、図１〜３を参照して説明す
ると、図示の積層型バリスタはＺｎＯを主成分とするセ
ラミック材料からセラミックグリーンシートを形成し、
Ｐｄ，Ｎｉ，Ａｇ−Ｐｄ等の導電性ペーストから内部電
極をセラミックグリーンシートに印刷形成すると共に、
そのセラミックグリーンシートを積層焼成させて保護用
のセラミック層を最外層とするセラミック燒結体を得、
ＡｇまたはＣｕの焼付け層をＮｉ，Ｓｎ，半田等でメッ
キすることにより外部電極を内部電極と電気的に接続さ
せてセラミック燒結体の外表面に設けることから構成さ
れている。
【００１０】図１で示す積層型バリスタは、互いに対と
なる一対の内部電極１ａ，１ｂとバリスタ層２とを積層
焼成することから保護用のセラミック層３，４を最外層
とするセラミック燒結体を得、各内部電極１ａ，１ｂを
外部電極５，６と電気的に接続することにより構成され
ている。
【００１１】図２で示す積層型バリスタは、複数対の内
部電極１０ａ，１０ｂ、１１ａ，１１ｂ…を備えるもの
で、複数のバリスタ層１２ａ，１２ｂ…並びに最外層と
なる保護用のセラミック保護層１３，１４を積層焼成
し、各対の内部電極１０ａ，１０ｂ、１１ａ，１１ｂ…
と電気的に接続する外部電極１５，１６を設けることに
より構成されている。この多層構造の積層型バリスタに
おいて、バリスタ層として６層程度積層する場合には一
層を６０μｍ程度の厚みに形成すればよい。
【００１２】図１，２で示す積層型バリスタにおいて
は、対となる内部電極１ａ，１ｂ、１０ａ，１０ｂ、１
１ａ，１１ｂ…が所定の距離Ｌ1 だけ互いに離間させて
対向面を持たない内部電極として同じバリスタ層２、１
２ａ，１２ｂ…の平面上に形成されている。この積層型
バリスタでは、内部電極１ａ，１ｂ、１０ａ，１０ｂ、
１１ａ，１１ｂ…を隔てる距離Ｌ1 によってバリスタ電
圧並びに静電容量が左右される。例えば、バリスタ電
圧：１２Ｖの場合には離間距離Ｌ1 を６６μｍ程度に設
定し、また、バリスタ電圧：２７Ｖの場合には離間距離
Ｌ1 を１２０μｍ程度に設定すればよい。
【００１３】その内部電極１ａ，１ｂ、１０ａ，１０
ｂ、１１ａ，１１ｂ…を同じバリスタ層２、１２ａ，１
２ｂ…の平面上に形成する場合の他に、図３で示す積層
型バリスタのように対となる内部電極１ａ，１ｂを互い
に所定の距離Ｌ2 だけ離間させて対向面を持たない内部
電極としてバリスタ層２を隔て異層位置に形成すること
もできる。この場合には、内部電極１ａ，１ｂを互いに
隔てる離間距離Ｌ2 を内部電極１ａ，１ｂの相対しない
内端間の距離と内部電極１ａ，１ｂの間に介在するバリ
スタ層２の厚みとにより確保することができる。
【００１４】その特性を従来例に係るバリスタ層：６層
の積層型バリスタと比較するべく、上述した図１，２で
示す積層型バリスタの構成に基づいてバリスタ層：１
層，６層，２７層のものを製造した。この特性の比較結
果は次表で示す通りであり、静電容量（ｐＦ）は従来例
のものに比べて極めて小さくなり、耐静電気もパルス性
／３０ＫＶ×１００回後のバリスタ電圧の変化率で測定
したところ略同等か、それよりも良いものに製造するこ
とができた。
【００１５】
【表】
【００１６】また、上掲表からも明らかなようにバリス
タ電圧は内部電極を互いに隔てる離間距離によって決定
されるため、必要値の静電容量に応じて離間距離並びに
バリスタ層の総数を調整することにより目的の特性を備
える積層型バリスタを容易に得ることができる。なお、
本発明のものの焼成温度は従来例のものよりも多少高く
設定されているが、これは内部電極を互いに隔てた分だ
けバリスタ層が多く介在することによる。
【００１７】
【発明の効果】以上の如く、本発明に係る積層型バリス
タに依れば、対となる内部電極を互いに離間させて対向
面を持たない内部電極として形成することにより、従来
例と同等なバリスタ電圧を保ちながらも静電容量を小さ
く設定することができ、高周波回路に使用された場合に
も高周波信号を通過させたり、信号波形を鈍らせてしま
うのを防ぐことができる。また、内部電極を互いに隔て
る離間距離によってバリスタ電圧を決定できるため、必
要値の静電容量に応じて離間距離並びにバリスタ層の総
数を調整することにより目的の特性を備える積層型バリ
スタを容易に得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る積層型バリスタを
示す説明図である。
【図２】本発明の別の実施の形態に係る積層型バリスタ
を示す説明図である。
【図３】本発明の更に別の実施の形態に係る積層型バリ
スタを示す説明図である。
【図４】従来例の一例に係る積層型バリスタを示す説明
図である。
【図５】従来例の別の例に係る積層型バリスタを示す説
明図である。
【符号の説明】
１ａ，１ｂ 内部電極 ２ バリスタ層 ５，６ 外部電極 Ｌ1 ，Ｌ2 内部電極の離間距離

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 互いに対となる少なくとも一対の内部電
    極とバリスタ層とを積層し、その各内部電極を外部電極
    と電気的に接続してなる積層型バリスタにおいて、上記
    対となる内部電極を互いに所定の距離だけ離間させて対
    向面を持たない内部電極として形成したことを特徴とす
    る積層型バリスタ。
  2. 【請求項２】 上記対となる内部電極を互いに所定の距
    離だけ離間させて対向面を持たない内部電極としてバリ
    スタ層を隔て異層に形成したことを特徴とする請求項１
    に記載の積層型バリスタ。
  3. 【請求項３】 上記対となる内部電極を互いに所定の距
    離だけ離間させて対向面を持たない内部電極として同じ
    バリスタ層の平面上に形成したことを特徴とする請求項
    １に記載の積層型バリスタ。
JP10015032A 1998-01-09 1998-01-09 積層型バリスタ Withdrawn JPH11204309A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP10015032A JPH11204309A (ja) 1998-01-09 1998-01-09 積層型バリスタ
EP98123913A EP0929084B1 (en) 1998-01-09 1998-12-16 Laminate type varistor
DE69823637T DE69823637T2 (de) 1998-01-09 1998-12-16 Laminat-Varistor
US09/215,134 US6346871B1 (en) 1998-01-09 1998-12-18 Laminate type varistor
NO990067A NO990067L (no) 1998-01-09 1999-01-07 Varistor av laminat-type

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10015032A JPH11204309A (ja) 1998-01-09 1998-01-09 積層型バリスタ

Publications (1)

Publication Number Publication Date
JPH11204309A true JPH11204309A (ja) 1999-07-30

Family

ID=11877504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10015032A Withdrawn JPH11204309A (ja) 1998-01-09 1998-01-09 積層型バリスタ

Country Status (5)

Country Link
US (1) US6346871B1 (ja)
EP (1) EP0929084B1 (ja)
JP (1) JPH11204309A (ja)
DE (1) DE69823637T2 (ja)
NO (1) NO990067L (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008547213A (ja) * 2005-06-20 2008-12-25 エプコス アクチエンゲゼルシャフト 低減された寄生容量を備えた電気的多層構成素子
TWI562174B (en) * 2011-03-24 2016-12-11 Epcos Ag Electrical multilayer component
JP2021526737A (ja) * 2018-07-04 2021-10-07 ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフトＴｄｋ Ｅｌｅｃｔｒｏｎｉｃｓ Ａｇ フィールド最適化された微細構造を備える多層バリスタ

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19931056B4 (de) * 1999-07-06 2005-05-19 Epcos Ag Vielschichtvaristor niedriger Kapazität
US6717506B2 (en) * 2000-11-02 2004-04-06 Murata Manufacturing Co., Ltd. Chip-type resistor element
DE10202915A1 (de) * 2002-01-25 2003-08-21 Epcos Ag Elektrokeramisches Bauelement mit Innenelektroden
DE10235011A1 (de) * 2002-07-31 2004-02-26 Epcos Ag Elektrisches Vielschichtbauelement
JP3924563B2 (ja) * 2003-12-26 2007-06-06 Ｔｄｋ株式会社 積層型チップバリスタ
DE102004058410B4 (de) * 2004-12-03 2021-02-18 Tdk Electronics Ag Vielschichtbauelement mit ESD-Schutzelementen
EP1946336A1 (en) * 2005-10-19 2008-07-23 Littelfuse Ireland Development Company Limited A varistor and production method
US7639470B2 (en) * 2005-12-14 2009-12-29 Tdk Corporation Varistor element
CN101506912B (zh) * 2006-09-19 2011-10-12 东莞令特电子有限公司 包括钝化层的变阻器的制造
DE102007044604A1 (de) * 2007-09-19 2009-04-09 Epcos Ag Elektrisches Vielschichtbauelement
US9786437B1 (en) 2010-12-10 2017-10-10 Presidio Components, Inc. High voltage fringe-effect capacitor
US8885324B2 (en) * 2011-07-08 2014-11-11 Kemet Electronics Corporation Overvoltage protection component
US8947852B2 (en) * 2011-07-07 2015-02-03 Kemet Electronics Corporation Integrated EMI filter and surge protection component
US8873219B2 (en) * 2012-06-26 2014-10-28 Kemet Electronics Corporation Method for stacking electronic components

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4729058A (en) * 1986-12-11 1988-03-01 Aluminum Company Of America Self-limiting capacitor formed using a plurality of thin film semiconductor ceramic layers
JPH02137212A (ja) * 1988-11-17 1990-05-25 Murata Mfg Co Ltd 複合電子部品
GB2242067B (en) * 1990-03-16 1994-05-04 Ecco Ltd Varistor configurations
JP2833242B2 (ja) * 1991-03-12 1998-12-09 株式会社村田製作所 Ｎｔｃサーミスタ素子
JP2976046B2 (ja) * 1991-06-27 1999-11-10 株式会社村田製作所 チップバリスタ
JP3008568B2 (ja) * 1991-06-27 2000-02-14 株式会社村田製作所 チップバリスタ
JP3186199B2 (ja) 1992-04-03 2001-07-11 株式会社村田製作所 積層型バリスタ
JPH0613206A (ja) * 1992-06-25 1994-01-21 Murata Mfg Co Ltd 積層型バリスタ
JPH07235406A (ja) * 1994-02-25 1995-09-05 Mitsubishi Materials Corp チップ容量性バリスタ
JPH0855710A (ja) 1994-08-12 1996-02-27 Marcon Electron Co Ltd 積層型電圧非直線抵抗器
JP3393524B2 (ja) * 1997-03-04 2003-04-07 株式会社村田製作所 Ｎｔｃサーミスタ素子
TW394961B (en) * 1997-03-20 2000-06-21 Ceratech Corp Low capacitance chip varistor and fabrication method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008547213A (ja) * 2005-06-20 2008-12-25 エプコス アクチエンゲゼルシャフト 低減された寄生容量を備えた電気的多層構成素子
US8058965B2 (en) 2005-06-20 2011-11-15 Epcos Ag Electrical multilayer component with reduced parasitic capacitance
TWI562174B (en) * 2011-03-24 2016-12-11 Epcos Ag Electrical multilayer component
JP2021526737A (ja) * 2018-07-04 2021-10-07 ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフトＴｄｋ Ｅｌｅｃｔｒｏｎｉｃｓ Ａｇ フィールド最適化された微細構造を備える多層バリスタ

Also Published As

Publication number Publication date
US6346871B1 (en) 2002-02-12
NO990067D0 (no) 1999-01-07
NO990067L (no) 1999-07-12
DE69823637D1 (de) 2004-06-09
DE69823637T2 (de) 2004-09-16
EP0929084A2 (en) 1999-07-14
EP0929084A3 (en) 2000-07-26
EP0929084B1 (en) 2004-05-06

Similar Documents

Publication Publication Date Title
US6829134B2 (en) Laminated ceramic electronic component and method for manufacturing the same
US7466535B2 (en) Multilayer capacitor
KR20190011219A (ko) 적층 세라믹 콘덴서
KR20050041938A (ko) 적층 콘덴서
JPH05166668A (ja) 埋設キャパシタを含んでいる低温共焼成構造
KR100304792B1 (ko) 다층코일및그제조방법
JP2017108057A (ja) 積層セラミックコンデンサ
US6346871B1 (en) Laminate type varistor
JP2010034272A (ja) 積層コンデンサおよび積層コンデンサの等価直列抵抗値の調整方法
JP4637674B2 (ja) 積層コンデンサ
KR100271910B1 (ko) 적층 세라믹 전자부품
JP4618362B2 (ja) 積層コンデンサの製造方法
JP2000340448A (ja) 積層セラミックコンデンサ
JPH11135356A (ja) 積層セラミックコンデンサ
JP2003045741A (ja) 多端子型電子部品
JPH036094A (ja) インダクター及びインダクターを含む複合部品並びにそれらの製造方法
JPH0831393B2 (ja) ヒューズ付積層セラミックコンデンサ
JPH0523043B2 (ja)
KR100220119B1 (ko) 적층형 칩 부온도 계수 서미스터 소자
JPH0465106A (ja) 複合部品
JP2003151850A (ja) 積層セラミックコンデンサおよびその容量調整方法
JP2616106B2 (ja) 共振器
JPH01208007A (ja) 共振器及びその製造方法
JPS6235253B2 (ja)
JP2006313877A (ja) 静電気対策部品

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050405