JPH10247641A - ゲートスタックのエッチング方法 - Google Patents

ゲートスタックのエッチング方法

Info

Publication number
JPH10247641A
JPH10247641A JP10021286A JP2128698A JPH10247641A JP H10247641 A JPH10247641 A JP H10247641A JP 10021286 A JP10021286 A JP 10021286A JP 2128698 A JP2128698 A JP 2128698A JP H10247641 A JPH10247641 A JP H10247641A
Authority
JP
Japan
Prior art keywords
layer
etching
chamber
stack
etch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10021286A
Other languages
English (en)
Inventor
Robert Kraft
クラフト ロバート
Scott H Prengle
エィチ．プレングル スコット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH10247641A publication Critical patent/JPH10247641A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/664—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a barrier layer between the layer of silicon and an upper metal or metal silicide layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • H10P50/268—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/286—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials
    • H10P50/287—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials by chemical means

Landscapes

  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 複雑な形状を有するゲートスタックを高い内
部層選択性でエッチングすること。 【解決手段】 窒化珪素３１０、タングステン３２０、
窒化チタン３３０および多結晶珪素３４０の層で構成さ
れたスタックのエッチングを、低圧、高密度プラズマの
条件を組み換えて実施する。各々のエッチングは多重チ
ャンバーを備えたクラスタツールプラットフォーム内の
チャンバーの中で行なわれるので、除去された物質によ
る汚染を最少に出来る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は非反応金属を含む集
積回路ゲート構造並びにその様な構造を製造するための
方法に関する。
【０００２】
【従来の技術】集積回路形状を小さくさせようとして駆
り立てている力の１つは、信号線の分布抵抗と寄生キャ
パシタンスであり、これらは信号の伝搬速度を遅くす
る。この様に遅延が追加されると、チップの潜在能力速
度を減じてしまう。
【０００３】これはＤＲＡＭに対して特に問題であり、
それはワードラインが互いに密に詰められており、また
隣接するライン間の容量結合が非常に重大な問題となる
からである。更に、ラインのシート抵抗をそのラインの
高さを増やすことで効果的に改善することも出来無い
が、それはこれもまた隣接するラインの間での容量結合
を増やすからである。従って、従来からの多結晶珪素／
珪素化合物ラインと置き換えるための、低抵抗物質を探
すことが大いに必要である。このため金属をゲートライ
ン構造の中に設計する努力がなされている。この１つの
例はゲートスタック構造であり、これは多結晶珪素を覆
う窒化金属を覆うタングステンを含むものであるが、そ
の他の多くのゲートスタック構造も提案されている。
【０００４】ゲートスタックエッチングに関しては更に
別の難しさがあって、それはいくつかの起伏形状が存在
するため従来型の絶縁技術ではゲートスタックが活性
（環状凹地）領域の上よりも高い頂上酸化物となってし
まうことである。従ってエッチング対象領域からゲート
スタックを完全に消去するためにはかなりの量の過剰エ
ッチングが必要とされる。
【０００５】しかしながら、複雑なＤＲＡＭトランジス
タゲートスタックをエッチングする事が難しいことは既
に証明済みである。従前のエッチングでは内部層選択性
が低くまたエッチングの均一性も低い。これらのエッチ
ングは厚い多結晶珪素層を具備しかつウェファの起伏形
状が最小で、従ってゲート酸化物が露出して除去される
前に多結晶珪素層の中で停止し、続いて多結晶珪素エッ
チングステップに移ることが出来るようなスタックの上
にのみ作用する。従前のエッチングはまた、０．２５ミ
クロン以下の長さのゲートをエッチングするために必要
な形状制御は出来ない。スタックエッチング工程
【０００６】提案されているエッチング工程は上記の困
難さを、高い内部層選択性を具備した低圧、高密度プラ
ズマ処理条件を統合したセットを使用することで解決し
ている。提案されている高い選択性で均一なエッチング
工程は、薄い（１００ナノメートル以下）の多結晶珪素
層の中で停止することが可能であり、これは環状凹地境
界部分の線条残部を消去するためにＤＲＡＭスタック内
で各々の層を１００パーセント完全にエッチングするこ
とが必要なＬＯＣＯＳ起伏形状に於いても可能である。
【０００７】提案されたエッチング工程の特長には以下
が含まれる： ・ウェファ全体に渡っての非常に優れたエッチングの均
一性（典型的な非均一性は、３パーセント以下）； ・ゲートスタック層の間の高いエッチング選択性（窒化
珪素：タングステン ２．４：１，タングステン：窒化
チタン ５．５：１，多結晶珪素：酸化物 ４２０：
１）； ・過酷なウェファ起伏形状で要求される、個別層の長い
過剰エッチング（１００パーセント）を実行することが
可能； ・０．２５ミクロンゲート上でゲート形状は９０度に近
い； ・ゲート酸化物損失が最小（典型的に２ナノメートル未
満）； ・ゲート長がウェファ表面に渡って非常に均一；そして ・クラスタプラットフォーム上で実施される場合は高い
生産性の工程。
【０００８】開示された発明を添付図を参照して説明す
る、これらの図は本発明の重要な実施例を図示してお
り、ここに示すことで仕様として組み込む。
【０００９】
【提出された実施例の詳細な説明】本出願の多数の革新
的な知見を、今回提出された実施例を特に参照して説明
する。しかしながら、このクラスの実施例は此処に示す
革新的な知見の多数の特長的な使用例の内の極いくつか
を提供するに過ぎないことを理解されたい。一般的に本
出願の仕様の中で言及される事は、種々の特許請求の全
てに対して必ずしも範囲を定めるものでは無い。更に、
いくつかの記述はいくつかの発明的特徴に適合するが、
その他に適合するものでは無い。
【００１０】提案された処理工程は好適に複雑なＤＲＡ
Ｍトランジスタゲートスタックをエッチングするために
使用される。一例としてこの様なスタックは下記の層で
構成される：窒化珪素、タングステン、窒化チタン、お
よび多結晶珪素。これらのゲートスタックは２５６メガ
ビットまたはそれ以上の製品で応用される能力を有し、
これらは低い抵抗のワードラインを必要とする。典型的
な２５６メガビットゲートスタックの材質の厚さは：窒
化珪素１５０ナノメートル、タングステン６０ナノメー
トル、窒化チタン２０ナノメートル、多結晶珪素９０ナ
ノメートル、そしてゲート二酸化珪素８ナノメートルで
ある。本発明に基づく革新的なエッチング工程は０．２
５ミクロンおよびそれ以下の長さを具備したゲートを、
優れた形状、ウェファ全体に渡って優れた均一性のライ
ン幅、そして最少のゲート酸化物損失で製造する。
【００１１】提案されているエッチング工程は上記の困
難さを、高い内部層選択性を具備した低圧、高密度プラ
ズマ処理条件を統合したセットを使用することで解決し
ている。提案されている高い選択性で均一なエッチング
工程は、９０ナノメートルの多結晶珪素層の中で停止す
ることが可能であり、これは環状凹地境界部分の線条残
部を消去するためにＤＲＡＭスタック内で各々の層を１
００パーセント完全にエッチングすることが必要な２０
０ナノメートルのＬＯＣＯＳ起伏形状に於いても可能で
ある。
【００１２】図１に示されるように、本発明の革新的な
処理工程は５つのステップの低圧、高密度プラズマエッ
チング処理工程を使用しており、ゲートスタック内の４
つの層をエッチングするための１つのステップと、フォ
トレジストを焼却する１つのステップとを含む。これら
５つの処理ステップは好適にクラスタツールプラットフ
ォーム上の３つの個別のチャンバー内で実行される。
【００１３】第一チャンバー内で、スタックの窒化珪素
部分がエッチングされる（ステップ１００）。第二チャ
ンバー内で、タングステン（ステップ１１０）および窒
化チタン（ステップ１２０）がエッチングされる。第三
チャンバー内で、多結晶珪素がエッチングされる（ステ
ップ１３０）。第四チャンバー内でフォトレジストが焼
却され（ステップ１４０）て、処理工程が完了する。
【００１４】本発明の革新的な処理工程で採用する事の
出来る典型的なクラスターツールの上面図を図２に図示
する。４つの個別のチャンバーＣ１，Ｃ２，Ｃ３、およ
びＣ４が示されており、ウェファを処理するためのもの
である。２つの積載固定器ＬＬ１およびＬＬ２が図示さ
れており、ウェファ（２１０）がＬＬ１の中に図示され
ている。クラスタツールの中心にはウェファ取り扱い機
器（２２０）が図示されている。
【００１５】多重チャンバークラスタ手法は高い生産性
を可能とするが、それはウェファがエッチング処理工程
を通して真空下に保持されるためである。この処理工程
はより安定しており、それは各々のチャンバーが１種類
または２種類の化学物質およびエッチング材しか許さな
いからである。ゲート酸化物の金属汚染もまた最少にな
るが、それはウェファが多結晶珪素エッチングチャンバ
ーに行く前にタングステンおよび窒化チタンが取り除か
れるからである。
【００１６】本発明のスタックエッチング処理工程の提
出された実施例が図３Ａから図３Ｆに図示されている。
図から解るように、フォトレジスト３００は第一エッチ
ングに対してその下側のＳｉＮ層３１０をマスクしてい
る。
【００１７】以下の表は、今回提出された実施例の特定
の情況の中で、此処に説明する革新的な処理工程の実施
例を使用した実際の特定の試験結果を示す。これらの特
定の値は単に提出された実施例に関する詳細を提供し、
図３Ａ−図３Ｆの理解を助けるためのものであって、本
発明の必要な特徴の範囲を定めるもので無いことを理解
されたい。
【００１８】以下のサンプルパラメータは１５センチ
（６インチ）ウェファーに対するものである：エッチングチャンバー＃１ ステップ＃１窒化珪素エッチング 電源電力： ２０００ワット バイアス電力：１００ワット 圧力： ６ミリトール ウェファＨｅ背圧： １０トール ウェファ温度： ２３度Ｃ ＣＦ4流量： ５０ｓｃｃｍ Ｓｉ3Ｎ4エッチング速度： ４．６ナノメートル／秒 Ｓｉ3Ｎ4エッチング速度均一性： ２パーセント、１シ
グマ Ｗエッチング速度： １．９ナノメートル／秒 Ｓｉ3Ｎ4のＷに対する選択性： ２．４：１ Ｓｉ3Ｎ4エッチング速度：Ｗエッチング速度Ｓ ｉ3Ｎ4過剰エッチング：元膜の５０パーセント
【００１９】エッチングチャンバー＃２ ステップ＃２タングステンエッチング 電源電力： １７００ワット バイアス電力： ２３ワット 圧力： ６ミリトール ウェファＨｅ背圧： １０トール ウェファ温度： ２３度Ｃ ＳＦ4流量： ９３ｓｃｃｍ Ｎ2流量： １４ｓｃｃｍ Ｗエッチング速度： ５ナノメートル／秒 Ｗエッチング速度均一性： ３パーセント、１シグマ ＴｉＮエッチング速度： ０．９ナノメートル／秒 ＷのＴｉＮに対する選択性： ５．５：１ Ｗエッチング速度：ＴｉＮエッチング速度 Ｗ過剰エッチング：１００パーセントまたはそれ以上ステップ＃３窒化チタンエッチング 電源電力： １５００ワット バイアス電力： ２０ワット 圧力： ６ミリトール ウェファＨｅ背圧： １０トール ウェファ温度： ２３度Ｃ Ａｒ流量： １５０ｓｃｃｍ Ｃｌ2流量： ３０ｓｃｃｍ ＴｉＮエッチング速度： ３ナノメートル／秒 多結晶珪素エッチング速度： ３ナノメートル／秒 ＴｉＮの多結晶珪素に対する選択性： １：１ ＴｉＮエッチング速度：多結晶珪素エッチング速度 ＴｉＮ過剰エッチング：元膜の１００パーセント
【００２０】エッチングチャンバー＃３ ステップ＃４多結晶珪素エッチング 電源電力： １０００ワット バイアス電力： ２８ワット 圧力： ６ミリトール ウェファＨｅ背圧： １０トール ウェファ温度： ２３度Ｃ ＨＢｒ流量： １０ｓｃｃｍ Ｃｌ２流量： ３０ｓｃｃｍ ８０パーセントＨｅ／２０パーセントＯ2流量： ３５
ｓｃｃｍ 多結晶珪素エッチング速度： ２１０ナノメートル／秒 多結晶珪素エッチング速度均一性： ３パーセント、１
シグマ 酸化物エッチング速度： ０．５ナノメートル／秒 酸化物エッチング速度均一性： ７．５パーセント、１
シグマ 多結晶珪素の酸化物に対する選択性： ４２０：１ 多結晶珪素エッチング速度：酸化物エッチング速度 多結晶珪素過剰エッチング：元膜の１００パーセント
【００２１】エッチングチャンバー＃４ ステップ＃５フォトレジスト焼却 電源電力： ２７５０ワット バイアス電力： ０ワット 圧力： ６ミリトール ウェファＨｅ背圧： １０トール ウェファ温度： ２３度Ｃ Ｏ２流量： １００ｓｃｃｍ フォトレジストエッチング速度： １０００ナノメート
ル／秒 フォトレジストエッチング速度均一性： ２パーセン
ト、１シグマ フォトレジスト過剰エッチング：元膜の１００パーセン
ト
【００２２】これらのいくつかの段階でのバイアス電力
レベルが非常に低いことに注意されたい。上記の例の中
では、電源電力のバイアス電力に対する比率は、タング
ステンエッチング中は７４：１、そして窒化チタンエッ
チング中は７５：１である。これらは低バイアスエッチ
ング条件の例に過ぎないが、本出願の中では電源電力と
バイアス電力の比率が３０：１を超えるものは低バイア
スエッチング条件と呼んでいる。
【００２３】勿論、特定のエッチング化学物質が使用さ
れているがこれに限定するものでは無い。上記のステッ
プ１−２に対して、その他のフッ素を基本とする化学物
質を選択的に代用することが可能であるし、一方ステッ
プ３および４に対して、その他の塩素源ガスを選択的に
Ｃｌ2と置き換えることが可能である。代替実施例
【００２４】この代替実施例の条件は上記のパラメータ
に類似しているが、窒化珪素エッチングに於いてＣＦ4
がＢＦ3と置き換えられている。更に加えて、窒化チタ
ンエッチングと多結晶珪素エッチングの両方に於いて、
ＢＣｌ3が塩素源として使用される。窒化チタンエッチ
ング及び多結晶珪素エッチングは共に低バイアスエッチ
ングである。更に別の代替実施例
【００２５】この代替実施例の条件は上記の第一代替実
施例のパラメータに類似しているが、窒化珪素エッチン
グに於いてＢＦ3がＮＦ3と置き換えられている。更に別の代替実施例
【００２６】この更に別の代替実施例に於いて、スタッ
ク内でＴｉＡｌＮがＴｉＮの代わりに使用されている。
この実施例の中でエッチング化学物質は上記の詳細な実
施例と基本的に同じのままである。
【００２７】高密度および単離ゲート長はウェファ表面
全体に渡って非常に均一である。以下の表は前後の結果
を示す。
【００２８】高密度ライン エッチング前平均：０．２７０ミクロンライン、０．２
３０ミクロン間隔； エッチング後平均：０．２６２ミクロンライン。 エッチング前３シグマ範囲：０．０１９ミクロン； エッチング後３シグマ範囲：０．０１６ミクロン
【００２９】単離ライン エッチング前平均：０．２２８ミクロンライン； エッチング後平均：０．１９７ミクロンライン。 エッチング前３シグマ範囲：０．０１４ミクロン； エッチング後３シグマ範囲：０．０１２ミクロン
【００３０】従来型ステップによる処理を継続して製造
を完了する、例えば更に別の内部誘電体の蒸着および平
板化、経路パターン化、第二金属蒸着およびエッチン
グ、保護被覆蒸着、エッチング接点開口などである。
【００３１】革新的実施例の開示されたクラスに基づけ
ば：支配的に珪素を含む多結晶材の層と、その上を覆う
導電性窒化金属層と、その上を覆う金属層とを含むゲー
トスタックのエッチング方法が提供されており、該方法
は以下のステップ：ａ）前記金属層を前記窒化金属層に
対して５：１以上の選択性を具備した低バイアスプラズ
マエッチング条件の下でパターン取りおよびエッチング
を行い；ｂ）前記ステップ（ａ）の後に、前記金属層で
露出された前記窒化金属層のエッチングを低圧高密度プ
ラズマ条件の下に行い；ｃ）前記（ｂ）の後に前記窒化
金属層で露出された前記多結晶材を低圧高密度プラズマ
条件の下に行うステップを含む前記方法が提供されてい
る。
【００３２】革新的実施例の別の開示されたクラスに基
づけば：支配的に珪素を含む多結晶材の層と、その上を
覆うチタンを含む窒化金属層と、その上を覆うタングス
テンを含む金属層と、その上を覆う珪素と窒素とを含む
層とを含むＤＲＡＭスタックのエッチング方法であっ
て、該方法は以下のステップ：ａ）前記珪素および窒素
層をパターン取りされたフォトレジスト層を使用して多
重チャンバークラスタツールの第一チャンバー内でエッ
チングし；ｂ）前記パターン取りされたフォトレジスト
層で露出された前記金属層を、低バイアス条件の下、前
記多重チャンバークラスタツールの第二チャンバー内で
フッ素エッチングし；そしてｃ）前記パターン取りされ
たフォトレジスト層で露出された前記窒化金属層を低バ
イアス条件の下、前記多重チャンバークラスタツールの
第二チャンバー内でエッチングし；そしてｄ）前記ステ
ップｃの後、前記パターン取りされたフォトレジスト層
で露出された前記多結晶材を、前記多重チャンバークラ
スタツールの第三チャンバー内でエッチングするステッ
プを含む前記方法が提供されている。
【００３３】修正および変化 当業者には理解されるであろうが、本出願の中で説明さ
れた革新的概念は、多くの応用分野に於いて修正並びに
変更する事が可能である、従って特許請求の範囲は此処
に例示された特定の知見で制限されるものでは無い。
【００３４】勿論、種々の材料および材料の組み合わせ
を用いて金属層を実現することが可能である。更に、此
処に示された特定のエッチング化学物質、層構成、およ
び層の厚さは単に図示を目的としたものであって、請求
された特許の範囲を定める意味合いは無い。
【００３５】この革新的な処理工程の知見は１ギガバイ
ト（０．１８ミクロン）にも応用出来る。更に加えて、
この処理工程はバイポーラまたはその他の素子技術に於
ける接点形成にも適用出来る。
【００３６】勿論、此処に示された特定のエッチング化
学物質、層構成、及び層の厚さは単に図示を目的とした
ものであって、請求された特許の範囲を定める意味合い
は無い。
【００３７】以上の説明に関して更に以下の項を開示す
る。 １．支配的に珪素を含む多結晶材の層と、その上を覆う
導電性窒化金属層と、その上を覆う金属層とを含むゲー
トスタックのエッチング方法であって： （ａ）前記金属層を前記窒化金属層に対して５：１以上
の選択性を具備した低バイアスプラズマエッチング条件
の下でパターン取りおよびエッチングを行い； （ｂ）前記ステップ（ａ）の後に、前記金属層で露出さ
れた前記窒化金属層のエッチングを低圧高密度プラズマ
条件の下に行い； （ｃ）前記ステップ（ｂ）の後に前記窒化金属層で露出
された前記多結晶材を低圧高密度プラズマ条件の下に行
う、以上のステップを含む前記方法
【００３８】２．第１項記載の方法に於いて、前記金属
層がタングステンを含む前記方法。
【００３９】３．第１項記載の方法に於いて、前記窒化
金属層がＴｉＮで構成された前記方法。
【００４０】４．第１項記載の方法に於いて、前記多結
晶材が珪化金属と組み合わされた珪素を含む、前記方
法。
【００４１】５．支配的に珪素を含む多結晶材の層と、
その上を覆うチタンを含む窒化金属層と、その上を覆う
タングステンを含む金属層と、その上を覆う珪素と窒素
とを含む層とを含むＤＲＡＭスタックのエッチング方法
であって： （ａ）前記珪素および窒素の層をパターン取りされたフ
ォトレジスト層を使用して多重チャンバークラスタツー
ルの第一チャンバー内でエッチングし； （ｂ）前記パターン取りされたフォトレジスト層で露出
された前記金属層を、低バイアス条件の下、前記多重チ
ャンバークラスタツールの第二チャンバー内でフッ素エ
ッチングし；そして （ｃ）前記パターン取りされたフォトレジスト層で露出
された前記窒化金属層を低バイアス条件の下、前記多重
チャンバークラスタツールの第二チャンバー内でエッチ
ングし；そして （ｄ）前記ステップｃの後、前記パターン取りされたフ
ォトレジスト層で露出された前記多結晶材を、前記多重
チャンバークラスタツールの第三チャンバー内でエッチ
ングする、以上のステップを含む前記方法
【００４２】６．第５項記載の方法に於いて、前記珪素
および窒素の層が窒化珪素から成る前記方法。
【００４３】７．第５項記載の方法に於いて、前記窒化
金属層がＴｉＮから成る前記方法。
【００４４】８．第５項記載の方法に於いて、前記多結
晶材が珪化金属と組み合わされた珪素を含む、前記方
法。
【００４５】９．第５項記載の方法に於いて、前記スタ
ックが低圧、高密度プラズマエッチングを使用してエッ
チングされる、前記方法。
【００４６】10．５つのステップの低圧、高密度プラズ
マエッチング処理工程が、高い内部層選択性を具備した
複雑なＤＲＡＭトランジスタゲートスタックをエッチン
グするために使用されている。この様なスタックは典型
的に以下の層を含む：窒化珪素３１０、タングステン３
２０、窒化チタン３３０、及び多結晶珪素３４０。この
処理工程はゲートスタック内の４層の各々に対する１つ
のステップと、フォトレジストを焼却するための１つの
ステップを含む。これらの５つの処理ステップは好適に
クラスタツールプラットフォーム上の４つの個別のチャ
ンバー内で実行される。本発明の革新的なエッチング処
理工程は、０．２５ミクロン以下の長さのゲートを、優
れた形状、ウェファ全体に渡っての優れたライン幅均一
性を備え、そして最少のゲート酸化物損失で製造する。
【図面の簡単な説明】
【図１】図１は複雑なゲートスタックをエッチングする
ための革新的な処理工程フローを示す。
【図２】図２はクラスターツールの上面図を示す。
【図３】図３は本発明の提出された実施例に基づくスタ
ックエッチングを示し、Ａはフォトレジスト層で露出さ
れた窒化珪素層の状態、Ｂは窒化珪素層がエッチングさ
れた状態、Ｃはタングステン層がエッチングされた状
態、Ｄは窒化チタンがエッチングされた状態、Ｅは多結
晶珪素がエッチングされた状態、そしてＦはフォトレジ
スト層が焼却された状態を示す。
【符号の説明】
２１０ ウェファ ３００ フォトレジスタ層 ３１０ 窒化珪素層 ３２０ タングステン層 ３３０ 窒化チタン層 ３４０ 多結晶珪素層
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ // Ｃ２３Ｆ 4/00

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 支配的に珪素を含む多結晶材の層と、そ
    の上を覆う導電性窒化金属層と、その上を覆う金属層と
    を含むゲートスタックのエッチング方法であって： （ａ）前記金属層を前記窒化金属層に対して５：１以上
    の選択性を具備した低バイアスプラズマエッチング条件
    の下でパターン取りおよびエッチングを行い； （ｂ）前記ステップ（ａ）の後に、前記金属層で露出さ
    れた前記窒化金属層のエッチングを低圧高密度プラズマ
    条件の下に行い； （ｃ）前記ステップ（ｂ）の後に前記窒化金属層で露出
    された前記多結晶材を低圧高密度プラズマ条件の下に行
    う、以上のステップを含む前記方法。
JP10021286A 1997-01-31 1998-02-02 ゲートスタックのエッチング方法 Pending JPH10247641A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3679997P 1997-01-31 1997-01-31
US036799 1997-01-31

Publications (1)

Publication Number Publication Date
JPH10247641A true JPH10247641A (ja) 1998-09-14

Family

ID=21890724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10021286A Pending JPH10247641A (ja) 1997-01-31 1998-02-02 ゲートスタックのエッチング方法

Country Status (3)

Country Link
US (1) US6607985B1 (ja)
EP (1) EP0856877A1 (ja)
JP (1) JPH10247641A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7371692B2 (en) 2004-04-07 2008-05-13 Elpida Memory, Inc. Method for manufacturing a semiconductor device having a W/WN/polysilicon layered film
US9397140B2 (en) 2013-07-30 2016-07-19 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208004B1 (en) * 1998-08-19 2001-03-27 Philips Semiconductor, Inc. Semiconductor device with high-temperature-stable gate electrode for sub-micron applications and fabrication thereof
EP1195802A1 (en) * 2000-10-06 2002-04-10 Semiconductor300 GmbH & Co KG Process for forming conductor lines on a semiconductor product
US6696345B2 (en) 2002-01-07 2004-02-24 Intel Corporation Metal-gate electrode for CMOS transistor applications
US20030228755A1 (en) * 2002-06-07 2003-12-11 Esry Thomas Craig Method for metal patterning and improved linewidth control
DE102007054384A1 (de) * 2007-11-14 2009-05-20 Institut Für Solarenergieforschung Gmbh Verfahren zum Herstellen einer Solarzelle mit einer oberflächenpassivierenden Dielektrikumdoppelschicht und entsprechende Solarzelle
US8129270B1 (en) * 2008-12-10 2012-03-06 Novellus Systems, Inc. Method for depositing tungsten film having low resistivity, low roughness and high reflectivity
US12444651B2 (en) 2009-08-04 2025-10-14 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US9548228B2 (en) 2009-08-04 2017-01-17 Lam Research Corporation Void free tungsten fill in different sized features
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US9653353B2 (en) 2009-08-04 2017-05-16 Novellus Systems, Inc. Tungsten feature fill
CN102386076B (zh) * 2010-08-31 2014-12-03 中国科学院微电子研究所 金属栅层/高k栅介质层的叠层结构的刻蚀方法
US8642475B2 (en) 2010-12-21 2014-02-04 Globalfoundries Singapore Pte. Ltd. Integrated circuit system with reduced polysilicon residue and method of manufacture thereof
US20140021470A1 (en) * 2012-07-17 2014-01-23 International Business Machines Corporation Integrated circuit device including low resistivity tungsten and methods of fabrication
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US9978610B2 (en) 2015-08-21 2018-05-22 Lam Research Corporation Pulsing RF power in etch process to enhance tungsten gapfill performance
US10566211B2 (en) 2016-08-30 2020-02-18 Lam Research Corporation Continuous and pulsed RF plasma for etching metals
JP2018049915A (ja) * 2016-09-21 2018-03-29 マイクロン テクノロジー， インク． 半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2944796C2 (de) 1979-11-06 1983-12-08 Siemens Ag, 1000 Berlin Und 8000 Muenchen Anordnung zur Überwachung und Regelung einer Heizanordnung
CA1306072C (en) * 1987-03-30 1992-08-04 John E. Cronin Refractory metal - titanium nitride conductive structures and processes for forming the same
JP3137682B2 (ja) * 1991-08-12 2001-02-26 株式会社日立製作所 半導体装置の製造方法
JP2903883B2 (ja) * 1992-07-30 1999-06-14 日本電気株式会社 半導体装置の製造方法
JP3277414B2 (ja) * 1993-08-25 2002-04-22 ソニー株式会社 ドライエッチング方法
JP3281158B2 (ja) * 1993-12-28 2002-05-13 株式会社東芝 半導体装置の製造方法
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
WO1996027899A1 (en) * 1995-03-08 1996-09-12 International Business Machines Corporation Method for plasma etching an oxide/polycide structure
US5543362A (en) * 1995-03-28 1996-08-06 Motorola, Inc. Process for fabricating refractory-metal silicide layers in a semiconductor device
US5654570A (en) * 1995-04-19 1997-08-05 International Business Machines Corporation CMOS gate stack
US5935877A (en) * 1995-09-01 1999-08-10 Applied Materials, Inc. Etch process for forming contacts over titanium silicide
US5679591A (en) * 1996-12-16 1997-10-21 Taiwan Semiconductor Manufacturing Company, Ltd Method of making raised-bitline contactless trenched flash memory cell

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7371692B2 (en) 2004-04-07 2008-05-13 Elpida Memory, Inc. Method for manufacturing a semiconductor device having a W/WN/polysilicon layered film
US9397140B2 (en) 2013-07-30 2016-07-19 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US6607985B1 (en) 2003-08-19
EP0856877A1 (en) 1998-08-05

Similar Documents

Publication Publication Date Title
JPH10247641A (ja) ゲートスタックのエッチング方法
US5880035A (en) Dry etching method
US7803710B2 (en) Method for fabricating semiconductor device capable of decreasing critical dimension in peripheral region
US7018930B2 (en) Method for fabricating semiconductor device
US20010036732A1 (en) Method of manufacturing semiconductor device having minute gate electrodes
JP2001077321A (ja) ポリシリコン・マスクと化学機械研摩（ｃｍｐ）平坦化を使用して２通りの異なるゲート誘電体厚を製作するためのプロセス
US5164331A (en) Method of forming and etching titanium-tungsten interconnects
US5856239A (en) Tungsten silicide/ tungsten polycide anisotropic dry etch process
JP3088178B2 (ja) ポリシリコン膜のエッチング方法
KR100316028B1 (ko) 메모리소자의 메탈 전극 형성방법
US6074952A (en) Method for forming multi-level contacts
CN100547729C (zh) 利用钨作为牺牲硬掩膜制造半导体器件的方法
US6537906B1 (en) Methods for fabricating semiconductor devices
US20040121593A1 (en) Method for manufacturing semiconductor device through use of mask material
US6395639B1 (en) Process for improving line width variations between tightly spaced and isolated features in integrated circuits
KR100714287B1 (ko) 반도체 소자의 패턴 형성방법
JP2907314B2 (ja) 半導体装置の製造方法
JP2001127039A (ja) 半導体装置の製造方法
US6406999B1 (en) Semiconductor device having reduced line width variations between tightly spaced and isolated features
JPH11260798A (ja) 異方性エッチング方法
KR20040059981A (ko) 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법
KR100832027B1 (ko) 하드마스크의 경사 프로파일을 방지할 수 있는반도체소자의 패턴 형성방법
US20020142596A1 (en) Method for selectively etching silicon and/or metal silicides
KR100312973B1 (ko) 메모리소자의 메탈 전극 형성방법
KR100665902B1 (ko) 반도체 소자 제조 방법