JPH10247699A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10247699A JPH10247699A JP4934497A JP4934497A JPH10247699A JP H10247699 A JPH10247699 A JP H10247699A JP 4934497 A JP4934497 A JP 4934497A JP 4934497 A JP4934497 A JP 4934497A JP H10247699 A JPH10247699 A JP H10247699A
- Authority
- JP
- Japan
- Prior art keywords
- carrier substrate
- wiring board
- printed wiring
- semiconductor device
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/303—Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 本発明は、電気的な接続部分への異物及び埃
の付着を防止するとともに、接続信頼性の高い半導体装
置を提供することを目的とする。 【解決手段】 半導体装置のキャリア基板３１の主面で
ある半導体実装面には半導体チップが載置される。裏面
であるプリント配線基板対向面には、キャリア基板３１
の外部端子である電極ランド３５が形成される。また、
プリント配線基板対向面の外縁部には、前記電極ランド
３５を外囲するように側壁３９が形成される。これによ
って、キャリア基板３１とプリント配線基板との間の接
続部分への異物及び埃の進入を防止することができる。
また、キャリア基板３１の外縁部の厚みが増加するの
で、接続部分の断線等を防止することもできる。
の付着を防止するとともに、接続信頼性の高い半導体装
置を提供することを目的とする。 【解決手段】 半導体装置のキャリア基板３１の主面で
ある半導体実装面には半導体チップが載置される。裏面
であるプリント配線基板対向面には、キャリア基板３１
の外部端子である電極ランド３５が形成される。また、
プリント配線基板対向面の外縁部には、前記電極ランド
３５を外囲するように側壁３９が形成される。これによ
って、キャリア基板３１とプリント配線基板との間の接
続部分への異物及び埃の進入を防止することができる。
また、キャリア基板３１の外縁部の厚みが増加するの
で、接続部分の断線等を防止することもできる。
Description
【０００１】
【発明の属する技術分野】本発明は、プリント配線基板
の配線と電気的に接続される外部端子が形成される半導
体装置に関する。
の配線と電気的に接続される外部端子が形成される半導
体装置に関する。
【０００２】
【従来の技術】近年、半導体チップの集積度が向上し、
その半導体チップの外部端子の間隔が狭小となり、電気
的に接続されるプリント配線基板の配線とサイズが異な
り、前記半導体チップをプリント配線基板に直接接続す
ることが容易ではなくなってきている。このため、半導
体チップとプリント配線基板との間にキャリア基板を介
在させて、このキャリア基板を用いて半導体チップとプ
リント配線基板とを電気的に接続している。
その半導体チップの外部端子の間隔が狭小となり、電気
的に接続されるプリント配線基板の配線とサイズが異な
り、前記半導体チップをプリント配線基板に直接接続す
ることが容易ではなくなってきている。このため、半導
体チップとプリント配線基板との間にキャリア基板を介
在させて、このキャリア基板を用いて半導体チップとプ
リント配線基板とを電気的に接続している。
【０００３】例えば、従来のキャリア基板の主面には、
間隔の狭小な電極パターンが形成されており、裏面に
は、スルーホール等を介して前記電極パターンと電気的
に接続された電極ランドが比較的大きい間隔で形成され
ている。そして、図４に示すように、従来のキャリア基
板１１の主面に半導体チップ１２を搭載して半導体チッ
プ１２の外部端子を電極パターンに接続し、裏面がプリ
ント配線基板１３と対向するようにキャリア基板１１を
プリント配線基板１３に載置して電極ランド１４をプリ
ント配線基板１３の配線に接続することで、半導体チッ
プ１２とプリント配線基板１３とを電気的に接続してい
る。
間隔の狭小な電極パターンが形成されており、裏面に
は、スルーホール等を介して前記電極パターンと電気的
に接続された電極ランドが比較的大きい間隔で形成され
ている。そして、図４に示すように、従来のキャリア基
板１１の主面に半導体チップ１２を搭載して半導体チッ
プ１２の外部端子を電極パターンに接続し、裏面がプリ
ント配線基板１３と対向するようにキャリア基板１１を
プリント配線基板１３に載置して電極ランド１４をプリ
ント配線基板１３の配線に接続することで、半導体チッ
プ１２とプリント配線基板１３とを電気的に接続してい
る。
【０００４】
【発明が解決しようとする課題】上述の半導体チップ１
２とキャリア基板１１との間、及びキャリア基板１１と
プリント配線基板１３との間には、電気的な接続部分の
厚みによって、図４に示すようにある程度の隙間が形成
されている。従って、この隙間から異物及び埃が入り込
み、異物が前記接続部分に付着して短絡したり、埃が付
着して高熱を生じたりするなどの不具合が生じるといっ
た問題がある。
２とキャリア基板１１との間、及びキャリア基板１１と
プリント配線基板１３との間には、電気的な接続部分の
厚みによって、図４に示すようにある程度の隙間が形成
されている。従って、この隙間から異物及び埃が入り込
み、異物が前記接続部分に付着して短絡したり、埃が付
着して高熱を生じたりするなどの不具合が生じるといっ
た問題がある。
【０００５】また、近年の電子機器の縮小化に伴って、
ＩＣ、ＬＳＩなどの半導体チップ１２には高密度化及び
薄型化が図られており、キャリア基板１１も小型化及び
薄型化が図られている。このため、実装時の熱、使用時
の発熱又は外力によって生じるキャリア基板の反り等に
よって、接続部分が断線するなどの不具合が生じるとい
った問題が生じている。
ＩＣ、ＬＳＩなどの半導体チップ１２には高密度化及び
薄型化が図られており、キャリア基板１１も小型化及び
薄型化が図られている。このため、実装時の熱、使用時
の発熱又は外力によって生じるキャリア基板の反り等に
よって、接続部分が断線するなどの不具合が生じるとい
った問題が生じている。
【０００６】キャリア基板１１と半導体チップ１２との
間については、実装時にその間を樹脂封止することで、
異物等の進入の防止及び接続信頼性を高めることができ
る。しかし、キャリア基板１１とプリント配線基板１３
との間においては、樹脂封止することができない。これ
は、樹脂封止するときの熱によって、プリント配線基板
１３に実装されている他の部品を破壊しまう場合がある
とともに、樹脂封止することでキャリア基板１１は固着
されるので、半導体チップ１２に故障がある場合にプリ
ント配線基板１３から取り外せないという問題があるた
めである。従って、キャリア基板１１とプリント配線基
板１３との間においては、異物等の進入の防止及び接続
信頼性を確保することができないという問題がある。
間については、実装時にその間を樹脂封止することで、
異物等の進入の防止及び接続信頼性を高めることができ
る。しかし、キャリア基板１１とプリント配線基板１３
との間においては、樹脂封止することができない。これ
は、樹脂封止するときの熱によって、プリント配線基板
１３に実装されている他の部品を破壊しまう場合がある
とともに、樹脂封止することでキャリア基板１１は固着
されるので、半導体チップ１２に故障がある場合にプリ
ント配線基板１３から取り外せないという問題があるた
めである。従って、キャリア基板１１とプリント配線基
板１３との間においては、異物等の進入の防止及び接続
信頼性を確保することができないという問題がある。
【０００７】本発明は、接続部分への異物及び埃等の付
着を防止するとともに、接続信頼性の高い半導体装置を
提供することを目的とする。
着を防止するとともに、接続信頼性の高い半導体装置を
提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
プリント配線基板と対向する面に、前記プリント配線基
板の配線と電気的に接続される外部端子が形成された半
導体装置において、前記配線と前記外部端子とが接続さ
れる接続部分を外囲する側壁が前記面に形成されている
ことを特徴とする。
プリント配線基板と対向する面に、前記プリント配線基
板の配線と電気的に接続される外部端子が形成された半
導体装置において、前記配線と前記外部端子とが接続さ
れる接続部分を外囲する側壁が前記面に形成されている
ことを特徴とする。
【０００９】上述の構成によれば、前記外部端子が前記
プリント配線基板の配線に電気的に接続されると、その
接続部分が前記側壁、プリント配線基板及び前記面によ
って覆われることになる。これによって、電気的に接続
された部分に埃及び異物等の進入を防止することができ
る。
プリント配線基板の配線に電気的に接続されると、その
接続部分が前記側壁、プリント配線基板及び前記面によ
って覆われることになる。これによって、電気的に接続
された部分に埃及び異物等の進入を防止することができ
る。
【００１０】また、前記半導体装置は、半導体チップと
キャリア基板とで構成されていてもよく、この場合、半
導体チップがキャリア基板の主面に載置されるととも
に、前記キャリア基板の裏面に前記プリント配線基板と
接続される外部端子が形成されている。
キャリア基板とで構成されていてもよく、この場合、半
導体チップがキャリア基板の主面に載置されるととも
に、前記キャリア基板の裏面に前記プリント配線基板と
接続される外部端子が形成されている。
【００１１】また、前記半導体装置は、内部に半導体チ
ップが封止され、プリント配線基板と対向する面に前記
プリント配線基板の配線と電気的に接続される外部端子
が形成された基体からなっていてもよい。
ップが封止され、プリント配線基板と対向する面に前記
プリント配線基板の配線と電気的に接続される外部端子
が形成された基体からなっていてもよい。
【００１２】また、前記側壁を前記半導体装置の裏面の
外縁部に設けてもよい。これによって、前記半導体装置
の外縁部の厚みが増加するので、実装時の熱、使用時の
発熱又は外力によって生じる基体自体の反り等を防止す
ることができ、外部端子と配線との接続部分の破損を防
止することができる。
外縁部に設けてもよい。これによって、前記半導体装置
の外縁部の厚みが増加するので、実装時の熱、使用時の
発熱又は外力によって生じる基体自体の反り等を防止す
ることができ、外部端子と配線との接続部分の破損を防
止することができる。
【００１３】
【発明の実施の形態】本発明の半導体装置の実施の形態
を図を用いつつ、以下に説明を行う。
を図を用いつつ、以下に説明を行う。
【００１４】（第１の実施の形態）第１の実施の形態で
は、本発明の半導体装置に用いられるキャリア基板につ
いて、説明を行う。このキャリア基板は、半導体チップ
とプリント配線基板との間に介在され、半導体チップと
プリント配線基板とを電気的に接続するために用いられ
る。
は、本発明の半導体装置に用いられるキャリア基板につ
いて、説明を行う。このキャリア基板は、半導体チップ
とプリント配線基板との間に介在され、半導体チップと
プリント配線基板とを電気的に接続するために用いられ
る。
【００１５】図１（ａ）は、キャリア基板の裏面側であ
るプリント配線基板対向面を概略的に示した斜視図であ
り、図１（ｂ）はキャリア基板の主面である半導体実装
面を概略的に示した断面斜視図である。キャリア基板３
１は、ガラスエポキシ樹脂系の材料から成り、多層構造
に形成された矩形の平らな基板である。キャリア基板３
１の主面である半導体実装面には、半導体チップが搭載
される。従って、この半導体実装面には、半導体チップ
の外部端子である電極バンプと電気的に接続できるよう
に電極パターンが形成される。
るプリント配線基板対向面を概略的に示した斜視図であ
り、図１（ｂ）はキャリア基板の主面である半導体実装
面を概略的に示した断面斜視図である。キャリア基板３
１は、ガラスエポキシ樹脂系の材料から成り、多層構造
に形成された矩形の平らな基板である。キャリア基板３
１の主面である半導体実装面には、半導体チップが搭載
される。従って、この半導体実装面には、半導体チップ
の外部端子である電極バンプと電気的に接続できるよう
に電極パターンが形成される。
【００１６】この電極パターンは、キャリア基板３１に
形成されるスルーホール及び内部配線によって、キャリ
ア基板３１の裏面側であるプリント配線基板対向面に形
成されるキャリア基板３１の外部端子である電極ランド
３５に接続される。
形成されるスルーホール及び内部配線によって、キャリ
ア基板３１の裏面側であるプリント配線基板対向面に形
成されるキャリア基板３１の外部端子である電極ランド
３５に接続される。
【００１７】また、キャリア基板３１のプリント配線基
板対向面の電極ランド３５を外囲する外縁部に、厚みが
前記電極ランド３５と配線との接続部分の厚みと同じに
なるように側壁３９（例えば、幅５０μｍ〜１００μ
ｍ）が形成される。この側壁３９は、前記キャリア基板
３１と同様にガラスエポキシ系の材料から成り、多層構
造に形成される。なお、キャリア基板３１及び側壁３９
は、セラミック材質の材料から成ってもよい。
板対向面の電極ランド３５を外囲する外縁部に、厚みが
前記電極ランド３５と配線との接続部分の厚みと同じに
なるように側壁３９（例えば、幅５０μｍ〜１００μ
ｍ）が形成される。この側壁３９は、前記キャリア基板
３１と同様にガラスエポキシ系の材料から成り、多層構
造に形成される。なお、キャリア基板３１及び側壁３９
は、セラミック材質の材料から成ってもよい。
【００１８】前記キャリア基板３１は、例えば、次のよ
うにして製造される。先ず、原料調合及び成形が行わ
れ、ガラスエポキシ樹脂系の一枚のシート、例えば６０
μｍのシートが生成される。そして、テープカッティン
グ、打ち抜き、スルーホールパンチング、スルーホール
メタライズ充填、メタライズ印刷の各工程が順に行わ
れ、多層構造のキャリア基板１の各層に相当するシート
が製造される。次に、製造されたシートが複数枚積層さ
れ、所定の大きさに外形加工される。これによって、主
面に電極パターンが形成され、裏面に電極ランド３５が
形成された多層構造の基板が製造される。さらに、前記
基板の裏面の電極ランド３５を外囲する外縁部に、他の
工程にてガラスエポキシ樹脂系のシートが積層されて製
造された枠形状の側壁３９が積層され、前記キャリア基
板３１が製造される。なお、側壁３９の厚みは、積層す
るシートを増減させることで調節することができる。
うにして製造される。先ず、原料調合及び成形が行わ
れ、ガラスエポキシ樹脂系の一枚のシート、例えば６０
μｍのシートが生成される。そして、テープカッティン
グ、打ち抜き、スルーホールパンチング、スルーホール
メタライズ充填、メタライズ印刷の各工程が順に行わ
れ、多層構造のキャリア基板１の各層に相当するシート
が製造される。次に、製造されたシートが複数枚積層さ
れ、所定の大きさに外形加工される。これによって、主
面に電極パターンが形成され、裏面に電極ランド３５が
形成された多層構造の基板が製造される。さらに、前記
基板の裏面の電極ランド３５を外囲する外縁部に、他の
工程にてガラスエポキシ樹脂系のシートが積層されて製
造された枠形状の側壁３９が積層され、前記キャリア基
板３１が製造される。なお、側壁３９の厚みは、積層す
るシートを増減させることで調節することができる。
【００１９】図２（ａ）は、本発明のキャリア基板の実
装前の状態を概略的に示した断面図であり、図２（ｂ）
は本発明のキャリア基板の実装後の状態を概略的に示し
た断面図である。前述のようにして製造されたキャリア
基板３１の半導体実装面には、半導体チップ３３が載置
され、半導体チップ３３の電極バンプ３４が電極パター
ン３２に電気的に接続される。
装前の状態を概略的に示した断面図であり、図２（ｂ）
は本発明のキャリア基板の実装後の状態を概略的に示し
た断面図である。前述のようにして製造されたキャリア
基板３１の半導体実装面には、半導体チップ３３が載置
され、半導体チップ３３の電極バンプ３４が電極パター
ン３２に電気的に接続される。
【００２０】そして、半導体チップ３３とキャリア基板
３１との間及び半導体チップ３３側面部分にエポキシ系
樹脂４０が充填されて樹脂封止がなされる。なお、エポ
キシ系樹脂から成るシートを半導体チップとキャリア基
板３１との間に敷き、半導体チップ３３をキャリア基板
３１上に実装するときの熱によって、エポキシ系樹脂か
ら成るシートを溶融させて樹脂封止を行うようにしても
よい。
３１との間及び半導体チップ３３側面部分にエポキシ系
樹脂４０が充填されて樹脂封止がなされる。なお、エポ
キシ系樹脂から成るシートを半導体チップとキャリア基
板３１との間に敷き、半導体チップ３３をキャリア基板
３１上に実装するときの熱によって、エポキシ系樹脂か
ら成るシートを溶融させて樹脂封止を行うようにしても
よい。
【００２１】半導体チップ３３が搭載されたキャリア基
板３１は、プリント配線基板３７に載置され、キャリア
基板３１の電極ランド３５がプリント配線基板３７上に
形成された配線３６と電気的に接続される。
板３１は、プリント配線基板３７に載置され、キャリア
基板３１の電極ランド３５がプリント配線基板３７上に
形成された配線３６と電気的に接続される。
【００２２】上述のように、キャリア基板３１のプリン
ト配線基板対向面の外縁部に側壁３９を設けることで、
電極ランド３５と配線３６との接続部分はキャリア基板
３１、プリント配線基板３７及び側壁３９にて覆われる
ことになる。従って、樹脂封止のされないキャリア基板
３１とプリント配線基板３７との間に形成される前記接
続部分への異物及び埃の進入を防止することができる。
このため、異物の進入による前記接続部分の短絡を防止
するとともに、埃の進入による前記接続部分の高熱の発
生を防止することができる。また、キャリア基板３１の
外縁部分の厚みが増加するので、実装時の熱、使用時の
発熱又は外力によるキャリア基板３１自体の反り等を防
止することでき、前記接続部分の断線等を防止すること
ができる。
ト配線基板対向面の外縁部に側壁３９を設けることで、
電極ランド３５と配線３６との接続部分はキャリア基板
３１、プリント配線基板３７及び側壁３９にて覆われる
ことになる。従って、樹脂封止のされないキャリア基板
３１とプリント配線基板３７との間に形成される前記接
続部分への異物及び埃の進入を防止することができる。
このため、異物の進入による前記接続部分の短絡を防止
するとともに、埃の進入による前記接続部分の高熱の発
生を防止することができる。また、キャリア基板３１の
外縁部分の厚みが増加するので、実装時の熱、使用時の
発熱又は外力によるキャリア基板３１自体の反り等を防
止することでき、前記接続部分の断線等を防止すること
ができる。
【００２３】（第２の実施の形態）第２の実施の形態で
は、本発明の半導体装置に用いられるＣＳＰ（Ｃｈｉｐ
Ｓｃａｌｅ Ｐａｃｋａｇｅ）タイプの基体について説
明を行う。この基体は、半導体チップを内部に封止して
パッケージしたものである。
は、本発明の半導体装置に用いられるＣＳＰ（Ｃｈｉｐ
Ｓｃａｌｅ Ｐａｃｋａｇｅ）タイプの基体について説
明を行う。この基体は、半導体チップを内部に封止して
パッケージしたものである。
【００２４】図３は、ＣＳＰタイプの基体を概略的に示
した断面斜視図である。なお、図２と同様の構成には同
一の参照符号を付して説明を省略する。基体４５内部に
は半導体チップ３３が封止（例えば、樹脂封止）され、
プリント配線基板対向面には電極ランド３５が形成され
る。また、このプリント配線基板対向面の電極ランド３
５を外囲する外縁部には、電極ランド３５とプリント配
線基板３７の配線３６との接続部分の厚みと同じ厚みを
有する側壁３９が形成される。
した断面斜視図である。なお、図２と同様の構成には同
一の参照符号を付して説明を省略する。基体４５内部に
は半導体チップ３３が封止（例えば、樹脂封止）され、
プリント配線基板対向面には電極ランド３５が形成され
る。また、このプリント配線基板対向面の電極ランド３
５を外囲する外縁部には、電極ランド３５とプリント配
線基板３７の配線３６との接続部分の厚みと同じ厚みを
有する側壁３９が形成される。
【００２５】この基体４５はプリント配線基板３７に載
置され、基体４５の電極ランド３５がプリント配線基板
３７の配線３６に接続される。これによって、半導体チ
ップ３３とプリント配線基板３７とが電気的に接続され
る。この場合、電極ランド３５と配線３６との接続部分
は、基体４５のプリント配線基板対向面、プリント配線
基板３７及び側壁３９にて覆われることになる。したが
って、第１の実施の形態にて説明したような効果を奏す
ることができる。即ち、接続部分への異物及び埃の進入
を防止することができるとともに、前記接続部分の断線
等を防止することができる。
置され、基体４５の電極ランド３５がプリント配線基板
３７の配線３６に接続される。これによって、半導体チ
ップ３３とプリント配線基板３７とが電気的に接続され
る。この場合、電極ランド３５と配線３６との接続部分
は、基体４５のプリント配線基板対向面、プリント配線
基板３７及び側壁３９にて覆われることになる。したが
って、第１の実施の形態にて説明したような効果を奏す
ることができる。即ち、接続部分への異物及び埃の進入
を防止することができるとともに、前記接続部分の断線
等を防止することができる。
【００２６】なお、上述の第２の実施の形態では、ＣＳ
Ｐタイプの基体４５に側壁３９を形成したが，内部に半
導体チップが封止され、プリント配線基板対向面に電極
ランドが形成される基体、例えばＢＧＡ（ＢａｌｌＧｒ
ｉｄ Ａｒｒａｙ）タイプの基体などに側壁３９を形成
するようにしてもよい。
Ｐタイプの基体４５に側壁３９を形成したが，内部に半
導体チップが封止され、プリント配線基板対向面に電極
ランドが形成される基体、例えばＢＧＡ（ＢａｌｌＧｒ
ｉｄ Ａｒｒａｙ）タイプの基体などに側壁３９を形成
するようにしてもよい。
【００２７】また、上述の第１の実施の形態及び第２の
実施の形態では、側壁３９の厚みは、前記電極ランド３
５と配線３６とを接続したときの厚みと同じになるよう
に形成されるが、少なくとも異物及び埃が進入するよう
な隙間が形成されない程度の厚みであればよい。また、
この厚みは、キャリア基板３１の強度に応じて設定され
るようにしてもよい。
実施の形態では、側壁３９の厚みは、前記電極ランド３
５と配線３６とを接続したときの厚みと同じになるよう
に形成されるが、少なくとも異物及び埃が進入するよう
な隙間が形成されない程度の厚みであればよい。また、
この厚みは、キャリア基板３１の強度に応じて設定され
るようにしてもよい。
【００２８】また、半導体チップ３３を直接プリント配
線基板３７に接続する場合には、半導体チップ３３の電
極バンプ３４が形成される面の外縁部に上述したような
側壁を設けるようにしてもよい。
線基板３７に接続する場合には、半導体チップ３３の電
極バンプ３４が形成される面の外縁部に上述したような
側壁を設けるようにしてもよい。
【００２９】
【発明の効果】上述の本発明によれば、半導体装置とプ
リント配線基板との間の接続部分への異物及び埃等の進
入を防止することができ、誤動作等の不具合の発生を防
止することができる。また、熱又は外力による基体の反
り等を防止することができるので、半導体装置とプリン
ト配線基板との間において高い接続信頼性を確保するこ
とができる。
リント配線基板との間の接続部分への異物及び埃等の進
入を防止することができ、誤動作等の不具合の発生を防
止することができる。また、熱又は外力による基体の反
り等を防止することができるので、半導体装置とプリン
ト配線基板との間において高い接続信頼性を確保するこ
とができる。
【図１】図１（ａ）は、本発明の半導体装置に用いられ
るキャリア基板の裏面側であるプリント配線基板対向面
を概略的に示した斜視図であり、図１（ｂ）は、図１
（ａ）のキャリア基板の主面側である半導体実装面を概
略的に示した断面斜視図である。
るキャリア基板の裏面側であるプリント配線基板対向面
を概略的に示した斜視図であり、図１（ｂ）は、図１
（ａ）のキャリア基板の主面側である半導体実装面を概
略的に示した断面斜視図である。
【図２】図２（ａ）は、キャリア基板の実装前の状態を
概略的に示した断面図であり、図２（ｂ）はキャリア基
板の実装後の状態を概略的に示した断面図である。
概略的に示した断面図であり、図２（ｂ）はキャリア基
板の実装後の状態を概略的に示した断面図である。
【図３】本発明の半導体装置に用いられるＣＳＰタイプ
の基体を概略的に示した断面斜視図である。
の基体を概略的に示した断面斜視図である。
【図４】図４（ａ）は、主面側に半導体チップが搭載さ
れ、裏面側の外部端子をプリント配線基板の配線に接続
したキャリア基板の状態を示す斜視図である。図４
（ｂ）は、図４（ａ）に示すキャリア基板の裏面側を示
す斜視図である。
れ、裏面側の外部端子をプリント配線基板の配線に接続
したキャリア基板の状態を示す斜視図である。図４
（ｂ）は、図４（ａ）に示すキャリア基板の裏面側を示
す斜視図である。
３１ キャリア基板 ３３ 半導体チップ ３５ 電極ランド ３６ 配線 ３７ プリント配線基板 ３９ 側壁
Claims (4)
- 【請求項１】 プリント配線基板と対向する面に、前記
プリント配線基板の配線と電気的に接続される外部端子
が形成された半導体装置において、 前記配線と前記外部端子とが接続される接続部分を外囲
する側壁が前記面に形成されていることを特徴とする半
導体装置。 - 【請求項２】 半導体チップがキャリア基板の主面に載
置されるとともに、前記キャリア基板の裏面に前記プリ
ント配線基板と接続される外部端子が形成されているこ
とを特徴とする請求項１に記載の半導体装置。 - 【請求項３】 内部に半導体チップが封止され、プリン
ト配線基板と対向する面に前記プリント配線基板の配線
と電気的に接続される外部端子が形成された基体からな
ることを特徴とする請求項１に記載の半導体装置。 - 【請求項４】 前記側壁は、前記裏面の外縁部に設けら
れることを特徴とする請求項１乃至請求項３のいずれか
に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4934497A JPH10247699A (ja) | 1997-03-04 | 1997-03-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4934497A JPH10247699A (ja) | 1997-03-04 | 1997-03-04 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10247699A true JPH10247699A (ja) | 1998-09-14 |
Family
ID=12828398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4934497A Pending JPH10247699A (ja) | 1997-03-04 | 1997-03-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10247699A (ja) |
-
1997
- 1997-03-04 JP JP4934497A patent/JPH10247699A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7119427B2 (en) | Stacked BGA packages | |
| US5677575A (en) | Semiconductor package having semiconductor chip mounted on board in face-down relation | |
| KR100546374B1 (ko) | 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법 | |
| KR100692441B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| US5866949A (en) | Chip scale ball grid array for integrated circuit packaging | |
| EP1111676A2 (en) | Unit interconnection substrate for electronic parts | |
| JPH02133943A (ja) | 高集積回路及びその製造方法 | |
| JP2001035960A (ja) | 半導体装置および製造方法 | |
| CN100524717C (zh) | 芯片内埋的模块化结构 | |
| JP3016910B2 (ja) | 半導体モジュール構造 | |
| JP3150108B2 (ja) | ボールグリッドアレイパッケージの実装構造 | |
| JPS5988864A (ja) | 半導体装置の製造方法 | |
| JP3166490B2 (ja) | Ｂｇａ型半導体装置 | |
| JPS6220707B2 (ja) | ||
| KR100592784B1 (ko) | 멀티 칩 패키지 | |
| JP2845218B2 (ja) | 電子部品の実装構造およびその製造方法 | |
| JPH05211256A (ja) | 半導体装置 | |
| JPH10247699A (ja) | 半導体装置 | |
| JP2924320B2 (ja) | ハイブリッドｉｃ | |
| JP3024596B2 (ja) | フィルムキャリアテープを用いたｂｇａ型半導体装置 | |
| KR19980025890A (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JP2006324646A (ja) | モジュール基板 | |
| CN220474621U (zh) | 线路载板及电子封装体 | |
| US20050082658A1 (en) | Simplified stacked chip assemblies | |
| JPH0730055A (ja) | マルチチップモジュール実装型プリント配線板 |