JPH10254590A - 集積回路および情報処理装置 - Google Patents
集積回路および情報処理装置Info
- Publication number
- JPH10254590A JPH10254590A JP9053427A JP5342797A JPH10254590A JP H10254590 A JPH10254590 A JP H10254590A JP 9053427 A JP9053427 A JP 9053427A JP 5342797 A JP5342797 A JP 5342797A JP H10254590 A JPH10254590 A JP H10254590A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- input
- output
- integrated circuit
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000010365 information processing Effects 0.000 title claims description 12
- 238000010586 diagram Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 5
- 239000000725 suspension Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【課題】バッテリーバックアップ型のコンピュータまた
はハンディーターミナルにおいて、信頼性の高いゼロボ
ルトサスペンド機能を実現すること。 【解決手段】入出力回路の電源と内部論理回路の電源を
完全に分離した。システムがアイドル状態になると、シ
ステムは消費電力を少なくするためゼロボルトサスペン
ドに移行しようとする。そのため、ＣＰＵはＣＰＵ内蔵
のコンディションデータを読み取り、ＦＬＡＳＨ−ＲＡ
Ｍへ書き込む。次にＤＲＡＭの必要なアドレス空間のデ
ータを同じく読み取り、ＦＬＡＳＨ−ＲＡＭへ書き込
む。その後サスペンド信号をイネーブルにして、システ
ムコントローラの内部論理回路状態が変化しないよう保
護する。論理回路の保護に入った後、メイン電源をオフ
し電源をフローティング（ゼロボルト）にする。サスペ
ンド状態ではシステムコントローラに内蔵するＲＴＣの
み時計動作を続け、その他の論理回路は停止状態とな
る。
はハンディーターミナルにおいて、信頼性の高いゼロボ
ルトサスペンド機能を実現すること。 【解決手段】入出力回路の電源と内部論理回路の電源を
完全に分離した。システムがアイドル状態になると、シ
ステムは消費電力を少なくするためゼロボルトサスペン
ドに移行しようとする。そのため、ＣＰＵはＣＰＵ内蔵
のコンディションデータを読み取り、ＦＬＡＳＨ−ＲＡ
Ｍへ書き込む。次にＤＲＡＭの必要なアドレス空間のデ
ータを同じく読み取り、ＦＬＡＳＨ−ＲＡＭへ書き込
む。その後サスペンド信号をイネーブルにして、システ
ムコントローラの内部論理回路状態が変化しないよう保
護する。論理回路の保護に入った後、メイン電源をオフ
し電源をフローティング（ゼロボルト）にする。サスペ
ンド状態ではシステムコントローラに内蔵するＲＴＣの
み時計動作を続け、その他の論理回路は停止状態とな
る。
Description
【０００１】
【発明の属する技術分野】本発明は、バッテリーバック
アップ型のコンピュータまたはハンディーターミナルに
おいて、ゼロボルトサスペンド（メイン電源をオフし、
リセット入力以外でシステムを再起動できるパワーセー
ブモード）機能の改良に関する。
アップ型のコンピュータまたはハンディーターミナルに
おいて、ゼロボルトサスペンド（メイン電源をオフし、
リセット入力以外でシステムを再起動できるパワーセー
ブモード）機能の改良に関する。
【０００２】
【従来の技術】従来、サスペンド（リセット入力以外で
システムを再起動できるパワーセーブモード）機能をも
つ情報処理装置においては、図５に示すようにシステム
を構成するＣＰＵ５０２（中央演算装置）、ＤＲＡＭ５
０３（主記憶装置）、ＦＬＡＳＨ ＲＡＭ５０４（二次
記憶装置）およびシステムコントローラ５０１（システ
ム制御装置）がメイン電源５０５（主電源装置）で動作
している。メイン電源の脱却および電圧低下（パワーフ
ェイル）時は、バックアップ電池５０６（補助電源装
置）に切り替わり、システムコントローラに内蔵される
時計用ＲＴＣ（リアルタイムクロック）をバックアップ
していた。このようなメイン電源の脱却およびパワーフ
ェイル時はシステムをシャットダウンするため、システ
ムの再起動は不要である。
システムを再起動できるパワーセーブモード）機能をも
つ情報処理装置においては、図５に示すようにシステム
を構成するＣＰＵ５０２（中央演算装置）、ＤＲＡＭ５
０３（主記憶装置）、ＦＬＡＳＨ ＲＡＭ５０４（二次
記憶装置）およびシステムコントローラ５０１（システ
ム制御装置）がメイン電源５０５（主電源装置）で動作
している。メイン電源の脱却および電圧低下（パワーフ
ェイル）時は、バックアップ電池５０６（補助電源装
置）に切り替わり、システムコントローラに内蔵される
時計用ＲＴＣ（リアルタイムクロック）をバックアップ
していた。このようなメイン電源の脱却およびパワーフ
ェイル時はシステムをシャットダウンするため、システ
ムの再起動は不要である。
【０００３】しかし電池駆動の情報処理装置では動作時
間の延長のため、なるべく消費電力を少なく抑えなけれ
ばならない。そのためシステムのアイドル状態（ＣＰＵ
の情報処理が不要な状態）を検出し、システムのメイン
電源をオフさせ消費電力を減らす必要がある。その場合
ＣＰＵ、ＤＲＡＭなどのＬＳＩに印加される電源が無く
なってしまう（ゼロボルトになる）ため、そのままでは
ＣＰＵに内蔵されているデータおよびＤＲＡＭのデータ
は消去されてしまう。つまり、システムはリセット入力
以外では再起動できない状態になってしまう。
間の延長のため、なるべく消費電力を少なく抑えなけれ
ばならない。そのためシステムのアイドル状態（ＣＰＵ
の情報処理が不要な状態）を検出し、システムのメイン
電源をオフさせ消費電力を減らす必要がある。その場合
ＣＰＵ、ＤＲＡＭなどのＬＳＩに印加される電源が無く
なってしまう（ゼロボルトになる）ため、そのままでは
ＣＰＵに内蔵されているデータおよびＤＲＡＭのデータ
は消去されてしまう。つまり、システムはリセット入力
以外では再起動できない状態になってしまう。
【０００４】そのため従来の情報処理装置は、ゼロボル
トサスペンドする前にＣＰＵに内蔵されるコンディショ
ンデータ、ＤＲＡＭのデータ、システムコントローラの
コンフィグレーションデータおよびＩ／Ｏデータなどを
ＣＰＵが読み取り、電源がなくなってもデータが消去さ
れないＦＬＡＳＨ ＲＡＭのような不揮発性メモリ（ま
たはＨＤＤなどのディスク装置）にデータを退避してい
た。
トサスペンドする前にＣＰＵに内蔵されるコンディショ
ンデータ、ＤＲＡＭのデータ、システムコントローラの
コンフィグレーションデータおよびＩ／Ｏデータなどを
ＣＰＵが読み取り、電源がなくなってもデータが消去さ
れないＦＬＡＳＨ ＲＡＭのような不揮発性メモリ（ま
たはＨＤＤなどのディスク装置）にデータを退避してい
た。
【０００５】
【発明が解決しようとする課題】しかし上記した従来の
方法ではシステムコントローラに内蔵される割り込み回
路、計時用タイマー、ＤＭＡコントローラなどの回路の
一部に、書き込み不可能な（読み出しはできるが書き込
みはできない）Ｉ／Ｏデータがあったため、ゼロボルト
サスペンドからリジューム（サスペンドから復帰するこ
と）する際にＦＬＡＳＨ ＲＡＭに退避したデータを再
度システムコントローラに書き込みができなかった。そ
のため、システムコントローラの内部状態がゼロボルト
サスペンド直前の状態に戻らず、システムは時折ゼロボ
ルトサスペンドよりリジュームしないことがあった。
方法ではシステムコントローラに内蔵される割り込み回
路、計時用タイマー、ＤＭＡコントローラなどの回路の
一部に、書き込み不可能な（読み出しはできるが書き込
みはできない）Ｉ／Ｏデータがあったため、ゼロボルト
サスペンドからリジューム（サスペンドから復帰するこ
と）する際にＦＬＡＳＨ ＲＡＭに退避したデータを再
度システムコントローラに書き込みができなかった。そ
のため、システムコントローラの内部状態がゼロボルト
サスペンド直前の状態に戻らず、システムは時折ゼロボ
ルトサスペンドよりリジュームしないことがあった。
【０００６】そこで本発明は、信頼性の高いゼロボルト
サスペンド機能を実現できる集積回路およびその集積回
路を用いた低消費電力な情報処理装置を提供することを
目的とする。
サスペンド機能を実現できる集積回路およびその集積回
路を用いた低消費電力な情報処理装置を提供することを
目的とする。
【０００７】
【課題を解決するための手段】上記目的は、信号を入力
する入力手段と、信号を出力する出力手段と、前記入力
手段より生成される論理手段および前記出力手段を生成
する論理手段を具備する集積回路において、前記入力手
段および出力手段を駆動する入出力電源手段と前記二つ
の論理手段を駆動する論理電源手段が分離され、なおか
つ前記入出力電源手段に電源が供給されなくても前記論
理手段が論理状態を保持することにより達成される。
する入力手段と、信号を出力する出力手段と、前記入力
手段より生成される論理手段および前記出力手段を生成
する論理手段を具備する集積回路において、前記入力手
段および出力手段を駆動する入出力電源手段と前記二つ
の論理手段を駆動する論理電源手段が分離され、なおか
つ前記入出力電源手段に電源が供給されなくても前記論
理手段が論理状態を保持することにより達成される。
【０００８】また上記目的は、前記入出力電源手段の電
源の有無を検出する電源検出手段と、前記電源検出手段
の出力結果により前記入力手段から入力を許可する入力
許可手段と、前記電源検出手段の出力結果により前記論
理手段へ出力を許可する出力許可手段を持つことにより
達成される。
源の有無を検出する電源検出手段と、前記電源検出手段
の出力結果により前記入力手段から入力を許可する入力
許可手段と、前記電源検出手段の出力結果により前記論
理手段へ出力を許可する出力許可手段を持つことにより
達成される。
【０００９】また上記目的は前記集積回路と、情報を記
憶する主記憶装置と、少なくとも前記集積回路および前
記主記憶装置を駆動する主電源装置と、前記主電源装置
を補助する補助電源装置を具備する情報処理装置におい
て、前記主電源装置の電源が無くなることにより前記補
助電源装置に切り替わる選択電源装置を具備し、前記集
積回路の入出力電源手段が前記主電源装置に接続され、
前記集積回路の論理電源手段が前記選択電源装置に接続
されていることにより達成される。
憶する主記憶装置と、少なくとも前記集積回路および前
記主記憶装置を駆動する主電源装置と、前記主電源装置
を補助する補助電源装置を具備する情報処理装置におい
て、前記主電源装置の電源が無くなることにより前記補
助電源装置に切り替わる選択電源装置を具備し、前記集
積回路の入出力電源手段が前記主電源装置に接続され、
前記集積回路の論理電源手段が前記選択電源装置に接続
されていることにより達成される。
【００１０】
【作用】上記した手段によれば、ゼロボルトサスペンド
時に装置の中核をなすシステムコントローラの論理回路
系電源がオフされないため、論理回路の状態を完全に保
持でき、安定してゼロボルトサスペンドよりリジューム
することができる。
時に装置の中核をなすシステムコントローラの論理回路
系電源がオフされないため、論理回路の状態を完全に保
持でき、安定してゼロボルトサスペンドよりリジューム
することができる。
【００１１】
【発明の実施の形態】以下、本発明の一実施例を図面を
用いて具体的に説明する。
用いて具体的に説明する。
【００１２】図１は本発明の集積回路の構成図である。
１０１は入出力バッファ回路、１０２は論理回路、１０
３は入出力バッファ回路の電源であるＶＣＣ、１０４は
論理回路の電源であるＶＬＯＧＩＣである。
１０１は入出力バッファ回路、１０２は論理回路、１０
３は入出力バッファ回路の電源であるＶＣＣ、１０４は
論理回路の電源であるＶＬＯＧＩＣである。
【００１３】本発明の集積回路は入力バッファ回路部、
出力バッファ回路部の電源系（ＶＣＣ）と、論理回路部
の電源系（ＶＬＯＧＩＣ）は完全に電源系が分離されて
いる。
出力バッファ回路部の電源系（ＶＣＣ）と、論理回路部
の電源系（ＶＬＯＧＩＣ）は完全に電源系が分離されて
いる。
【００１４】電源系の違うトランジスタは、それぞれ別
の基盤ウェルに作成することで容易に電源系を分離でき
る。
の基盤ウェルに作成することで容易に電源系を分離でき
る。
【００１５】図２は本発明の入力回路の回路図である。
２０１は入力パッド、２０２は入力バッファ、２０３は
ＮＯＲゲート、２０４はインバータ、２０５はＶＣＣ、
２０６はＶＬＯＧＩＣ、２０７はグランド、２０８はサ
スペンド許可信号である。通常動作ではＶＣＣとＶＬＯ
ＧＩＣは同電圧のため、レベルシフト回路なしに問題な
く動作する。またサスペンド許可信号２０８はディセー
ブル（ロウレベル）状態なため、ＮＯＲゲート２０３は
入力信号の論理を反転してインバータ２０４に出力す
る。サスペンド許可信号２０８がイネーブル（ハイレベ
ル）の場合はＮＯＲゲート２０３は常にロウレベルを出
力するため、入力バッファ２０２の出力信号がフローテ
ィング（ハイインピーダンス）の状態でもＮＯＲゲート
２０３には貫通電流（ショート電流）は流れない。
２０１は入力パッド、２０２は入力バッファ、２０３は
ＮＯＲゲート、２０４はインバータ、２０５はＶＣＣ、
２０６はＶＬＯＧＩＣ、２０７はグランド、２０８はサ
スペンド許可信号である。通常動作ではＶＣＣとＶＬＯ
ＧＩＣは同電圧のため、レベルシフト回路なしに問題な
く動作する。またサスペンド許可信号２０８はディセー
ブル（ロウレベル）状態なため、ＮＯＲゲート２０３は
入力信号の論理を反転してインバータ２０４に出力す
る。サスペンド許可信号２０８がイネーブル（ハイレベ
ル）の場合はＮＯＲゲート２０３は常にロウレベルを出
力するため、入力バッファ２０２の出力信号がフローテ
ィング（ハイインピーダンス）の状態でもＮＯＲゲート
２０３には貫通電流（ショート電流）は流れない。
【００１６】図３は本発明の出力回路の回路図である。
３０１は出力パッド、３０２は出力バッファ、３０３は
クロックドインバータ、３０４はインバータ、３０５は
ＶＣＣ、３０６はＶＬＯＧＩＣ、３０７はグランド、３
０８はサスペンド許可信号である。通常動作では入力回
路と同様、ＶＣＣとＶＬＯＧＩＣは同電圧のためレベル
シフト回路は不要である。またサスペンド許可信号がデ
ィセーブル（ロウレベル）のため、クロックドインバー
タ３０３はインバータ同等の機能を果たしインバータ３
０４からの入力信号を論理を反転して出力する。サスペ
ンド信号３０８がイネーブル（ハイレベル）の場合はク
ロックドインバータ３０３の出力をハイインピーダンス
にする。
３０１は出力パッド、３０２は出力バッファ、３０３は
クロックドインバータ、３０４はインバータ、３０５は
ＶＣＣ、３０６はＶＬＯＧＩＣ、３０７はグランド、３
０８はサスペンド許可信号である。通常動作では入力回
路と同様、ＶＣＣとＶＬＯＧＩＣは同電圧のためレベル
シフト回路は不要である。またサスペンド許可信号がデ
ィセーブル（ロウレベル）のため、クロックドインバー
タ３０３はインバータ同等の機能を果たしインバータ３
０４からの入力信号を論理を反転して出力する。サスペ
ンド信号３０８がイネーブル（ハイレベル）の場合はク
ロックドインバータ３０３の出力をハイインピーダンス
にする。
【００１７】上記の説明の通り、サスペンド許可信号が
イネーブル（ハイレベル）の場合、ＶＣＣの電源がゼロ
ボルトまたはフローティングになっても、ＮＯＲゲート
２０３には貫通電流が流れない。またクロックドインバ
ータ３０３の出力はハイインピーダンスのため、ＶＣＣ
の電源系に電流は流れ出さないし、また流れ込まない。
イネーブル（ハイレベル）の場合、ＶＣＣの電源がゼロ
ボルトまたはフローティングになっても、ＮＯＲゲート
２０３には貫通電流が流れない。またクロックドインバ
ータ３０３の出力はハイインピーダンスのため、ＶＣＣ
の電源系に電流は流れ出さないし、また流れ込まない。
【００１８】以上のように、入出力回路電源と内部論理
回路電源を分離し、なおかつサスペンド許可信号を利用
し入出力信号を制御することで、サスペンド時消費電力
を増やさず内部論理回路の論理状態を容易に保持するこ
とができる。本実施例であげたＮＯＲゲートおよびクロ
ックドインバータはほんの一実施例であり、この他の方
法でも実現できる。またサスペンド許可信号も、同機能
の信号であれば他の信号も応用できる。
回路電源を分離し、なおかつサスペンド許可信号を利用
し入出力信号を制御することで、サスペンド時消費電力
を増やさず内部論理回路の論理状態を容易に保持するこ
とができる。本実施例であげたＮＯＲゲートおよびクロ
ックドインバータはほんの一実施例であり、この他の方
法でも実現できる。またサスペンド許可信号も、同機能
の信号であれば他の信号も応用できる。
【００１９】図４は本発明の実施例の情報処理装置のシ
ステム構成図である。４０１はシステムコントローラ、
４０２はＣＰＵ、４０３はＤＲＡＭ、４０４はデータを
記憶したりサスペンド時データの退避（バックアップ）
に使用されるＦＬＡＳＨ ＲＡＭ、４０５はシステムを
動作させるメイン電源、４０６はシステムをバックアッ
プするバックアップ電池、４０７、４０８はバックアッ
プ電源回路を構成するダイオード、４０９はメイン電源
であるＶＣＣ、４１０はシステムコントローラの論理回
路電源であるＶＬＯＧＩＣ、４１１はバックアップ電源
であるＶＢＡＫ、４１２はグランド、４１３はＣＰＵと
システムコントローラを接続するＣＰＵバス、４１４は
ＤＲＡＭとシステムコントローラを接続するメモリバス
１、４１５はＦＬＡＳＨ ＲＡＭとシステムコントロー
ラを接続するメモリバス２、４１６はサスペンドを要求
するサスペンド信号、４１７はリジュームを要求するリ
ジューム信号である。
ステム構成図である。４０１はシステムコントローラ、
４０２はＣＰＵ、４０３はＤＲＡＭ、４０４はデータを
記憶したりサスペンド時データの退避（バックアップ）
に使用されるＦＬＡＳＨ ＲＡＭ、４０５はシステムを
動作させるメイン電源、４０６はシステムをバックアッ
プするバックアップ電池、４０７、４０８はバックアッ
プ電源回路を構成するダイオード、４０９はメイン電源
であるＶＣＣ、４１０はシステムコントローラの論理回
路電源であるＶＬＯＧＩＣ、４１１はバックアップ電源
であるＶＢＡＫ、４１２はグランド、４１３はＣＰＵと
システムコントローラを接続するＣＰＵバス、４１４は
ＤＲＡＭとシステムコントローラを接続するメモリバス
１、４１５はＦＬＡＳＨ ＲＡＭとシステムコントロー
ラを接続するメモリバス２、４１６はサスペンドを要求
するサスペンド信号、４１７はリジュームを要求するリ
ジューム信号である。
【００２０】システムの通常動作時はメイン電源４０５
の電圧ＶＣＣがＣＰＵ４０２、ＤＲＡＭ４０３、ＦＬＡ
ＳＨ ＲＡＭ４０４およびシステムコントローラ４０１
の入出力電源に印加されている。またメイン電源の電圧
ＶＣＣはバックアップ電池の電圧ＶＢＡＫより大きいた
め、ダイオード４０７およびダイオード４０８によりシ
ステムコントローラの論理回路電源ＶＬＯＧＩＣにはＶ
ＣＣとほぼ同じ電圧が入力される。そのためシステムコ
ントローラはＣＰＵバス、メモリバス１、メモリバス２
を介し、データのやりとりができる。
の電圧ＶＣＣがＣＰＵ４０２、ＤＲＡＭ４０３、ＦＬＡ
ＳＨ ＲＡＭ４０４およびシステムコントローラ４０１
の入出力電源に印加されている。またメイン電源の電圧
ＶＣＣはバックアップ電池の電圧ＶＢＡＫより大きいた
め、ダイオード４０７およびダイオード４０８によりシ
ステムコントローラの論理回路電源ＶＬＯＧＩＣにはＶ
ＣＣとほぼ同じ電圧が入力される。そのためシステムコ
ントローラはＣＰＵバス、メモリバス１、メモリバス２
を介し、データのやりとりができる。
【００２１】システムがアイドル状態になると、システ
ムは消費電力を少なくするためゼロボルトサスペンドに
移行しようとする。そのため、ＣＰＵはＣＰＵ内蔵のコ
ンディションデータを読み取り、ＦＬＡＳＨ ＲＡＭへ
書き込む。次にＤＲＡＭの必要なアドレス空間のデータ
を同じく読み取り、ＦＬＡＳＨ ＲＡＭへ書き込む。
ムは消費電力を少なくするためゼロボルトサスペンドに
移行しようとする。そのため、ＣＰＵはＣＰＵ内蔵のコ
ンディションデータを読み取り、ＦＬＡＳＨ ＲＡＭへ
書き込む。次にＤＲＡＭの必要なアドレス空間のデータ
を同じく読み取り、ＦＬＡＳＨ ＲＡＭへ書き込む。
【００２２】その後サスペンド信号をイネーブルにし
て、システムコントローラの内部論理回路状態が変化し
ないよう保護する。論理回路の保護に入った後、メイン
電源をオフし電源をフローティング（ゼロボルト）にす
る。サスペンド状態ではシステムコントローラに内蔵す
るＲＴＣのみ時計動作を続け、その他の論理回路は停止
状態となる。よって、システムはバックアップ電池で充
分動作することができる。
て、システムコントローラの内部論理回路状態が変化し
ないよう保護する。論理回路の保護に入った後、メイン
電源をオフし電源をフローティング（ゼロボルト）にす
る。サスペンド状態ではシステムコントローラに内蔵す
るＲＴＣのみ時計動作を続け、その他の論理回路は停止
状態となる。よって、システムはバックアップ電池で充
分動作することができる。
【００２３】システムの再起動時はリジューム信号をイ
ネーブル（許可）し、まずメイン電源をオンする。メイ
ン電源の電圧が安定するまで待ち、サスペンド信号をデ
ィセーブルにする。これにより集積回路の入出力回路の
信号と論理回路が接続され、ＣＰＵが動作可能となる。
その後、ＦＬＡＳＨ ＲＡＭに退避していたデータを、
ＣＰＵおよびＤＲＡＭに戻しシステムが元の状態に復帰
する。
ネーブル（許可）し、まずメイン電源をオンする。メイ
ン電源の電圧が安定するまで待ち、サスペンド信号をデ
ィセーブルにする。これにより集積回路の入出力回路の
信号と論理回路が接続され、ＣＰＵが動作可能となる。
その後、ＦＬＡＳＨ ＲＡＭに退避していたデータを、
ＣＰＵおよびＤＲＡＭに戻しシステムが元の状態に復帰
する。
【００２４】
【発明の効果】以上に述べたように本発明の集積回路お
よび情報処理装置を用いれば、コンピュータまたはハン
ディーターミナルにおいて、信頼性の高いゼロボルトサ
スペンド機能を実現することができ、バッテリーバック
アップ型の低消費電力な情報処理装置を作ることができ
る。
よび情報処理装置を用いれば、コンピュータまたはハン
ディーターミナルにおいて、信頼性の高いゼロボルトサ
スペンド機能を実現することができ、バッテリーバック
アップ型の低消費電力な情報処理装置を作ることができ
る。
【図１】本発明の実施例である集積回路の構成図。
【図２】本発明の実施例である入力回路の回路図。
【図３】本発明の実施例である出力回路の回路図。
【図４】本発明の実施例である情報処理装置のシステム
構成図。
構成図。
【図５】従来の情報処理装置のシステム構成図。
１０１…入出力バッファ回路 １０２…論理回路 １０３、２０５、３０５、４０９、５０９…ＶＣＣ １０４、 ２０６、３０６、４１０…ＶＬＯＧＩＣ ４１１、５１１…ＶＢＡＫ ５１０…ＲＴＣ電源 ２０７、３０７、４１２、５１２・・・グランド ２０１…入力パッド ２０２…入力バッファ ２０３…ＮＯＲゲート ２０４、３０４…インバータ ２０８、３０８…サスペンド許可信号 ４１６…サスペンド要求信号 ４１７…リジューム要求信号 ３０１…出力パッド ３０２…出力バッファ ３０３…クロックドインバータ ４０１、５０１…システムコントローラ ４０２、５０２…ＣＰＵ ４０３、５０３…ＤＲＡＭ ４０４、５０４…ＦＬＡＳＨ ＲＡＭ ４０５、５０５…メイン電源 ４０６、５０６…バックアップ電池 ４０７、 ４０８、５０７、５０８…ダイオード ４１３、５１３…ＣＰＵバス ４１４、５１４…メモリバス１ ４１５、５１５…メモリバス２
Claims (3)
- 【請求項１】信号を入力する入力手段と、信号を出力す
る出力手段と、前記入力手段より生成される論理手段お
よび前記出力手段を生成する論理手段を具備する集積回
路において、 前記入力手段および出力手段を駆動する
入出力電源手段と前記二つの論理手段を駆動する論理電
源手段が分離され、なおかつ前記入出力電源手段に電源
が供給されなくても前記論理手段が論理状態を保持する
ことを特徴とする集積回路。 - 【請求項２】請求項１記載の集積回路において、前記入
出力電源手段の電源の有無を検出する電源検出手段と、
前記電源検出手段の出力結果により前記入力手段から入
力を許可する入力許可手段と、前記電源検出手段の出力
結果により前記論理手段へ出力を許可する出力許可手段
を具備することを特徴とする集積回路。 - 【請求項３】請求項１または請求項２記載の集積回路
と、情報を記憶する主記憶装置と、少なくとも前記集積
回路および前記主記憶装置を駆動する主電源装置と、前
記主電源装置を補助する補助電源装置を具備する情報処
理装置において、前記主電源装置の電源が無くなること
により前記補助電源装置に切り替わる選択電源装置を具
備し、前記集積回路の入出力電源手段が前記主電源装置
に接続され、前記集積回路の論理電源手段が前記選択電
源装置に接続されていることを特徴とする情報処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9053427A JPH10254590A (ja) | 1997-03-07 | 1997-03-07 | 集積回路および情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9053427A JPH10254590A (ja) | 1997-03-07 | 1997-03-07 | 集積回路および情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10254590A true JPH10254590A (ja) | 1998-09-25 |
Family
ID=12942550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9053427A Withdrawn JPH10254590A (ja) | 1997-03-07 | 1997-03-07 | 集積回路および情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10254590A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100572307B1 (ko) * | 1998-12-04 | 2006-08-14 | 삼성전자주식회사 | 전원 관리 기능을 구비한 컴퓨터 시스템 |
| US8990535B2 (en) | 2011-08-04 | 2015-03-24 | Samsung Electronics Co., Ltd. | Method for operating memory controller, and memory system including the same |
| US9028041B2 (en) | 2012-09-28 | 2015-05-12 | Brother Kogyo Kabushiki Kaisha | Electronic device and liquid ejection apparatus |
| US9965017B2 (en) | 2016-04-12 | 2018-05-08 | International Business Machines Corporation | System and method for conserving energy in non-volatile dual inline memory modules |
| US10467020B2 (en) | 2016-02-26 | 2019-11-05 | Toshiba Memory Corporation | Memory device, and information-processing device |
-
1997
- 1997-03-07 JP JP9053427A patent/JPH10254590A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100572307B1 (ko) * | 1998-12-04 | 2006-08-14 | 삼성전자주식회사 | 전원 관리 기능을 구비한 컴퓨터 시스템 |
| US8990535B2 (en) | 2011-08-04 | 2015-03-24 | Samsung Electronics Co., Ltd. | Method for operating memory controller, and memory system including the same |
| US9028041B2 (en) | 2012-09-28 | 2015-05-12 | Brother Kogyo Kabushiki Kaisha | Electronic device and liquid ejection apparatus |
| US10467020B2 (en) | 2016-02-26 | 2019-11-05 | Toshiba Memory Corporation | Memory device, and information-processing device |
| US9965017B2 (en) | 2016-04-12 | 2018-05-08 | International Business Machines Corporation | System and method for conserving energy in non-volatile dual inline memory modules |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5561384A (en) | Input/output driver circuit for isolating with minimal power consumption a peripheral component from a core section | |
| JP4515093B2 (ja) | Ｃｐｕのパワーダウン方法及びそのための装置 | |
| US5860125A (en) | Integrated circuit including a real time clock, configuration RAM, and memory controller in a core section which receives an asynchronous partial reset and an asynchronous master reset | |
| JP3714963B2 (ja) | 別個に電源を落とす能力を有する集積回路の入出力セクション | |
| JP3724472B2 (ja) | 電子機器と電力供給方法 | |
| US7979687B2 (en) | Quick start | |
| JP3302847B2 (ja) | 記憶装置 | |
| JP2003092359A (ja) | 半導体集積回路 | |
| US20030231526A1 (en) | Semiconductor device | |
| US20050188233A1 (en) | Integrated circuit devices that support dynamic voltage scaling of power supply voltages | |
| US6851012B2 (en) | Information processing system, information processing method and readable-by-computer recording medium | |
| JPH10187302A (ja) | データ記憶システム及び同システムに適用する電力節約方法 | |
| JP4631385B2 (ja) | コントローラ、画像形成装置、及び電源制御方法 | |
| WO2023190324A1 (ja) | メモリ装置及びメモリ装置の電源制御方法 | |
| JP3769541B2 (ja) | コンピュータ装置、ｍｉｎｉＰＣＩカード、自動電源オン回路、および自動立ち上げ方法 | |
| JP2000081921A (ja) | コンピュ―タシステム | |
| JP2002358169A (ja) | 半導体ディスク装置 | |
| JPH0628267A (ja) | 情報処理装置 | |
| JP2740685B2 (ja) | 記憶装置のバックアップ回路 | |
| JPH06259172A (ja) | バッテリ動作型の情報処理装置 | |
| TWI713039B (zh) | 半導體存儲裝置及快閃記憶體運行方法 | |
| JP3080882B2 (ja) | データ退避復元システム | |
| JP2007034508A (ja) | リセット回路及びそのリセット回路の動作方法 | |
| JPH0833838B2 (ja) | コンピユ−タシステム | |
| JPH0514285B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040511 |