JPH10256247A - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method

Info

Publication number
JPH10256247A
JPH10256247A JP5799897A JP5799897A JPH10256247A JP H10256247 A JPH10256247 A JP H10256247A JP 5799897 A JP5799897 A JP 5799897A JP 5799897 A JP5799897 A JP 5799897A JP H10256247 A JPH10256247 A JP H10256247A
Authority
JP
Japan
Prior art keywords
film
polysilicon
sidewall
element isolation
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5799897A
Other languages
Japanese (ja)
Inventor
Norio Magome
籠 典 雄 馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP5799897A priority Critical patent/JPH10256247A/en
Publication of JPH10256247A publication Critical patent/JPH10256247A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 素子分離領域の形成に当り、従来からOSE
LO法の利点とされてきた平坦性、素子分離耐圧という
特徴を生かしながら、更なる微細化を可能とし、半導体
装置の高集積化を可能とする。 【解決手段】 半導体基板1を酸化して、SiO膜2
を形成し、その上にSiN膜3、SiO膜4を成膜
し、続いて、エッチングにより、能動領域部に、SiO
膜2、SiN膜3、SiO膜4の3層膜を選択的に
残し、その上から全体にSiN膜5、ポリシリコン膜9
を成膜し、続いて、ポリシリコン膜9のみをエッチング
し、3層膜の上と側壁にSiN膜5を残し、SiN膜5
の側壁の外側にポリシリコン側壁10を形成し、これを
酸化成長させて幅を広げ、続いてSiN膜5を除去し、
素子分離領域8になる部分の半導体基板1を露出させ、
SiO膜4、ポリシリコン側壁10を除去した後に、
SiN膜5、3をマスクとして全体を酸化して素子分離
領域8を形成し、後にSiN膜5、3、SiO膜2を
除去することにより、素子分離領域8を残す。
(57) [Problem] To form an element isolation region, a conventional OSE
While making use of the advantages of the flatness and element isolation withstand voltage, which have been advantages of the LO method, further miniaturization is possible and high integration of a semiconductor device is enabled. SOLUTION: A semiconductor substrate 1 is oxidized to form an SiO 2 film 2.
Is formed thereon, and a SiN film 3 and a SiO 2 film 4 are formed thereon.
The two- layer film 2, the SiN film 3, and the SiO 2 film 4 are selectively left, and the SiN film 5 and the polysilicon film 9 are entirely formed from above.
Then, only the polysilicon film 9 is etched, and the SiN film 5 is left on the three-layer film and on the side walls.
A polysilicon sidewall 10 is formed outside the sidewall of the substrate, and is oxidized and grown to increase the width. Subsequently, the SiN film 5 is removed.
Exposing a portion of the semiconductor substrate 1 to be the element isolation region 8;
After removing the SiO 2 film 4 and the polysilicon sidewall 10,
Using the SiN films 5 and 3 as a mask, the whole is oxidized to form an element isolation region 8, and then the SiN films 5, 3 and the SiO 2 film 2 are removed, thereby leaving the element isolation region 8.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置製造方
法に係り、特に半導体素子の高集積化に適した素子分離
領域の形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming an element isolation region suitable for high integration of a semiconductor element.

【0002】[0002]

【従来の技術】近年、半導体装置の高集積化に伴い、素
子分離領域の微細化が大きな課題となってきている。こ
のような課題に対処すべく、LOCOS(Local
Oxsidation)法や、これを改良した改良LO
COS法が利用されるようになってきている。
2. Description of the Related Art In recent years, miniaturization of element isolation regions has become a major issue with the increase in integration of semiconductor devices. To address such issues, LOCOS (Local
Oxidation) method and improved LO
The COS method is being used.

【0003】図3及び図4は、従来の半導体装置製造方
法の工程説明図であり、特に、従来から提案されている
改良LOCOS法を用いた素子分離領域の形成方法を示
すものである。
FIGS. 3 and 4 are process explanatory views of a conventional method of manufacturing a semiconductor device, and particularly show a method of forming an element isolation region using a conventionally proposed improved LOCOS method.

【0004】図3(A)において示すように、まず、半
導体基板1を酸化して、薄いシリコン酸化膜として、S
iO膜2を形成し、その上にシリコン窒化膜として、
SiN膜3を成膜する。更に、SiN膜3の上からシリ
コン酸化膜として、SiO膜4を成膜する。
As shown in FIG. 3A, first, a semiconductor substrate 1 is oxidized to form a thin silicon oxide film,
An iO 2 film 2 is formed, and a silicon nitride film is formed thereon.
An SiN film 3 is formed. Further, an SiO 2 film 4 is formed as a silicon oxide film on the SiN film 3.

【0005】続いて、図3(B)に示すように、リソグ
ラフィ工程を経て、エッチングし、能動領域部に、選択
的に、SiO膜2、SiN膜3およびSiO膜4の
3層膜を残す。
[0005] Subsequently, as shown in FIG. 3 (B), etching is performed through a lithography process, and a three-layered film of SiO 2 film 2, SiN film 3 and SiO 2 film 4 is selectively formed in the active region. Leave.

【0006】次に、図3(C)に示すように、全体にシ
リコン窒化膜として、SiN膜5を成膜し、更にその上
からシリコン酸化膜として、SiO膜6を成膜する。
Next, as shown in FIG. 3C, a SiN film 5 is formed as a silicon nitride film as a whole, and a SiO 2 film 6 is further formed thereon as a silicon oxide film.

【0007】以上のような工程に続いて、図3(D)に
示すように、SiO膜6およびSiN膜5を、RIE
(Ieactive Ion Etching)法によ
り、エッチングし、SiO膜2、SiN膜3およびS
iO膜4の3層膜の側壁部のみを、SiO側壁7と
して残して、サイドウォールを形成する。
Following the above steps, as shown in FIG. 3D, the SiO 2 film 6 and the SiN film 5 are removed by RIE.
(Ieactive Ion Etching) method, and the SiO 2 film 2, the SiN film 3 and the S
A sidewall is formed while leaving only the sidewall of the three-layer film of the iO 2 film 4 as the SiO 2 sidewall 7.

【0008】続いて、図4(A)に示すように、ウェッ
トエッチングによりSiO2膜4およびSiO側壁7
を除去し、半導体基板1の上にSiO膜2、SiN膜
5およびSiN膜3の領域を残す。
Subsequently, as shown in FIG. 4A, the SiO 2 film 4 and the SiO 2 side walls 7 are wet-etched.
Is removed to leave regions of the SiO 2 film 2, the SiN film 5, and the SiN film 3 on the semiconductor substrate 1.

【0009】しかる後に、図4(B)に示すように、全
体に半導体基板1を酸化し、素子分離領域8を形成す
る。
Thereafter, as shown in FIG. 4B, the semiconductor substrate 1 is entirely oxidized to form an element isolation region 8.

【0010】続いて、図4(C)に示すように、SiN
膜3、5およびSiO膜2を除去して、最終的に、素
子分離領域8を形成する。
Subsequently, as shown in FIG.
The films 3 and 5 and the SiO 2 film 2 are removed, and finally, an element isolation region 8 is formed.

【0011】以上述べたような工程によれば、通常のL
OCOS法と比較して、SiNオフセット部の下に、薄
いSiO膜、つまりバッファ酸化膜がないため、バー
ズピークができにくく、素子分離領域を小さくでき、更
に、半導体基板1より上方の酸化が抑制され、平坦化に
有利であるという特徴がある。また、その分、下方に酸
化膜領域が延びるので、同程度の素子分離領域幅を持つ
LOCOS法で形成された半導体装置よりも、素子分離
領域耐圧が高いという利点がある。
According to the above-described steps, the ordinary L
Compared with the OCOS method, since there is no thin SiO 2 film, that is, a buffer oxide film below the SiN offset portion, a bird's peak is less likely to occur, an element isolation region can be reduced, and oxidation above the semiconductor substrate 1 can be prevented. It is suppressed and is advantageous for flattening. Also, since the oxide film region extends downward by that amount, there is an advantage that the breakdown voltage of the element isolation region is higher than that of a semiconductor device formed by the LOCOS method having the same width of the element isolation region.

【0012】[0012]

【発明が解決しようとする課題】従来の、半導体装置製
造方法における、改良LOCOS法による素子分離領域
形成方法は、以上述べたように構成されるので、LOC
OS法に比較して多くの利点を有するものの、近年の更
なる半導体装置の高集積化の要求の高まりの中で、素子
分離領域の更なる微細化に単純には対応することができ
ず、改良LOCOS法の限界とされてきた。
The conventional method for forming an element isolation region by the improved LOCOS method in the method of manufacturing a semiconductor device is constructed as described above.
Although it has many advantages as compared with the OS method, it cannot simply cope with further miniaturization of element isolation regions due to the growing demand for higher integration of semiconductor devices in recent years. It has been the limit of the improved LOCOS method.

【0013】本発明は、上記のような従来技術の課題に
解決を与えようとするもので、従来の改良LOCOS法
の利点とされてきた平坦性、素子分離耐圧という特徴を
生かしながら、更なる微細化を可能とし、半導体装置の
高集積化を可能とした半導体装置製造方法を提供するこ
とを目的とする。
The present invention seeks to solve the above-mentioned problems of the prior art, and further utilizes the advantages of the improved LOCOS method of the prior art, such as flatness and element isolation withstand voltage, while further improving the characteristics. It is an object of the present invention to provide a method of manufacturing a semiconductor device which enables miniaturization and enables high integration of the semiconductor device.

【0014】[0014]

【課題を解決するための手段】上記目的を達成するた
め、本発明は、半導体基板における能動領域上にその領
域を被う被覆膜を選択的に形成する工程と、全体に窒化
膜及びポリシリコン膜を順次埋積した後、このポリシリ
コン膜のみをエッチングして、このポリシリコン膜を前
記窒化膜を介して前記被覆膜の側面に側壁として残存さ
せる工程で、この側壁を酸化により横方向に拡げて、こ
の側壁の底面が前記窒化膜を被う面積を横方向に拡大し
て拡大側壁とする工程と、この拡大側壁をマスクとして
その下の前記窒化膜をエッチングして、前記被覆膜の側
方に拡がる酸化膜用マスクとしてのマスク窒化膜を形成
する工程と、このマスク窒化膜をマスクとして酸化して
素子分離領域を形成する工程と、を備えることを特徴と
する半導体装置製造方法を提供するものである。
According to the present invention, there is provided a semiconductor device comprising: a step of selectively forming a coating film covering an active region on a semiconductor substrate; After the silicon films are sequentially buried, only the polysilicon film is etched, and the polysilicon film is left as a sidewall on the side surface of the coating film via the nitride film. A laterally extending area of the bottom surface of the side wall covering the nitride film to form an enlarged side wall, and etching the nitride film thereunder using the enlarged side wall as a mask. A semiconductor device comprising: a step of forming a mask nitride film as a mask for an oxide film extending to the side of a cover film; and a step of forming an element isolation region by oxidizing using the mask nitride film as a mask. Manufacture It is intended to provide the law.

【0015】さらに、上記目的を達成するために、本発
明は、半導体基板を酸化して、薄い第1のシリコン酸化
膜を形成し、その上に第1のシリコン窒化膜を成膜し、
前記第1のシリコン窒化膜の上から第2のシリコン酸化
膜を成膜する第1の工程と、エッチングにより、能動領
域部に、前記第1のシリコン酸化膜、前記第1のシリコ
ン窒化膜および前記第2のシリコン酸化膜の3層膜を選
択的に残す第2の工程と、全体に第2のシリコン窒化膜
を成膜し、更にその上からポリシリコン膜を成膜する第
3の工程と、前記ポリシリコン膜のみをエッチングし、
前記第2のシリコン窒化膜の上に、前記第1のシリコン
酸化膜、前記第1のシリコン窒化膜および前記第2のシ
リコン酸化膜の3層膜と、この3層膜の側壁部に前記ポ
リシリコン膜をポリシリコン側壁として、それぞれ残す
第4の工程と、前記ポリシリコン側壁を酸化成長させ、
その幅を更に広げる第5の工程と、前記第2のシリコン
窒化膜の露出している部分をエッチングして除去する第
6の工程と、前記第2のシリコン酸化膜および前記ポリ
シリコン側壁を除去し、半導体基板の能動領域に対応す
る部分に前記第1のシリコン酸化膜、前記第1、第2の
シリコン窒化膜を残す第7の工程と、全体に半導体基板
を酸化し、素子分離領域を形成する第8の工程と、前記
第1、第2のシリコン窒化膜および前記第1のシリコン
酸化膜を除去する第9の工程と、を備える半導体装置製
造方法を提供するものである。
Further, in order to achieve the above object, according to the present invention, a semiconductor substrate is oxidized to form a thin first silicon oxide film, and a first silicon nitride film is formed thereon.
A first step of forming a second silicon oxide film from above the first silicon nitride film, and etching the first silicon oxide film, the first silicon nitride film, A second step of selectively leaving the three-layer film of the second silicon oxide film, and a third step of forming a second silicon nitride film on the whole and further forming a polysilicon film thereon Etching only the polysilicon film,
On the second silicon nitride film, a three-layer film of the first silicon oxide film, the first silicon nitride film, and the second silicon oxide film, and a poly-silicon film on a side wall of the three-layer film. A fourth step of leaving the silicon film as a polysilicon sidewall, and oxidizing and growing the polysilicon sidewall,
A fifth step of further widening the width, a sixth step of etching and removing an exposed portion of the second silicon nitride film, and removing the second silicon oxide film and the polysilicon sidewall. A seventh step of leaving the first silicon oxide film and the first and second silicon nitride films in a portion corresponding to the active region of the semiconductor substrate; and oxidizing the semiconductor substrate as a whole to form an element isolation region. An object of the present invention is to provide a semiconductor device manufacturing method comprising: an eighth step of forming; and a ninth step of removing the first and second silicon nitride films and the first silicon oxide film.

【0016】[0016]

【発明の実施の形態】以下、図面を参照しながら、本発
明の実施の形態を説明する。図1は、本発明の実施形の
半導体装置製造方法の工程図であり、特に素子分離領域
の形成にかかわる工程を例示するものである。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a process chart of a method for manufacturing a semiconductor device according to an embodiment of the present invention, and particularly illustrates a process related to formation of an element isolation region.

【0017】図1(A)において示すように、まず、半
導体基板1を酸化して、薄いSiO膜2を形成し、そ
の上にSiN膜3を成膜する。更に、SiN膜3の上か
らSiO膜4を成膜する。
As shown in FIG. 1A, first, a semiconductor substrate 1 is oxidized to form a thin SiO 2 film 2 and a SiN film 3 is formed thereon. Further, a SiO 2 film 4 is formed on the SiN film 3.

【0018】続いて、図1(B)に示すように、リソグ
ラフィ工程を経て、エッチングし、能動領域部に、選択
的に、SiO膜2、SiN膜3およびSiO膜4の
3層膜を残す。
Subsequently, as shown in FIG. 1B, etching is performed through a lithography process, and a three-layered film of SiO 2 film 2, SiN film 3 and SiO 2 film 4 is selectively formed in the active region. Leave.

【0019】次に、図1(C)に示すように、全体にS
iN膜5を、OSELO法よりも幾分厚めに、例えば1
000オングストローム程度成膜し、更にその上からポ
リシリコン膜9を成膜する。
Next, as shown in FIG.
The iN film 5 is slightly thicker than the OSELO method, for example,
A film of about 000 Å is formed, and a polysilicon film 9 is formed thereon.

【0020】以上のような工程に続いて、図1(D)に
示すように、ポリシリコン膜9のみを、RIE法により
エッチングし、SiN膜5の上に、SiO膜2、Si
N膜3およびSiO膜4の3層膜の側壁部のみを、ポ
リシリコン側壁10として残して、サイドウォールを形
成する。
Following the above steps, as shown in FIG. 1D, only the polysilicon film 9 is etched by RIE, and the SiO 2 film 2 and the Si
A sidewall is formed by leaving only the sidewall of the three-layer film of the N film 3 and the SiO 2 film 4 as the polysilicon sidewall 10.

【0021】続いて、図1(E)に示すように、ポリシ
リコン側壁10を酸化成長させ、ポリシリコン側壁10
の幅を更に広げて拡大ポリシリコン側壁10Aとする。
つまり、以降に形成されるべき素子分離領域の面積を相
対的に縮める。
Subsequently, as shown in FIG. 1E, the polysilicon side wall 10 is oxidized and grown.
Is further expanded to form an enlarged polysilicon sidewall 10A.
That is, the area of the element isolation region to be formed thereafter is relatively reduced.

【0022】しかる後に、図2(A)に示すように、R
IEによりSiN膜5を能動領域の一部にのみ残して他
を除去する。
Thereafter, as shown in FIG.
By IE, the SiN film 5 is left only in a part of the active region and the others are removed.

【0023】続いて、図2(B)に示すように、ウェッ
トエッチングにより、SiO膜4およびポリシリコン
側壁10を除去し、半導体基板1の上にSiO膜2、
SiN膜5およびSiN膜3の領域を残す。
Subsequently, as shown in FIG. 2B, the SiO 2 film 4 and the polysilicon side wall 10 are removed by wet etching, and the SiO 2 film 2 is formed on the semiconductor substrate 1.
The regions of the SiN film 5 and the SiN film 3 are left.

【0024】しかる後に、図2(C)に示すように、全
体に半導体基板1を酸化し、素子分離領域8を形成す
る。
Thereafter, as shown in FIG. 2C, the semiconductor substrate 1 is entirely oxidized to form an element isolation region 8.

【0025】続いて、図2(D)に示すように、SiN
膜3、5およびSiO膜2を除去して、最終的に、能
動領域に対応する部分以外の領域に、素子分離領域8を
形成する。
Subsequently, as shown in FIG.
The films 3 and 5 and the SiO 2 film 2 are removed, and finally, an element isolation region 8 is formed in a region other than a portion corresponding to the active region.

【0026】以上述べたような実施形においては、ポリ
シリコン側壁10を形成した後に、これを酸化すること
により、ポリシリコン側壁10の幅を予め広げておき、
その後にSiN膜5をエッチング除去するので、続いて
形成される素子分離領域8の幅を小さくすることができ
る。その結果、素子分離領域の微細化が計られる。
In the embodiment described above, after the polysilicon side wall 10 is formed, it is oxidized to increase the width of the polysilicon side wall 10 in advance.
Thereafter, since the SiN film 5 is etched away, the width of the subsequently formed element isolation region 8 can be reduced. As a result, miniaturization of the element isolation region is achieved.

【0027】[0027]

【発明の効果】以上述べたように、本発明の半導体装置
製造方法は、素子分離領域を形成するためのマスクとな
るSiN膜をエッチングするに先立ち、能動領域のサイ
ドウォールとして形成するポリシリコン側壁を酸化して
その幅を広げておき、結果としてSiN膜の面積を予め
広げ、SiN膜をマスクとして半導体基板を酸化して素
子分離領域を形成する場合の酸化面積を狭くしておくよ
うに構成したので、素子分離領域の面積を縮小化でき、
結果的に半導体装置の高集積化に適した半導体装置製造
方法を実現できる効果がある。
As described above, according to the method of manufacturing a semiconductor device of the present invention, a polysilicon sidewall formed as a sidewall of an active region is etched prior to etching a SiN film serving as a mask for forming an element isolation region. Is oxidized to increase its width, and as a result, the area of the SiN film is increased in advance, and the oxidized area in forming the element isolation region by oxidizing the semiconductor substrate using the SiN film as a mask is reduced. Therefore, the area of the element isolation region can be reduced,
As a result, there is an effect that a semiconductor device manufacturing method suitable for high integration of a semiconductor device can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置製造方法の実施形を説明す
るための工程図の一部である。
FIG. 1 is a part of a process chart for explaining an embodiment of a semiconductor device manufacturing method of the present invention.

【図2】本発明の半導体装置製造方法の実施形を説明す
るための工程図の一部である。
FIG. 2 is a part of a process chart for describing an embodiment of a semiconductor device manufacturing method of the present invention.

【図3】従来の半導体装置製造方法を説明するための工
程図の一部である。
FIG. 3 is a part of a process chart for explaining a conventional semiconductor device manufacturing method.

【図4】従来の半導体装置製造方法を説明するための工
程図の一部である。
FIG. 4 is a part of a process chart for explaining a conventional semiconductor device manufacturing method.

【符号の説明】[Explanation of symbols]

1 半導体基板 2、4、6 SiO膜 3、5 SiN膜 7 SiO側壁 8 素子分離領域 9 ポリシリコン膜 10 ポリシリコン側壁 10A 拡大ポリシリコン側壁REFERENCE SIGNS LIST 1 semiconductor substrate 2, 4, 6 SiO 2 film 3, 5 SiN film 7 SiO 2 side wall 8 element isolation region 9 polysilicon film 10 polysilicon side wall 10A enlarged polysilicon side wall

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】半導体基板における能動領域上にその領域
を被う被覆膜を選択的に形成する工程と、 全体に窒化膜及びポリシリコン膜を順次埋積した後、こ
のポリシリコン膜のみをエッチングして、このポリシリ
コン膜を前記窒化膜を介して前記被覆膜の側面に側壁と
して残存させる工程と、 この側壁を酸化により横方向に拡げて、この側壁の底面
が前記窒化膜を被う面積を横方向に拡大して拡大側壁と
する工程と、 この拡大側壁をマスクとしてその下の前記窒化膜をエッ
チングして、前記被覆膜の側方に拡がる酸化膜用マスク
としてのマスク窒化膜を形成する工程と、 このマスク窒化膜をマスクとして酸化して素子分離領域
を形成する工程と、 を備えることを特徴とする半導体装置製造方法。
1. A step of selectively forming a coating film covering an active region on a semiconductor substrate, and a step of selectively embedding a nitride film and a polysilicon film over the whole, and then removing only this polysilicon film. Etching to leave the polysilicon film as a sidewall on the side surface of the coating film via the nitride film; and expanding the sidewall in the lateral direction by oxidation so that the bottom surface of the sidewall covers the nitride film. Enlarging the area in the lateral direction to form an enlarged side wall; and using the enlarged side wall as a mask, etching the nitride film thereunder to thereby form a mask nitride as an oxide film mask extending to the side of the coating film. A method of manufacturing a semiconductor device, comprising: a step of forming a film; and a step of forming an element isolation region by oxidizing using the mask nitride film as a mask.
【請求項2】半導体基板を酸化して、薄い第1のシリコ
ン酸化膜を形成し、その上に第1のシリコン窒化膜を成
膜し、前記第1のシリコン窒化膜の上に第2のシリコン
酸化膜を成膜する第1の工程と、 エッチングにより、能動領域部に、前記第1のシリコン
酸化膜、前記第1のシリコン窒化膜および前記第2のシ
リコン酸化膜の3層膜を選択的に残す第2の工程と、 全体に第2のシリコン窒化膜を成膜し、更にその上から
ポリシリコン膜を成膜する第3の工程と、 前記ポリシリコン膜のみをエッチングし、前記第2のシ
リコン窒化膜の上に、前記第1のシリコン酸化膜、前記
第1のシリコン窒化膜および前記第2のシリコン酸化膜
の3層膜と、この3層膜の側壁部に前記ポリシリコン膜
をポリシリコン側壁として、それぞれ残す第4の工程
と、 前記ポリシリコン側壁を酸化成長させ、その幅を更に広
げる第5の工程と、 前記第2のシリコン窒化膜の露出している部分をエッチ
ングして除去する第6の工程と、 前記第2のシリコン酸化膜および前記ポリシリコン側壁
を除去し、半導体基板の能動領域に対応する部分に前記
第1のシリコン酸化膜、前記第1、第2のシリコン窒化
膜を残す第7の工程と、 全体に半導体基板を酸化し、素子分離領域を形成する第
8の工程と、 前記第1、第2のシリコン窒化膜および前記第1のシリ
コン酸化膜を除去する第9の工程と、 を備えることを特徴とする半導体装置製造方法。
2. A semiconductor substrate is oxidized to form a thin first silicon oxide film, a first silicon nitride film is formed thereon, and a second silicon nitride film is formed on the first silicon nitride film. A first step of forming a silicon oxide film, and a three-layer film of the first silicon oxide film, the first silicon nitride film, and the second silicon oxide film are selected in the active region by etching. A second step in which a second silicon nitride film is formed entirely, and a third step in which a polysilicon film is further formed thereon; etching the polysilicon film only; A three-layer film of the first silicon oxide film, the first silicon nitride film and the second silicon oxide film on the second silicon nitride film, and a polysilicon film on a side wall of the three-layer film. Process of leaving each as a polysilicon sidewall A fifth step of oxidizing and growing the polysilicon sidewall and further widening the width thereof; a sixth step of etching and removing an exposed portion of the second silicon nitride film; A seventh step of removing the silicon oxide film and the polysilicon sidewall and leaving the first silicon oxide film and the first and second silicon nitride films in a portion corresponding to the active region of the semiconductor substrate; An eighth step of oxidizing the semiconductor substrate to form an element isolation region; and a ninth step of removing the first and second silicon nitride films and the first silicon oxide film. Semiconductor device manufacturing method.
JP5799897A 1997-03-12 1997-03-12 Semiconductor device manufacturing method Withdrawn JPH10256247A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5799897A JPH10256247A (en) 1997-03-12 1997-03-12 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5799897A JPH10256247A (en) 1997-03-12 1997-03-12 Semiconductor device manufacturing method

Publications (1)

Publication Number Publication Date
JPH10256247A true JPH10256247A (en) 1998-09-25

Family

ID=13071681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5799897A Withdrawn JPH10256247A (en) 1997-03-12 1997-03-12 Semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JPH10256247A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8753945B2 (en) 2012-03-22 2014-06-17 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8753945B2 (en) 2012-03-22 2014-06-17 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device

Similar Documents

Publication Publication Date Title
JP2000012676A (en) Semiconductor device trench element isolation method
JP2002198532A (en) Semiconductor device having an effective width of extended active region and method of manufacturing the same
JPH0799313A (en) Method for separating semiconductor devices and memory integrated circuit array
JPH10199969A (en) Method of manufacturing semiconductor device having trench isolation structure
JPH10303290A (en) Element isolation method for semiconductor device
JPH10303291A (en) Semiconductor device and manufacturing method thereof
TWI234228B (en) Method of fabricating a shallow trench isolation
JPH0637178A (en) Manufacture of semiconductor device
JP4472434B2 (en) Manufacturing method of semiconductor device
JPH10256247A (en) Semiconductor device manufacturing method
JP3203048B2 (en) Semiconductor device and method of manufacturing the same
JP3719854B2 (en) Manufacturing method of semiconductor device
JP2000306989A (en) Method for manufacturing semiconductor device
JP2002190515A (en) Semiconductor device and method of manufacturing the same
KR100278488B1 (en) Method for making a semiconductor device
JPH08330410A (en) Element isolation method, element isolation structure, and semiconductor device
JP3160928B2 (en) Element isolation formation method
JPS61119056A (en) Manufacture of semiconductor device
JPH1126569A (en) Method for manufacturing semiconductor device
JP2995948B2 (en) Method for manufacturing semiconductor device
US20020053713A1 (en) Semiconductor device and method for manufacturing the same
JPH10209269A (en) Isolation method for combining trench and selective oxidation
JPH10209263A (en) Semiconductor device and manufacturing method thereof
JPH1167752A (en) Method for manufacturing semiconductor device
JPH08236608A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040601