JPH10256899A - 無調整化電圧制御発振回路 - Google Patents
無調整化電圧制御発振回路Info
- Publication number
- JPH10256899A JPH10256899A JP9058178A JP5817897A JPH10256899A JP H10256899 A JPH10256899 A JP H10256899A JP 9058178 A JP9058178 A JP 9058178A JP 5817897 A JP5817897 A JP 5817897A JP H10256899 A JPH10256899 A JP H10256899A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- signal
- voltage
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 外付け高精度抵抗をＩＣに内蔵化しても温度
特性、バラツキに影響されない無調整化電圧制御発振回
路を提供する。 【解決手段】 水晶発振器１１、位相比較回路１２、ロ
ーパスフィルタ１３、調整用アンプ１４、第１の電圧制
御回路１５から負帰還ループを持つＰＬＬ回路１８を形
成する。電圧制御回路１５内で信号はＶ／Ｉ変換後、電
流制御発振器１７により水晶発振器１１と９０°の位相
差を持つ信号が出力され、ＰＬＬ回路１８の出力は電圧
制御回路２０に入力される。前記Ｖ／Ｉ変換回路と同じ
素子で構成されている第２のＶ／Ｉ変換回路で電流に変
換され、カレントミラー回路２２で調整された電流信号
が電流制御発振器２３によって所望の発振信号に変換さ
れる。第１と第２のＶ／Ｉ変換素子を同じ素子とするこ
とにより素子バラツキ・温度特性変化を補償し、安価な
素子で安定した発振周波数信号を得られる。
特性、バラツキに影響されない無調整化電圧制御発振回
路を提供する。 【解決手段】 水晶発振器１１、位相比較回路１２、ロ
ーパスフィルタ１３、調整用アンプ１４、第１の電圧制
御回路１５から負帰還ループを持つＰＬＬ回路１８を形
成する。電圧制御回路１５内で信号はＶ／Ｉ変換後、電
流制御発振器１７により水晶発振器１１と９０°の位相
差を持つ信号が出力され、ＰＬＬ回路１８の出力は電圧
制御回路２０に入力される。前記Ｖ／Ｉ変換回路と同じ
素子で構成されている第２のＶ／Ｉ変換回路で電流に変
換され、カレントミラー回路２２で調整された電流信号
が電流制御発振器２３によって所望の発振信号に変換さ
れる。第１と第２のＶ／Ｉ変換素子を同じ素子とするこ
とにより素子バラツキ・温度特性変化を補償し、安価な
素子で安定した発振周波数信号を得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、一定の基準周波数
を出力する電圧制御発振回路に関する。
を出力する電圧制御発振回路に関する。
【０００２】
【従来の技術】近年、ビデオテープレコーダ（以下ＶＴ
Ｒと略記する）などの家電製品の低価格化に伴い、外付
け部品の削減、無調整化システムが必要となってきた。
ＶＴＲなどの機器では安定した基準周波数を供給するた
め、電圧制御発振回路（以下ＶＣＯ回路と略記する）が
用いられている。
Ｒと略記する）などの家電製品の低価格化に伴い、外付
け部品の削減、無調整化システムが必要となってきた。
ＶＴＲなどの機器では安定した基準周波数を供給するた
め、電圧制御発振回路（以下ＶＣＯ回路と略記する）が
用いられている。
【０００３】以下に、従来の電圧制御発振回路について
説明する。図２は従来の電圧制御発振回路のシステム構
成を示すものである。１はプログラマブルＲＯＭ（以下
ＰＲＯＭと略記する）によるデジタルアナログコンバー
タ回路（以下ＤＡＣ回路と略記する）、２は電圧／電流
変換（以下Ｖ／Ｉ変換と略記する）の基準アンプ、３は
高精度抵抗、４は電圧制御発振器、５は出力端子であ
る。
説明する。図２は従来の電圧制御発振回路のシステム構
成を示すものである。１はプログラマブルＲＯＭ（以下
ＰＲＯＭと略記する）によるデジタルアナログコンバー
タ回路（以下ＤＡＣ回路と略記する）、２は電圧／電流
変換（以下Ｖ／Ｉ変換と略記する）の基準アンプ、３は
高精度抵抗、４は電圧制御発振器、５は出力端子であ
る。
【０００４】以上のように構成された電圧制御発振回路
のシステムについて、以下にその動作を説明する。
のシステムについて、以下にその動作を説明する。
【０００５】ＶＣＯ回路の出力を調整するため、発振周
波数を測定しながらＰＲＯＭ−ＤＡＣ回路を調整して希
望の基準周波数のビットデータをＰＲＯＭに書き込む。
そこで調整された電圧は、アンプ２と高精度抵抗３によ
り基準周波数の電流にＶ／Ｉ変換され、電流制御型の発
振器により出力５から設定基準周波数を発振する。ここ
でＦＭ変調器として使用する場合は入力端子６に入力信
号を入れることでＶＣＯ回路内でＶ／Ｉ変換され、発振
器でＦＭ変調される。
波数を測定しながらＰＲＯＭ−ＤＡＣ回路を調整して希
望の基準周波数のビットデータをＰＲＯＭに書き込む。
そこで調整された電圧は、アンプ２と高精度抵抗３によ
り基準周波数の電流にＶ／Ｉ変換され、電流制御型の発
振器により出力５から設定基準周波数を発振する。ここ
でＦＭ変調器として使用する場合は入力端子６に入力信
号を入れることでＶＣＯ回路内でＶ／Ｉ変換され、発振
器でＦＭ変調される。
【０００６】
【発明が解決しようとする課題】しかしながら上記従来
のシステム構成では、素子特性のバラツキや周囲の温度
変化による回路への影響を抑えるため、外付けで高精度
抵抗３が必要となり、ＩＣへの内蔵化が難しかった。
のシステム構成では、素子特性のバラツキや周囲の温度
変化による回路への影響を抑えるため、外付けで高精度
抵抗３が必要となり、ＩＣへの内蔵化が難しかった。
【０００７】本発明は上記従来の問題点を解決するもの
で、高精度抵抗３を内蔵化したＶＣＯ回路を提供する事
を目的とする。
で、高精度抵抗３を内蔵化したＶＣＯ回路を提供する事
を目的とする。
【０００８】
【課題を解決するための手段】この目的を達成するため
に本発明に係る無調整化ＶＣＯ回路は、水晶発振器と位
相比較回路とローパスフィルタと調整用アンプと第１の
電圧制御発振回路により負帰還ループを形成したＰＬＬ
回路と、前記ＰＬＬ回路出力信号を入力とする第２の電
圧制御発振回路とを備えた無調整化電圧制御発振回路で
あって、前記第１の電圧制御発振回路が入力電圧信号を
電流信号に変換する第１のＶ／Ｉ変換回路と前記変換電
流信号により発振する第１の電流制御発振器とを備え、
前記第２の電圧制御発振回路が入力電圧信号を電流信号
に変換する第２のＶ／Ｉ変換回路と前記変換電流信号を
調整する電流調整回路と前記調整電流信号により発振す
る第２の電流制御発振器とを備え、前記第１と第２のＶ
／Ｉ変換回路とを同じ素子で構成する。
に本発明に係る無調整化ＶＣＯ回路は、水晶発振器と位
相比較回路とローパスフィルタと調整用アンプと第１の
電圧制御発振回路により負帰還ループを形成したＰＬＬ
回路と、前記ＰＬＬ回路出力信号を入力とする第２の電
圧制御発振回路とを備えた無調整化電圧制御発振回路で
あって、前記第１の電圧制御発振回路が入力電圧信号を
電流信号に変換する第１のＶ／Ｉ変換回路と前記変換電
流信号により発振する第１の電流制御発振器とを備え、
前記第２の電圧制御発振回路が入力電圧信号を電流信号
に変換する第２のＶ／Ｉ変換回路と前記変換電流信号を
調整する電流調整回路と前記調整電流信号により発振す
る第２の電流制御発振器とを備え、前記第１と第２のＶ
／Ｉ変換回路とを同じ素子で構成する。
【０００９】かかる構成により、第１と第２のＶ／Ｉ変
換回路が差動的、緩衝的に働くため両者素子の相対値が
同じであれば良く、外部に高精度な抵抗を外付すること
なく、拡散抵抗等のチップに内蔵型素子により設定基準
周波数を安定して発振するＶＯＣ回路が得られる。
換回路が差動的、緩衝的に働くため両者素子の相対値が
同じであれば良く、外部に高精度な抵抗を外付すること
なく、拡散抵抗等のチップに内蔵型素子により設定基準
周波数を安定して発振するＶＯＣ回路が得られる。
【００１０】さらに本発明の無調整化電圧制御発振回路
は、前記第２の電圧制御発振回路を複数個並列に備える
ことが好ましい。
は、前記第２の電圧制御発振回路を複数個並列に備える
ことが好ましい。
【００１１】かかる構成により、ＶＯＣ回路の出力系統
が複数化することができ、複数の設定基準周波数を安定
して発振するＶＯＣ回路を得ることができる。
が複数化することができ、複数の設定基準周波数を安定
して発振するＶＯＣ回路を得ることができる。
【００１２】
（実施形態１）以下、本発明の実施形態１について図面
を参照しながら説明する。図１は本発明の実施形態１に
おける無調整化ＶＣＯ回路の構成図である。
を参照しながら説明する。図１は本発明の実施形態１に
おける無調整化ＶＣＯ回路の構成図である。
【００１３】１１は水晶発振器であり、クロマ信号処理
用に用いられる発振周波数が３.５８ＭＨｚのもの、１
２は位相比較回路であり、２つの入力信号の位相を比較
し、その位相差を電圧に変換して出力するもの、１３は
ローパスフィルタ、１４は第１の増幅器、１５は第１の
ＶＣＯ回路であり、第１の基準アンプ１６ａ、第１の基
準抵抗１６ｂで拡散抵抗として内蔵化されたもの、、第
１のトランジスタ１６ｃ、第１の発振器１７からなる。
ここで基準アンプ１６ａ、基準抵抗１６ｂおよびトラン
ジスタ１６ｃにより第１のＶ／Ｉ変換回路が構成されて
いる。さらに第１の発振器１７は電流制御の発振器であ
る。１８はＰＬＬ回路であり点線で囲まれた部分から構
成されている。１９はＰＲＯＭによるＤＡＣ回路、２０
は第２のＶＣＯ回路であり、第２の基準アンプ２１ａ、
第２の基準抵抗２１ｂで拡散抵抗として内蔵化されたも
の、第２のトランジスタ２１ｃ、カレントミラー回路２
２、第２の発振器２３からなる。ここで第２の基準アン
プ２１ａ、第２の基準抵抗２１ｂおよび第２のトランジ
スタ２１ｃにより第２のＶ／Ｉ変換回路が構成されてい
る。さらに第２の発振器２３は電流制御の発振器であ
る。２４は出力端子である。
用に用いられる発振周波数が３.５８ＭＨｚのもの、１
２は位相比較回路であり、２つの入力信号の位相を比較
し、その位相差を電圧に変換して出力するもの、１３は
ローパスフィルタ、１４は第１の増幅器、１５は第１の
ＶＣＯ回路であり、第１の基準アンプ１６ａ、第１の基
準抵抗１６ｂで拡散抵抗として内蔵化されたもの、、第
１のトランジスタ１６ｃ、第１の発振器１７からなる。
ここで基準アンプ１６ａ、基準抵抗１６ｂおよびトラン
ジスタ１６ｃにより第１のＶ／Ｉ変換回路が構成されて
いる。さらに第１の発振器１７は電流制御の発振器であ
る。１８はＰＬＬ回路であり点線で囲まれた部分から構
成されている。１９はＰＲＯＭによるＤＡＣ回路、２０
は第２のＶＣＯ回路であり、第２の基準アンプ２１ａ、
第２の基準抵抗２１ｂで拡散抵抗として内蔵化されたも
の、第２のトランジスタ２１ｃ、カレントミラー回路２
２、第２の発振器２３からなる。ここで第２の基準アン
プ２１ａ、第２の基準抵抗２１ｂおよび第２のトランジ
スタ２１ｃにより第２のＶ／Ｉ変換回路が構成されてい
る。さらに第２の発振器２３は電流制御の発振器であ
る。２４は出力端子である。
【００１４】以上の構成のうち、後述する素子のバラツ
キ、温度特性変化を緩衝的に補償するため、第１のＶ／
Ｉ変換回路の構成素子と第２のＶ／Ｉ変換回路の構成素
子を同じもので構成しておく。つまり第１の基準アンプ
１６ａと第２の基準アンプ２１ａ、第１の基準抵抗１６
ｂと第２の基準抵抗２１ｂ、第２のトランジスタ１６ｃ
と第２のトランジスタ２１ｃとしてそれぞれ同じものを
使用する。
キ、温度特性変化を緩衝的に補償するため、第１のＶ／
Ｉ変換回路の構成素子と第２のＶ／Ｉ変換回路の構成素
子を同じもので構成しておく。つまり第１の基準アンプ
１６ａと第２の基準アンプ２１ａ、第１の基準抵抗１６
ｂと第２の基準抵抗２１ｂ、第２のトランジスタ１６ｃ
と第２のトランジスタ２１ｃとしてそれぞれ同じものを
使用する。
【００１５】以上のように構成された無調整化電圧制御
発振回路のシステムについて、以下にその動作を説明す
る。
発振回路のシステムについて、以下にその動作を説明す
る。
【００１６】水晶発振器１１から発振周波数が３.５８
ＭＨｚである基準信号がＰＬＬ回路１８の位相比較回路
１２に入力される。位相比較回路１２には第１のＶＣＯ
回路１５の出力も入力され、２つの信号の位相が比較さ
れる。位相比較回路１２は位相差を直流電圧信号として
出力し、その出力信号はローパスフィルタ１３により高
周波成分が除去され、第１の増幅器１４により増幅さ
れ、第１のＶＣＯ回路１５に入力される。第１のＶＣＯ
回路１５にはＶ／Ｉ変換回路があり、入力直流電圧信号
は第１の基準アンプ１６ａ、第１の基準抵抗１６ｂ、第
１のトランジスタ１６ｃにより電流信号に変換される。
変換された電流信号は第１の発振器１７に入力される
が、ここで入力電流値は第１の発振器１７が３.５８Ｍ
Ｈｚで発振する電流信号値となるようにＶ／Ｉ変換にお
いて制御されている。これにより電流制御型発振器１７
は安定して３.５８ＭＨｚで発振信号を出力でき、かつ
キャパシタ特性から位相が９０°進むことになるので上
記のＰＬＬループ回路内では位相比較器１２には安定し
て同じ周波数で９０°の位相差を持つ２つの信号が供給
されることとなり、ＰＬＬ回路１６の出力値も安定した
出力となる。
ＭＨｚである基準信号がＰＬＬ回路１８の位相比較回路
１２に入力される。位相比較回路１２には第１のＶＣＯ
回路１５の出力も入力され、２つの信号の位相が比較さ
れる。位相比較回路１２は位相差を直流電圧信号として
出力し、その出力信号はローパスフィルタ１３により高
周波成分が除去され、第１の増幅器１４により増幅さ
れ、第１のＶＣＯ回路１５に入力される。第１のＶＣＯ
回路１５にはＶ／Ｉ変換回路があり、入力直流電圧信号
は第１の基準アンプ１６ａ、第１の基準抵抗１６ｂ、第
１のトランジスタ１６ｃにより電流信号に変換される。
変換された電流信号は第１の発振器１７に入力される
が、ここで入力電流値は第１の発振器１７が３.５８Ｍ
Ｈｚで発振する電流信号値となるようにＶ／Ｉ変換にお
いて制御されている。これにより電流制御型発振器１７
は安定して３.５８ＭＨｚで発振信号を出力でき、かつ
キャパシタ特性から位相が９０°進むことになるので上
記のＰＬＬループ回路内では位相比較器１２には安定し
て同じ周波数で９０°の位相差を持つ２つの信号が供給
されることとなり、ＰＬＬ回路１６の出力値も安定した
出力となる。
【００１７】次にＰＬＬ回路１８からの出力を第２のＶ
ＣＯ回路１９に入力する。入力電圧信号は、基準アンプ
２１ａ、基準抵抗２１ｂ、トランジスタ２１ｃによりＶ
／Ｉ変換される。Ｖ／Ｉ変換された電流出力値はカレン
トミラー回路２２により発振器２３へ入力するための所
望の出力電流信号値に調整される。調整された電流信号
は発振器２３に入力され所望の発振周波数信号に変換さ
れ、出力端子２４から出力される。
ＣＯ回路１９に入力する。入力電圧信号は、基準アンプ
２１ａ、基準抵抗２１ｂ、トランジスタ２１ｃによりＶ
／Ｉ変換される。Ｖ／Ｉ変換された電流出力値はカレン
トミラー回路２２により発振器２３へ入力するための所
望の出力電流信号値に調整される。調整された電流信号
は発振器２３に入力され所望の発振周波数信号に変換さ
れ、出力端子２４から出力される。
【００１８】ここでＶＣＯ回路１とＶＣＯ回路２には同
じ素子で構成されたＶ／Ｉ変換回路であり、回路全体に
対しては緩衝的、補償的動作を果たす。つまり基準抵抗
１６ｂおよび２１ｂに素子バラツキがあり実際の抵抗値
が設計値より多少ずれていても基準抵抗１６ｂおよび２
１ｂ間では同じものが使用されているため、回路全体で
は第２のＶＣＯ回路の偏差分を第１のＶＣＯが補償する
ことになる。さらに温度特性変化によりその抵抗値が変
化しても両者の温度特性変化が同じため同様の補償効果
が得られる。
じ素子で構成されたＶ／Ｉ変換回路であり、回路全体に
対しては緩衝的、補償的動作を果たす。つまり基準抵抗
１６ｂおよび２１ｂに素子バラツキがあり実際の抵抗値
が設計値より多少ずれていても基準抵抗１６ｂおよび２
１ｂ間では同じものが使用されているため、回路全体で
は第２のＶＣＯ回路の偏差分を第１のＶＣＯが補償する
ことになる。さらに温度特性変化によりその抵抗値が変
化しても両者の温度特性変化が同じため同様の補償効果
が得られる。
【００１９】上記実施形態の無調整化ＶＣＯ回路は、Ｖ
ＴＲ等で広く使われるクロマ信号用の水晶発振器を用
い、また回路の持つ差動的、緩衝的な働きにより安価か
つ内蔵型素子を利用した場合でも温度など環境条件の変
化、素子バラツキによる影響に対して安定した出力信号
の供給が可能である。
ＴＲ等で広く使われるクロマ信号用の水晶発振器を用
い、また回路の持つ差動的、緩衝的な働きにより安価か
つ内蔵型素子を利用した場合でも温度など環境条件の変
化、素子バラツキによる影響に対して安定した出力信号
の供給が可能である。
【００２０】（実施形態２）以下、本発明の実施形態２
について説明する。
について説明する。
【００２１】実施形態２は、実施形態１に比べ、第２の
ＶＣＯ回路を複数化して出力系統を複数にすることが特
徴である。複数設ける第２のＶＣＯ回路の構成・働きは
実施形態２の第２のＶＣＯ回路と同様で良い。いま出力
を２系統とし、第２のＶＣＯ回路のうちの１つの回路の
発振器が１.３ＭＨｚで発振するようにカレントミラー
の電流値を設定する。実施形態１で説明したようにこの
第２のＶＣＯ回路は安定して１.３ＭＨｚの発振周波数
信号を出力する。また同様に他方の第２のＶＣＯ回路の
発振器が１.７ＭＨｚで発振するようにカレントミラー
の電流値を設定する。この第２のＶＣＯ回路は安定して
１.７ＭＨｚの発振周波数信号を出力する。このように
構成された本実施形態による無調整化電圧制御発振回路
は、前記第２のＶＣＯ回路のうちの１つの発振周波数が
ＶＨＳ規格の１.３ＭＨｚであり、また他方のＶＣＯ回
路の発振周波数がＶＨＳ規格の１.７ＭＨｚである。
ＶＣＯ回路を複数化して出力系統を複数にすることが特
徴である。複数設ける第２のＶＣＯ回路の構成・働きは
実施形態２の第２のＶＣＯ回路と同様で良い。いま出力
を２系統とし、第２のＶＣＯ回路のうちの１つの回路の
発振器が１.３ＭＨｚで発振するようにカレントミラー
の電流値を設定する。実施形態１で説明したようにこの
第２のＶＣＯ回路は安定して１.３ＭＨｚの発振周波数
信号を出力する。また同様に他方の第２のＶＣＯ回路の
発振器が１.７ＭＨｚで発振するようにカレントミラー
の電流値を設定する。この第２のＶＣＯ回路は安定して
１.７ＭＨｚの発振周波数信号を出力する。このように
構成された本実施形態による無調整化電圧制御発振回路
は、前記第２のＶＣＯ回路のうちの１つの発振周波数が
ＶＨＳ規格の１.３ＭＨｚであり、また他方のＶＣＯ回
路の発振周波数がＶＨＳ規格の１.７ＭＨｚである。
【００２２】かかる構成により、ＨｉＦｉ−ＶＴＲなど
のＶＨＳ規格で要求される基準周波数である１.３ＭＨ
ｚおよび１.７ＭＨｚの発振周波数を持つ出力を安定し
て供給することができる。
のＶＨＳ規格で要求される基準周波数である１.３ＭＨ
ｚおよび１.７ＭＨｚの発振周波数を持つ出力を安定し
て供給することができる。
【００２３】
【発明の効果】本発明の無調整化電圧制御発振回路によ
れば、ＶＴＲなどで広く用いられるクロマ信号処理用の
水晶発振器からの安定した発振周波数を本発明のＶＯＣ
回路に供給することでコスト低減を図ることができる。
また回路の持つ差動的、緩衝的な働きにより第１と第２
のＶ／Ｉ変換回路素子の相対値が同じであれば良く、チ
ップに内蔵化した拡散抵抗等の安価かつ内蔵型素子を利
用でき、さらに温度など環境条件の変化、素子バラツキ
による影響に対して安定した出力信号の供給が可能であ
る。
れば、ＶＴＲなどで広く用いられるクロマ信号処理用の
水晶発振器からの安定した発振周波数を本発明のＶＯＣ
回路に供給することでコスト低減を図ることができる。
また回路の持つ差動的、緩衝的な働きにより第１と第２
のＶ／Ｉ変換回路素子の相対値が同じであれば良く、チ
ップに内蔵化した拡散抵抗等の安価かつ内蔵型素子を利
用でき、さらに温度など環境条件の変化、素子バラツキ
による影響に対して安定した出力信号の供給が可能であ
る。
【図１】本発明の実施形態１における無調整化ＶＣＯ回
路の構成図
路の構成図
【図２】従来の無調整化回路の構成図
１，１９ ＰＲＯＭ−ＤＡＣ回路 ２，１６ａ，２１ａ 基準アンプ ３ 外付け高精度抵抗 ４，１７，２３ 電流制御発振器 ５，２４ 出力端子 １１ 水晶発振器 １２ 位相比較回路 １３ ローパスフィルタ １４ 調整用アンプ １５ 第１のＶＣＯ回路 １６ｂ，２１ｂ 基準抵抗 １６ｃ，２１ｃ トランジスタ １８ ＰＬＬ回路 ２０ 第２のＶＣＯ回路 ２２ カレントミラー回路 ２５ Ｖ／Ｉ変換回路
Claims (2)
- 【請求項１】 水晶発振器と位相比較回路とローパスフ
ィルタとアンプと第１の電圧制御発振回路により負帰還
ループを形成したＰＬＬ回路と、前記ＰＬＬ回路のアン
プ出力信号を入力とする第２の電圧制御発振回路とを備
えた無調整化電圧制御発振回路であって、前記第１の電
圧制御発振回路が入力電圧信号を電流信号に変換する第
１のＶ／Ｉ変換回路と前記変換電流信号により発振する
第１の電流制御発振器とを備え、前記第２の電圧制御発
振回路が入力電圧信号を電流信号に変換する第２のＶ／
Ｉ変換回路と前記変換電流信号を調整する電流調整回路
と前記調整電流信号により発振する第２の電流制御発振
器とを備え、前記第１と第２のＶ／Ｉ変換回路とを同じ
素子で構成したことを特徴とする無調整化電圧制御発振
回路。 - 【請求項２】 前記第２の電圧制御発振回路を複数個並
列に備えた請求項１に記載の無調整化電圧制御発振回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9058178A JPH10256899A (ja) | 1997-03-12 | 1997-03-12 | 無調整化電圧制御発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9058178A JPH10256899A (ja) | 1997-03-12 | 1997-03-12 | 無調整化電圧制御発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10256899A true JPH10256899A (ja) | 1998-09-25 |
Family
ID=13076758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9058178A Pending JPH10256899A (ja) | 1997-03-12 | 1997-03-12 | 無調整化電圧制御発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10256899A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7126430B2 (en) | 2004-02-20 | 2006-10-24 | Matsushita Electric Industrial Co., Ltd | PLL circuit |
| EP1806639A1 (en) * | 2006-01-10 | 2007-07-11 | AMI Semiconductor Belgium BVBA | A DC current regulator insensitive to conducted EMI |
| JP2010161343A (ja) * | 2009-01-12 | 2010-07-22 | Honeywell Internatl Inc | 抵抗器の温度係数を調整する回路 |
-
1997
- 1997-03-12 JP JP9058178A patent/JPH10256899A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7126430B2 (en) | 2004-02-20 | 2006-10-24 | Matsushita Electric Industrial Co., Ltd | PLL circuit |
| EP1806639A1 (en) * | 2006-01-10 | 2007-07-11 | AMI Semiconductor Belgium BVBA | A DC current regulator insensitive to conducted EMI |
| JP2010161343A (ja) * | 2009-01-12 | 2010-07-22 | Honeywell Internatl Inc | 抵抗器の温度係数を調整する回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100416456B1 (ko) | 온도 보상형 발진기, 온도 보상형 발진기의 제어방법 및무선 통신 장치 | |
| JP2000509219A (ja) | 温度補償および周波数逓倍機能を備えた周波数シンセサイザおよびその製造方法 | |
| US6163207A (en) | Integrator-filter circuit | |
| JP3189662B2 (ja) | 温度補償型圧電発振器 | |
| KR100396880B1 (ko) | 가변 반송 주파수를 가지는 저잡음 주파수 변조기 | |
| JPH10256899A (ja) | 無調整化電圧制御発振回路 | |
| EP0110719A1 (en) | Oscillating circuit | |
| JP4334634B2 (ja) | 周波数追跡装置 | |
| JP3326286B2 (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JP3117802B2 (ja) | モジュレータの温度補償回路 | |
| JPS60261281A (ja) | 色信号処理装置 | |
| US7205849B2 (en) | Phase locked loop including an integrator-free loop filter | |
| KR940011376B1 (ko) | Vtr의 캐리어 주파수 자동 조정 회로 | |
| CA2088187C (en) | Fm demodulation circuit | |
| JP3272659B2 (ja) | 周波数補正回路付温度補償型圧電発振器 | |
| JP3128448B2 (ja) | Ｆｍ信号検波器 | |
| JP3128449B2 (ja) | Ｆｍ信号検波器 | |
| US4918407A (en) | Oscillation circuit | |
| JPH07288468A (ja) | フィードフォワード制御型位相同期回路 | |
| JPS6338788B2 (ja) | ||
| JP2002314413A (ja) | 位相同期ループ回路 | |
| JP3038641B2 (ja) | 電力偏差補正方法及び電力偏差補正装置 | |
| JP2005236784A (ja) | Ｐｌｌ回路 | |
| JP3058425B2 (ja) | 温度補償発振器 | |
| KR100218524B1 (ko) | 필터 자동조정 시스템 |