JPH10256914A - Ｄ／ａ変換器 - Google Patents
Ｄ／ａ変換器Info
- Publication number
- JPH10256914A JPH10256914A JP5620397A JP5620397A JPH10256914A JP H10256914 A JPH10256914 A JP H10256914A JP 5620397 A JP5620397 A JP 5620397A JP 5620397 A JP5620397 A JP 5620397A JP H10256914 A JPH10256914 A JP H10256914A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- switch circuit
- circuit
- turned
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 消費電力を抑えつつも、アナログ出力にオー
バーシュートが発生しないようなＤ／Ａ変換器を提供す
る。 【解決手段】 本発明のＤ／Ａ変換器は、定電流源１
と、スイッチ回路ＳＷ１、ＳＷ２と、定電流源１とスイ
ッチ回路ＳＷ１との間に接続されたスイッチ回路ＳＷ３
と、出力抵抗２と、ダミー抵抗３と、制御回路４とを備
え、各スイッチは、制御回路４からの制御信号により切
り換え制御される。スイッチ回路ＳＷ１は、デジタル信
号に応じてオン、オフを繰り返し、スイッチ回路ＳＷ２
はスイッチ回路ＳＷ１とほぼ逆のタイミングで切り換え
られる。スイッチ回路ＳＷ３は、スイッチ回路ＳＷ１が
オンになる前からオフになった後までの所定期間だけオ
ンする。以上により、スイッチ回路ＳＷ１がオンする直
前の所定期間と、オフした直後の所定期間だけダミー抵
抗３に電流が流れ、ダミー抵抗３に電流が流れる期間を
削減できるため、その分、消費電力を低減できる。
バーシュートが発生しないようなＤ／Ａ変換器を提供す
る。 【解決手段】 本発明のＤ／Ａ変換器は、定電流源１
と、スイッチ回路ＳＷ１、ＳＷ２と、定電流源１とスイ
ッチ回路ＳＷ１との間に接続されたスイッチ回路ＳＷ３
と、出力抵抗２と、ダミー抵抗３と、制御回路４とを備
え、各スイッチは、制御回路４からの制御信号により切
り換え制御される。スイッチ回路ＳＷ１は、デジタル信
号に応じてオン、オフを繰り返し、スイッチ回路ＳＷ２
はスイッチ回路ＳＷ１とほぼ逆のタイミングで切り換え
られる。スイッチ回路ＳＷ３は、スイッチ回路ＳＷ１が
オンになる前からオフになった後までの所定期間だけオ
ンする。以上により、スイッチ回路ＳＷ１がオンする直
前の所定期間と、オフした直後の所定期間だけダミー抵
抗３に電流が流れ、ダミー抵抗３に電流が流れる期間を
削減できるため、その分、消費電力を低減できる。
Description
【０００１】
【発明の属する技術分野】本発明は、電流加算型Ｄ／Ａ
変換器に関するもので、特に、出力段に定電流源とスイ
ッチ回路とを備えたものを対象とする。
変換器に関するもので、特に、出力段に定電流源とスイ
ッチ回路とを備えたものを対象とする。
【０００２】
【従来の技術】ＤＶＤ(Digital Video Disk)装置などで
は、媒体に記録されたデジタル信号をアナログのビデオ
信号に変換する処理を行っており、このような処理には
通常Ｄ／Ａ変換器が用いられる。Ｄ／Ａ変換器には回路
構成の異なる複数のタイプがあり、図７はその一種であ
る電流加算型Ｄ／Ａ変換器の出力段の回路構成を示して
いる。また、図８は図７のノードＰ〜Ｓの信号波形図で
ある。
は、媒体に記録されたデジタル信号をアナログのビデオ
信号に変換する処理を行っており、このような処理には
通常Ｄ／Ａ変換器が用いられる。Ｄ／Ａ変換器には回路
構成の異なる複数のタイプがあり、図７はその一種であ
る電流加算型Ｄ／Ａ変換器の出力段の回路構成を示して
いる。また、図８は図７のノードＰ〜Ｓの信号波形図で
ある。
【０００３】図７のＤ／Ａ変換器は、複数のユニット１
０と、出力抵抗２と、ダミー抵抗３とを備える。各ユニ
ット１０は、定電流源１と、定電流源１に接続されたス
イッチ回路ＳＷ１，ＳＷ２とを含んで構成され、このよ
うな構成のユニット１０が所定のビット数分（例えば８
ビット分）並列接続されている。
０と、出力抵抗２と、ダミー抵抗３とを備える。各ユニ
ット１０は、定電流源１と、定電流源１に接続されたス
イッチ回路ＳＷ１，ＳＷ２とを含んで構成され、このよ
うな構成のユニット１０が所定のビット数分（例えば８
ビット分）並列接続されている。
【０００４】スイッチ回路ＳＷ１は、変換対象であるデ
ジタル信号に応じてオン、オフを繰り返し、スイッチ回
路ＳＷ２はスイッチ回路ＳＷ１とはほぼ逆のタイミング
で動作する。このスイッチ回路ＳＷ２は、オーバーシュ
ートやアンダーシュートを防止するために設けられてお
り、スイッチ回路ＳＷ２がなくてもデジタル信号をアナ
ログ信号に変換することができ、スイッチ回路ＳＷ２を
省いた場合の回路は図９のようになる。
ジタル信号に応じてオン、オフを繰り返し、スイッチ回
路ＳＷ２はスイッチ回路ＳＷ１とはほぼ逆のタイミング
で動作する。このスイッチ回路ＳＷ２は、オーバーシュ
ートやアンダーシュートを防止するために設けられてお
り、スイッチ回路ＳＷ２がなくてもデジタル信号をアナ
ログ信号に変換することができ、スイッチ回路ＳＷ２を
省いた場合の回路は図９のようになる。
【０００５】図１０は図９のノードＰ、Ｑ、Ｒの信号波
形図であり、この図を用いて図９の回路の動作を説明す
る。スイッチ回路ＳＷ１がオンすると、定電流源１から
の電流Ｉ0 はスイッチ回路ＳＷ１を介して出力抵抗２に
流れ、アナログ信号の電位（以下、アナログ出力と呼
ぶ）はＩ0 ・Ｒ（Ｒは出力抵抗２の抵抗値）になる。
形図であり、この図を用いて図９の回路の動作を説明す
る。スイッチ回路ＳＷ１がオンすると、定電流源１から
の電流Ｉ0 はスイッチ回路ＳＷ１を介して出力抵抗２に
流れ、アナログ信号の電位（以下、アナログ出力と呼
ぶ）はＩ0 ・Ｒ（Ｒは出力抵抗２の抵抗値）になる。
【０００６】一方、スイッチ回路ＳＷ１がオフすると、
定電流源１とスイッチ回路ＳＷ１との接続点Ｑの電位は
電源電圧ＶDDに近いレベルにまで上昇し、その状態でス
イッチ回路ＳＷ１がオンすると、接続点Ｑの電位が低下
するまでの所定期間、本来定電流源１から流れるべき電
流以上の電流が接続点Ｑに流れ、アナログ出力に図１０
の波形Ｒのようなオーバーシュートが発生してしまう。
定電流源１とスイッチ回路ＳＷ１との接続点Ｑの電位は
電源電圧ＶDDに近いレベルにまで上昇し、その状態でス
イッチ回路ＳＷ１がオンすると、接続点Ｑの電位が低下
するまでの所定期間、本来定電流源１から流れるべき電
流以上の電流が接続点Ｑに流れ、アナログ出力に図１０
の波形Ｒのようなオーバーシュートが発生してしまう。
【０００７】このため、図７の回路では、スイッチ回路
ＳＷ２とダミー抵抗３とで構成されるダミー回路を設
け、スイッチ回路ＳＷ１がオフの期間にスイッチ回路Ｓ
Ｗ２をオンさせて定電流源１からの電流をダミー抵抗３
に流し、接続点Ｑの電位を出力電圧に近い値に設定して
いる。
ＳＷ２とダミー抵抗３とで構成されるダミー回路を設
け、スイッチ回路ＳＷ１がオフの期間にスイッチ回路Ｓ
Ｗ２をオンさせて定電流源１からの電流をダミー抵抗３
に流し、接続点Ｑの電位を出力電圧に近い値に設定して
いる。
【０００８】
【発明が解決しようとする課題】しかしながら、図７の
回路は、図８の波形ＲとＳを見ればわかるように、スイ
ッチ回路ＳＷ１とＳＷ２が交互にオンし、スイッチ回路
ＳＷ１がオフの間も定電流源１からの電流はスイッチ回
路ＳＷ２を流れるため、消費電力が多くなってしまう。
すなわち、スイッチ回路ＳＷ２を流れる電流は、Ｄ／Ａ
変換には直接寄与しないため、アナログ信号への変換に
使われる消費電力は全体の消費電力の５０％にすぎず、
無駄に消費される電力が多い。
回路は、図８の波形ＲとＳを見ればわかるように、スイ
ッチ回路ＳＷ１とＳＷ２が交互にオンし、スイッチ回路
ＳＷ１がオフの間も定電流源１からの電流はスイッチ回
路ＳＷ２を流れるため、消費電力が多くなってしまう。
すなわち、スイッチ回路ＳＷ２を流れる電流は、Ｄ／Ａ
変換には直接寄与しないため、アナログ信号への変換に
使われる消費電力は全体の消費電力の５０％にすぎず、
無駄に消費される電力が多い。
【０００９】本発明は、このような点に鑑みてなされた
ものであり、その目的は、消費電力を抑えつつも、アナ
ログ出力にオーバーシュートが発生しないようなＤ／Ａ
変換器を提供することにある。
ものであり、その目的は、消費電力を抑えつつも、アナ
ログ出力にオーバーシュートが発生しないようなＤ／Ａ
変換器を提供することにある。
【００１０】
【課題を解決するための手段】上述した課題を解決する
ために、請求項１の発明は、定電流源からの電流を出力
抵抗に流しアナログ出力を得る電流加算型のＤ／Ａ変換
器において、前記定電流源からの電流が流れるダミー抵
抗と、前記出力抵抗に直列に接続され、前記定電流源か
らの電流を前記出力抵抗に流すか否かを第１のスイッチ
制御信号に基づいて切り換える第１のスイッチ回路と、
前記ダミー抵抗に直列に接続され、前記定電流源からの
電流を前記ダミー抵抗に流すか否かを第２のスイッチ制
御信号に基づいて切り換える第２のスイッチ回路と、前
記デジタル信号に基づいて前記第１および第２のスイッ
チ制御信号を出力するスイッチ制御回路であって、前記
第１のスイッチ回路がオフからオンに切り替わる直前の
所定期間内に前記定電流源からの電流が前記ダミー抵抗
に流れるように前記第２のスイッチ回路を切り換え制御
する、スイッチ制御回路とを備える。
ために、請求項１の発明は、定電流源からの電流を出力
抵抗に流しアナログ出力を得る電流加算型のＤ／Ａ変換
器において、前記定電流源からの電流が流れるダミー抵
抗と、前記出力抵抗に直列に接続され、前記定電流源か
らの電流を前記出力抵抗に流すか否かを第１のスイッチ
制御信号に基づいて切り換える第１のスイッチ回路と、
前記ダミー抵抗に直列に接続され、前記定電流源からの
電流を前記ダミー抵抗に流すか否かを第２のスイッチ制
御信号に基づいて切り換える第２のスイッチ回路と、前
記デジタル信号に基づいて前記第１および第２のスイッ
チ制御信号を出力するスイッチ制御回路であって、前記
第１のスイッチ回路がオフからオンに切り替わる直前の
所定期間内に前記定電流源からの電流が前記ダミー抵抗
に流れるように前記第２のスイッチ回路を切り換え制御
する、スイッチ制御回路とを備える。
【００１１】請求項１の発明を図１に対応づけて説明す
ると、第１のスイッチ回路はスイッチ回路ＳＷ１に、第
２のスイッチ回路はスイッチ回路ＳＷ２に、スイッチ制
御回路は制御回路４にそれぞれ対応する。
ると、第１のスイッチ回路はスイッチ回路ＳＷ１に、第
２のスイッチ回路はスイッチ回路ＳＷ２に、スイッチ制
御回路は制御回路４にそれぞれ対応する。
【００１２】請求項２の発明は、前記定電流源と前記第
２のスイッチ回路との間に接続され、第３のスイッチ制
御信号に基づいて切り換え制御される第３のスイッチ回
路を備え、前記スイッチ制御回路は、前記第１のスイッ
チ回路がオンする時刻よりも第１の期間早い時刻に前記
第３のスイッチ回路がオンし、前記第１のスイッチ回路
がオフする時刻よりも第２の期間遅い時刻に前記第３の
スイッチ回路がオフするように前記第３のスイッチ制御
信号を出力し、かつ、前記第１および第２のスイッチ回
路がほぼ逆のタイミングでオン、オフするように前記第
１および第２のスイッチ制御信号を出力する。
２のスイッチ回路との間に接続され、第３のスイッチ制
御信号に基づいて切り換え制御される第３のスイッチ回
路を備え、前記スイッチ制御回路は、前記第１のスイッ
チ回路がオンする時刻よりも第１の期間早い時刻に前記
第３のスイッチ回路がオンし、前記第１のスイッチ回路
がオフする時刻よりも第２の期間遅い時刻に前記第３の
スイッチ回路がオフするように前記第３のスイッチ制御
信号を出力し、かつ、前記第１および第２のスイッチ回
路がほぼ逆のタイミングでオン、オフするように前記第
１および第２のスイッチ制御信号を出力する。
【００１３】請求項２の発明を図１および図２に対応づ
けて説明すると、第３のスイッチ回路はスイッチ回路Ｓ
Ｗ３に対応し、図２の波形Ａ，Ｂに示すように、第１の
スイッチ回路ＳＷ１がオンになる直前からオフになった
直後までの所定期間、第３のスイッチ回路ＳＷ３はオン
に設定される。
けて説明すると、第３のスイッチ回路はスイッチ回路Ｓ
Ｗ３に対応し、図２の波形Ａ，Ｂに示すように、第１の
スイッチ回路ＳＷ１がオンになる直前からオフになった
直後までの所定期間、第３のスイッチ回路ＳＷ３はオン
に設定される。
【００１４】請求項３の発明のスイッチ制御回路は、前
記第１のスイッチ回路がオンする時刻よりも所定期間早
い時刻に前記第２のスイッチ回路がオンし、前記第１の
スイッチ回路がオンする時刻と略同時刻に前記第２のス
イッチ回路がオフするように前記第１および第２の制御
信号を出力する。
記第１のスイッチ回路がオンする時刻よりも所定期間早
い時刻に前記第２のスイッチ回路がオンし、前記第１の
スイッチ回路がオンする時刻と略同時刻に前記第２のス
イッチ回路がオフするように前記第１および第２の制御
信号を出力する。
【００１５】請求項３の発明は、例えば図４の波形Ａ，
Ｈに示すように、第１のスイッチ回路がオンになる直前
の所定期間だけ第２のスイッチ回路をオンする。
Ｈに示すように、第１のスイッチ回路がオンになる直前
の所定期間だけ第２のスイッチ回路をオンする。
【００１６】請求項４の発明は、前記デジタル信号と、
前記デジタル信号を所定期間遅延させた信号とに基づい
て所定の論理演算を行う演算器を備え、前記スイッチ制
御回路は、前記デジタル信号を所定期間遅延させた信号
を前記第１のスイッチ制御信号とし、前記演算器の出力
を前記第２のスイッチ制御信号とする。
前記デジタル信号を所定期間遅延させた信号とに基づい
て所定の論理演算を行う演算器を備え、前記スイッチ制
御回路は、前記デジタル信号を所定期間遅延させた信号
を前記第１のスイッチ制御信号とし、前記演算器の出力
を前記第２のスイッチ制御信号とする。
【００１７】請求項４の発明を図３に対応づけて説明す
ると、演算器はＡＮＤゲート４３に対応し、デジタル信
号を所定期間遅延させた信号は遅延回路４１または４２
の出力に対応する。
ると、演算器はＡＮＤゲート４３に対応し、デジタル信
号を所定期間遅延させた信号は遅延回路４１または４２
の出力に対応する。
【００１８】請求項５の発明は、定電流源からの電流を
出力抵抗に流しアナログ出力を得る電流加算型のＤ／Ａ
変換器において、前記出力抵抗に直列に接続され、前記
定電流源からの電流を前記出力抵抗に流すか否かを切り
換える第１のスイッチ回路と、前記定電流源と前記第１
のスイッチ回路との間に接続された第２のスイッチ回路
と、前記第１のスイッチ回路がオフのときに前記定電流
源と前記第１のスイッチ回路との間の電位がフローティ
ング状態になるように前記第２のスイッチ回路を切り換
え制御するスイッチ制御回路と、前記第１のスイッチ回
路がオンする直前に前記定電流源と前記第１のスイッチ
回路との間の電位が予め定めた電位になるように、前記
アナログ出力を前記定電流源と前記第１のスイッチ回路
との間に帰還させる帰還回路とを備える。
出力抵抗に流しアナログ出力を得る電流加算型のＤ／Ａ
変換器において、前記出力抵抗に直列に接続され、前記
定電流源からの電流を前記出力抵抗に流すか否かを切り
換える第１のスイッチ回路と、前記定電流源と前記第１
のスイッチ回路との間に接続された第２のスイッチ回路
と、前記第１のスイッチ回路がオフのときに前記定電流
源と前記第１のスイッチ回路との間の電位がフローティ
ング状態になるように前記第２のスイッチ回路を切り換
え制御するスイッチ制御回路と、前記第１のスイッチ回
路がオンする直前に前記定電流源と前記第１のスイッチ
回路との間の電位が予め定めた電位になるように、前記
アナログ出力を前記定電流源と前記第１のスイッチ回路
との間に帰還させる帰還回路とを備える。
【００１９】請求項５の発明を図５に対応づけて説明す
ると、第１のスイッチ回路はスイッチ回路ＳＷ１に、第
２のスイッチ回路はスイッチ回路ＳＷ４に、スイッチ制
御回路は制御回路４ｂに、帰還回路は帰還増幅器５およ
びスイッチ回路ＳＷ２に、それぞれ対応する。
ると、第１のスイッチ回路はスイッチ回路ＳＷ１に、第
２のスイッチ回路はスイッチ回路ＳＷ４に、スイッチ制
御回路は制御回路４ｂに、帰還回路は帰還増幅器５およ
びスイッチ回路ＳＷ２に、それぞれ対応する。
【００２０】請求項６の発明の前記帰還回路は、一端が
前記第１および第２のスイッチ回路に接続され他端が前
記出力抵抗に接続され、第３のスイッチ制御信号に基づ
いて切り換え制御される第３のスイッチ回路を備え、前
記スイッチ制御回路は、前記第１のスイッチ回路がオン
する時刻よりも第１の期間早い時刻に前記第３のスイッ
チ回路がオンし、前記第１のスイッチ回路がオフする時
刻よりも第２の期間遅い時刻に前記第３のスイッチ回路
がオフするように前記第３のスイッチ制御信号を出力
し、かつ、前記第１および第２のスイッチ回路がほぼ逆
のタイミングでオン、オフするように前記第１および第
２のスイッチ制御信号を出力する。
前記第１および第２のスイッチ回路に接続され他端が前
記出力抵抗に接続され、第３のスイッチ制御信号に基づ
いて切り換え制御される第３のスイッチ回路を備え、前
記スイッチ制御回路は、前記第１のスイッチ回路がオン
する時刻よりも第１の期間早い時刻に前記第３のスイッ
チ回路がオンし、前記第１のスイッチ回路がオフする時
刻よりも第２の期間遅い時刻に前記第３のスイッチ回路
がオフするように前記第３のスイッチ制御信号を出力
し、かつ、前記第１および第２のスイッチ回路がほぼ逆
のタイミングでオン、オフするように前記第１および第
２のスイッチ制御信号を出力する。
【００２１】請求項６の発明を図５に対応づけて説明す
ると、第３のスイッチ回路はスイッチ回路ＳＷ２に対応
する。
ると、第３のスイッチ回路はスイッチ回路ＳＷ２に対応
する。
【００２２】
【発明の実施の形態】以下、本発明を適用したＤ／Ａ変
換器について、図面を参照しながら具体的に説明する。
換器について、図面を参照しながら具体的に説明する。
【００２３】〔第１の実施形態〕以下に説明する第１の
実施形態は、図７に示す従来のＤ／Ａ変換器に新たにス
イッチ回路ＳＷ３を追加し、主スイッチであるスイッチ
回路ＳＷ１がオンする直前の所定期間のみダミー抵抗３
に電流を流すべく、各スイッチ回路ＳＷ１〜ＳＷ３を切
り換え制御するものである。
実施形態は、図７に示す従来のＤ／Ａ変換器に新たにス
イッチ回路ＳＷ３を追加し、主スイッチであるスイッチ
回路ＳＷ１がオンする直前の所定期間のみダミー抵抗３
に電流を流すべく、各スイッチ回路ＳＷ１〜ＳＷ３を切
り換え制御するものである。
【００２４】図１は第１の実施形態のＤ／Ａ変換器の出
力段の構成を示す回路図である。図１の回路図は１ビッ
ト分のユニット１０ａを示しており、実際には、このよ
うなユニット１０ａが複数並列接続されている。なお、
図１では、従来と同じ構成部分には同一符号を付してい
る。
力段の構成を示す回路図である。図１の回路図は１ビッ
ト分のユニット１０ａを示しており、実際には、このよ
うなユニット１０ａが複数並列接続されている。なお、
図１では、従来と同じ構成部分には同一符号を付してい
る。
【００２５】各ユニット１０ａは、図７に示す従来のＤ
／Ａ変換器と同様に、定電流源１と、スイッチ回路ＳＷ
１、ＳＷ２と、出力抵抗２と、ダミー抵抗３と、制御回
路４とを備える。定電流源１とスイッチ回路ＳＷ２との
間にはスイッチ回路ＳＷ３が接続され、スイッチ回路Ｓ
Ｗ２と、スイッチ回路ＳＷ３と、ダミー抵抗３とでダミ
ー回路が構成されている。これらスイッチ回路ＳＷ１〜
ＳＷ３は制御回路４によって制御され、より具体的に
は、制御回路４から出力される第１のスイッチ制御信号
によってスイッチ回路ＳＷ１が、第２のスイッチ制御信
号によってスイッチ回路ＳＷ２が、第３のスイッチ制御
信号によってスイッチ回路ＳＷ３がそれぞれ切り換え制
御される。また、制御回路４は、論理ゲートの組み合わ
せからなる制御信号生成部４０と、インバータ４１とで
構成されている。
／Ａ変換器と同様に、定電流源１と、スイッチ回路ＳＷ
１、ＳＷ２と、出力抵抗２と、ダミー抵抗３と、制御回
路４とを備える。定電流源１とスイッチ回路ＳＷ２との
間にはスイッチ回路ＳＷ３が接続され、スイッチ回路Ｓ
Ｗ２と、スイッチ回路ＳＷ３と、ダミー抵抗３とでダミ
ー回路が構成されている。これらスイッチ回路ＳＷ１〜
ＳＷ３は制御回路４によって制御され、より具体的に
は、制御回路４から出力される第１のスイッチ制御信号
によってスイッチ回路ＳＷ１が、第２のスイッチ制御信
号によってスイッチ回路ＳＷ２が、第３のスイッチ制御
信号によってスイッチ回路ＳＷ３がそれぞれ切り換え制
御される。また、制御回路４は、論理ゲートの組み合わ
せからなる制御信号生成部４０と、インバータ４１とで
構成されている。
【００２６】図２は図１のノードＡ〜Ｅの信号波形図で
あり、この図を用いて図１の回路動作を説明する。
あり、この図を用いて図１の回路動作を説明する。
【００２７】制御回路４に入力されたデジタル信号は、
制御回路４内で所定期間τ1 だけ遅延されて第１のスイ
ッチ制御信号として出力され（図２の波形Ａ）、この信
号によってスイッチ回路ＳＷ１は切り換え制御される。
また、スイッチ回路ＳＷ２は、スイッチ回路ＳＷ１とは
ほぼ逆のタイミングで切り換え制御される。
制御回路４内で所定期間τ1 だけ遅延されて第１のスイ
ッチ制御信号として出力され（図２の波形Ａ）、この信
号によってスイッチ回路ＳＷ１は切り換え制御される。
また、スイッチ回路ＳＷ２は、スイッチ回路ＳＷ１とは
ほぼ逆のタイミングで切り換え制御される。
【００２８】一方、制御回路４は、第１のスイッチ制御
信号がハイレベルに変化する時刻の所定期間τ1 前にハ
イレベルに変化し、第１のスイッチ制御信号がローレベ
ルに変化してから所定期間τ2 後にローレベルに変化す
る第３のスイッチ制御信号をノードＢに出力する。スイ
ッチ回路ＳＷ３はこの第３のスイッチ制御信号により切
り換え制御される。
信号がハイレベルに変化する時刻の所定期間τ1 前にハ
イレベルに変化し、第１のスイッチ制御信号がローレベ
ルに変化してから所定期間τ2 後にローレベルに変化す
る第３のスイッチ制御信号をノードＢに出力する。スイ
ッチ回路ＳＷ３はこの第３のスイッチ制御信号により切
り換え制御される。
【００２９】今、図２に示す時刻Ｔ1 に、第３のスイッ
チ制御信号（ノードＢ）がハイレベルに変化したとする
と、それに応じてスイッチ回路ＳＷ３はオンに変化し、
定電流源１からの電流はスイッチ回路ＳＷ３とＳＷ２を
介してダミー抵抗３に流れ、定電流源１とスイッチ回路
ＳＷ１との接続点Ｃの電位はＩ0 ・Ｒにまで低下する。
ここで、Ｉ0 は定電流源１から流れる電流、Ｒはダミー
抵抗３の抵抗値である。
チ制御信号（ノードＢ）がハイレベルに変化したとする
と、それに応じてスイッチ回路ＳＷ３はオンに変化し、
定電流源１からの電流はスイッチ回路ＳＷ３とＳＷ２を
介してダミー抵抗３に流れ、定電流源１とスイッチ回路
ＳＷ１との接続点Ｃの電位はＩ0 ・Ｒにまで低下する。
ここで、Ｉ0 は定電流源１から流れる電流、Ｒはダミー
抵抗３の抵抗値である。
【００３０】時刻Ｔ1 から所定期間τ1 後の時刻Ｔ2 に
なると、第１のスイッチ制御信号（ノードＡ）の論理が
ハイレベルに変化し、スイッチ回路ＳＷ１はオンに、ス
イッチ回路ＳＷ２はオフに変化する。これにより、定電
流源１からの電流はスイッチ回路ＳＷ１を介して出力抵
抗２に流れ、アナログ出力がハイレベルに変化する。
なると、第１のスイッチ制御信号（ノードＡ）の論理が
ハイレベルに変化し、スイッチ回路ＳＷ１はオンに、ス
イッチ回路ＳＷ２はオフに変化する。これにより、定電
流源１からの電流はスイッチ回路ＳＷ１を介して出力抵
抗２に流れ、アナログ出力がハイレベルに変化する。
【００３１】その後、デジタル信号がローレベルに変化
し、それに応じて時刻Ｔ3 に第１のスイッチ制御信号
（ノードＡ）がローレベルに変化すると、スイッチ回路
ＳＷ１がオフに、スイッチ回路ＳＷ２がオンに変化し、
アナログ出力はローレベルに変化する。時刻Ｔ3 から所
定期間τ2 後の時刻Ｔ4 になると、第３のスイッチ制御
信号（ノードＢ）がローレベルに変化してスイッチ回路
ＳＷ３がオフし、それに応じて、接続点Ｃの電位は徐々
に上昇する。
し、それに応じて時刻Ｔ3 に第１のスイッチ制御信号
（ノードＡ）がローレベルに変化すると、スイッチ回路
ＳＷ１がオフに、スイッチ回路ＳＷ２がオンに変化し、
アナログ出力はローレベルに変化する。時刻Ｔ3 から所
定期間τ2 後の時刻Ｔ4 になると、第３のスイッチ制御
信号（ノードＢ）がローレベルに変化してスイッチ回路
ＳＷ３がオフし、それに応じて、接続点Ｃの電位は徐々
に上昇する。
【００３２】その後、時刻Ｔ5 にデジタル信号が再びハ
イレベルに変化すると、その時点から第１のスイッチ制
御信号（ノードＡ）がハイレベルに変化するまでの所定
期間τ1 の間、ダミー抵抗３に再度電流が流れる。
イレベルに変化すると、その時点から第１のスイッチ制
御信号（ノードＡ）がハイレベルに変化するまでの所定
期間τ1 の間、ダミー抵抗３に再度電流が流れる。
【００３３】このように、定電流源１からの電流がダミ
ー抵抗３に流れるのは、スイッチ回路ＳＷ２とＳＷ３が
ともにオンの場合であり、具体的には、スイッチ回路Ｓ
Ｗ１がオンする直前の所定期間τ1 と、スイッチ回路Ｓ
Ｗ１がオフした直後の所定期間τ2 だけである。したが
って、ダミー抵抗３の一端の電位（以下、ダミー出力と
呼ぶ）は、図２の波形Ｅのようになる。
ー抵抗３に流れるのは、スイッチ回路ＳＷ２とＳＷ３が
ともにオンの場合であり、具体的には、スイッチ回路Ｓ
Ｗ１がオンする直前の所定期間τ1 と、スイッチ回路Ｓ
Ｗ１がオフした直後の所定期間τ2 だけである。したが
って、ダミー抵抗３の一端の電位（以下、ダミー出力と
呼ぶ）は、図２の波形Ｅのようになる。
【００３４】図１のＤ／Ａ変換器では、スイッチ回路Ｓ
Ｗ１がオフになったときに、定電流源１とスイッチ回路
ＳＷ１との接続点Ｃの電位がほぼ電源電圧ＶDDにまで上
昇するが、スイッチ回路ＳＷ１がオンに切り替わる直前
にスイッチ回路ＳＷ３がオンして定電流源１からの電流
がダミー抵抗３に流れるため、接続点Ｃの電位はほぼＩ
0 ・Ｒにまで低下する。
Ｗ１がオフになったときに、定電流源１とスイッチ回路
ＳＷ１との接続点Ｃの電位がほぼ電源電圧ＶDDにまで上
昇するが、スイッチ回路ＳＷ１がオンに切り替わる直前
にスイッチ回路ＳＷ３がオンして定電流源１からの電流
がダミー抵抗３に流れるため、接続点Ｃの電位はほぼＩ
0 ・Ｒにまで低下する。
【００３５】なお、スイッチ回路ＳＷ１がオフになって
から所定期間τ2 後にスイッチ回路ＳＷ３をオンからオ
フに切り換えるのは、デジタル信号のホールド時間を確
保するためであり、これにより、デジタル信号に多少の
波形のなまりがあっても精度よくアナログ信号への変換
を行うことができる。
から所定期間τ2 後にスイッチ回路ＳＷ３をオンからオ
フに切り換えるのは、デジタル信号のホールド時間を確
保するためであり、これにより、デジタル信号に多少の
波形のなまりがあっても精度よくアナログ信号への変換
を行うことができる。
【００３６】図１のＤ／Ａ変換器の消費電力Ｐ0 は以下
の（１）式で表される。 Ｐ0 ＝Ｒ・（Ｉ0 2 ・ｔ0 ＋Ｉdum 2 ・ｔdum ）／Ｔ …（１） ここで、Ｒは出力抵抗２およびダミー抵抗３の抵抗値、
Ｉ0 はスイッチ回路ＳＷ１がオンのときに出力抵抗２に
流れる電流、Ｉdum はダミー回路が動作しているときに
ダミー抵抗３に流れる電流、ｔ0 はスイッチ回路ＳＷ１
がオンの期間、ｔdum はダミー回路の動作期間、Ｔはデ
ジタル信号の周期を示す。
の（１）式で表される。 Ｐ0 ＝Ｒ・（Ｉ0 2 ・ｔ0 ＋Ｉdum 2 ・ｔdum ）／Ｔ …（１） ここで、Ｒは出力抵抗２およびダミー抵抗３の抵抗値、
Ｉ0 はスイッチ回路ＳＷ１がオンのときに出力抵抗２に
流れる電流、Ｉdum はダミー回路が動作しているときに
ダミー抵抗３に流れる電流、ｔ0 はスイッチ回路ＳＷ１
がオンの期間、ｔdum はダミー回路の動作期間、Ｔはデ
ジタル信号の周期を示す。
【００３７】図７に示す従来のＤ／Ａ変換器の消費電力
Ｐ0 は、Ｉ0 ＝Ｉdum 、ｔ0 ＝ｔdu m ＝Ｔ／２であるこ
とから、Ｐ0 ＝Ｒ・Ｉ0 2 で表されたが、本実施形態で
は、スイッチ回路ＳＷ１がオンになる直前の所定期間τ
1 と、スイッチ回路ＳＷ１がオフになった直後の所定期
間τ2 だけダミー抵抗３に電流を流すため、従来のＤ／
Ａ変換器に比べてダミー回路の動作時間を短くでき、ｔ
dum ＜＜ｔ0 に設定できる。したがって、（１）式にお
いて、Ｉdum ・ｔdum ＜＜Ｉ0 ・ｔ0 となり、従来のＤ
／Ａ変換器に比べて消費電力を大幅に低減できる。ま
た、第１の実施形態のＤ／Ａ変換器は、図７に示す従来
の回路にスイッチ回路ＳＷ３と制御回路４を追加しただ
けの構成なので、従来の回路からの設計変更を容易に行
える。
Ｐ0 は、Ｉ0 ＝Ｉdum 、ｔ0 ＝ｔdu m ＝Ｔ／２であるこ
とから、Ｐ0 ＝Ｒ・Ｉ0 2 で表されたが、本実施形態で
は、スイッチ回路ＳＷ１がオンになる直前の所定期間τ
1 と、スイッチ回路ＳＷ１がオフになった直後の所定期
間τ2 だけダミー抵抗３に電流を流すため、従来のＤ／
Ａ変換器に比べてダミー回路の動作時間を短くでき、ｔ
dum ＜＜ｔ0 に設定できる。したがって、（１）式にお
いて、Ｉdum ・ｔdum ＜＜Ｉ0 ・ｔ0 となり、従来のＤ
／Ａ変換器に比べて消費電力を大幅に低減できる。ま
た、第１の実施形態のＤ／Ａ変換器は、図７に示す従来
の回路にスイッチ回路ＳＷ３と制御回路４を追加しただ
けの構成なので、従来の回路からの設計変更を容易に行
える。
【００３８】なお、図２に示した所定期間τ1 、τ2 を
具体的にどの程度の時間に設定するかは、半導体プロセ
スや半導体基板上のトランジスタの構造等により決ま
り、トランジスタ等の速度が向上するにつれ、τ1 やτ
2 も短く設定できる。
具体的にどの程度の時間に設定するかは、半導体プロセ
スや半導体基板上のトランジスタの構造等により決ま
り、トランジスタ等の速度が向上するにつれ、τ1 やτ
2 も短く設定できる。
【００３９】〔第２の実施形態〕第２の実施形態は、図
７に示す従来のＤ／Ａ変換器と基本的に同じ構成を有
し、スイッチ回路ＳＷ２の切り換えタイミングが従来と
異なる。
７に示す従来のＤ／Ａ変換器と基本的に同じ構成を有
し、スイッチ回路ＳＷ２の切り換えタイミングが従来と
異なる。
【００４０】図３は第２の実施形態のＤ／Ａ変換器の出
力段の構成を示す回路図であり、図１と同様に１ビット
分のユニットを示している。スイッチ回路ＳＷ１とＳＷ
２がいずれも定電流源１に接続されている点は図７に示
す従来の構成と同じであるが、スイッチ回路ＳＷ２の切
り換えタイミングが従来と異なる。
力段の構成を示す回路図であり、図１と同様に１ビット
分のユニットを示している。スイッチ回路ＳＷ１とＳＷ
２がいずれも定電流源１に接続されている点は図７に示
す従来の構成と同じであるが、スイッチ回路ＳＷ２の切
り換えタイミングが従来と異なる。
【００４１】制御回路４ａは、遅延回路４１、４２と、
ＡＮＤゲート４３と、インバータ４４とで構成され、ス
イッチ回路ＳＷ１は遅延回路４１から出力される第１の
制御信号によって切り換え制御され、スイッチ回路ＳＷ
２はＡＮＤゲート４３から出力される第２の制御信号に
よって切り換え制御される。
ＡＮＤゲート４３と、インバータ４４とで構成され、ス
イッチ回路ＳＷ１は遅延回路４１から出力される第１の
制御信号によって切り換え制御され、スイッチ回路ＳＷ
２はＡＮＤゲート４３から出力される第２の制御信号に
よって切り換え制御される。
【００４２】図４は図３の各部の信号波形図である。遅
延回路４ａは、入力されたデジタル信号（図４の波形
Ｆ）を所定時間τだけ遅延させた第１のスイッチ制御信
号を出力し（図４の波形Ａ）、この信号に応じてスイッ
チ回路ＳＷ１は切り換え制御される。また、インバータ
４４および遅延回路４２を通過した信号（図４の波形
Ｇ）とデジタル信号ＤとはＡＮＤゲート４３で加算さ
れ、このゲート出力（図４の波形Ｈ）に応じてスイッチ
回路ＳＷ２は切り換え制御される。
延回路４ａは、入力されたデジタル信号（図４の波形
Ｆ）を所定時間τだけ遅延させた第１のスイッチ制御信
号を出力し（図４の波形Ａ）、この信号に応じてスイッ
チ回路ＳＷ１は切り換え制御される。また、インバータ
４４および遅延回路４２を通過した信号（図４の波形
Ｇ）とデジタル信号ＤとはＡＮＤゲート４３で加算さ
れ、このゲート出力（図４の波形Ｈ）に応じてスイッチ
回路ＳＷ２は切り換え制御される。
【００４３】このように、第２の実施形態のＤ／Ａ変換
器では、スイッチ回路ＳＷ１がオンする前にまずスイッ
チ回路ＳＷ２をオンするため、スイッチ回路ＳＷ１がオ
ンする時点では、定電流源１とスイッチ回路ＳＷ１との
接続点Ｃの電位が、定電流源１からの電流Ｉ0 とダミー
抵抗３の抵抗値Ｒとの積であるＩ0 ・Ｒにまで低下し、
オーバーシュートが発生しなくなる。また、スイッチ回
路ＳＷ１がオンする直前の所定期間τだけスイッチ回路
ＳＷ２をオンするため、第１の実施形態と同様にダミー
抵抗３に電流が流れる期間を短くでき、消費電力を低減
できる。さらに、第２の実施形態のＤ／Ａ変換器は、従
来の回路をそのまま流用できるため、設計変更が容易で
あり、設計費用を低減できる。
器では、スイッチ回路ＳＷ１がオンする前にまずスイッ
チ回路ＳＷ２をオンするため、スイッチ回路ＳＷ１がオ
ンする時点では、定電流源１とスイッチ回路ＳＷ１との
接続点Ｃの電位が、定電流源１からの電流Ｉ0 とダミー
抵抗３の抵抗値Ｒとの積であるＩ0 ・Ｒにまで低下し、
オーバーシュートが発生しなくなる。また、スイッチ回
路ＳＷ１がオンする直前の所定期間τだけスイッチ回路
ＳＷ２をオンするため、第１の実施形態と同様にダミー
抵抗３に電流が流れる期間を短くでき、消費電力を低減
できる。さらに、第２の実施形態のＤ／Ａ変換器は、従
来の回路をそのまま流用できるため、設計変更が容易で
あり、設計費用を低減できる。
【００４４】なお、デジタル信号を遅延回路４１で遅延
させた第１のスイッチ制御信号に基づいてスイッチ回路
ＳＷ１をオン・オフするため、結果として、アナログ信
号が得られるまでに時間がかかることになる。しかし、
通常、Ｄ／Ａ変換器の後段には、ノイズを低減するため
の不図示のローパスフィルタが接続され、このローパス
フィルタを通過することによる遅延時間を考えれば、Ｄ
／Ａ変換器内の遅延時間は無視できるほど小さい。
させた第１のスイッチ制御信号に基づいてスイッチ回路
ＳＷ１をオン・オフするため、結果として、アナログ信
号が得られるまでに時間がかかることになる。しかし、
通常、Ｄ／Ａ変換器の後段には、ノイズを低減するため
の不図示のローパスフィルタが接続され、このローパス
フィルタを通過することによる遅延時間を考えれば、Ｄ
／Ａ変換器内の遅延時間は無視できるほど小さい。
【００４５】〔第３の実施形態〕第１および第２の実施
形態のＤ／Ａ変換器は、従来と同様の構成のダミー回路
を備えているが、以下に説明する第３の実施形態のＤ／
Ａ変換器は、従来とは異なる構成のダミー回路を備え
る。第３の実施形態のダミー回路は、ダミー抵抗を備え
ておらず、ダミー回路の一端は出力抵抗２に接続されて
いる。また、ダミー回路はアナログ信号を帰還させる帰
還回路として作用する。
形態のＤ／Ａ変換器は、従来と同様の構成のダミー回路
を備えているが、以下に説明する第３の実施形態のＤ／
Ａ変換器は、従来とは異なる構成のダミー回路を備え
る。第３の実施形態のダミー回路は、ダミー抵抗を備え
ておらず、ダミー回路の一端は出力抵抗２に接続されて
いる。また、ダミー回路はアナログ信号を帰還させる帰
還回路として作用する。
【００４６】図５は第３の実施形態のＤ／Ａ変換器の出
力段の回路図であり、２ビット分のユニット１０ｃの構
成を示している。第３の実施形態のダミー回路は、スイ
ッチ回路ＳＷ１に並列接続されたスイッチ回路ＳＷ２
と、スイッチ回路ＳＷ２と出力抵抗２との間に接続され
た帰還増幅器５とを含んで構成され、図１や図３に示す
ようなダミー抵抗３は設けられていない。また、スイッ
チ回路ＳＷ１と定電流源１との間には、スイッチ回路Ｓ
Ｗ４が接続されている。
力段の回路図であり、２ビット分のユニット１０ｃの構
成を示している。第３の実施形態のダミー回路は、スイ
ッチ回路ＳＷ１に並列接続されたスイッチ回路ＳＷ２
と、スイッチ回路ＳＷ２と出力抵抗２との間に接続され
た帰還増幅器５とを含んで構成され、図１や図３に示す
ようなダミー抵抗３は設けられていない。また、スイッ
チ回路ＳＷ１と定電流源１との間には、スイッチ回路Ｓ
Ｗ４が接続されている。
【００４７】第１および第２の実施形態では、スイッチ
回路ＳＷ１がオフのときに、定電流源１とスイッチ回路
ＳＷ１との接続点Ｃの電位を下げてオーバーシュートの
発生を抑えているが、そもそもスイッチ回路ＳＷ１がオ
フのときに接続点Ｃがフローティング状態になればオー
バーシュートが発生することはない。そこで、第３の実
施形態は、スイッチ回路ＳＷ１がオフのときに接続点Ｃ
をフローティング状態にすべく、スイッチ回路ＳＷ４を
設けている。
回路ＳＷ１がオフのときに、定電流源１とスイッチ回路
ＳＷ１との接続点Ｃの電位を下げてオーバーシュートの
発生を抑えているが、そもそもスイッチ回路ＳＷ１がオ
フのときに接続点Ｃがフローティング状態になればオー
バーシュートが発生することはない。そこで、第３の実
施形態は、スイッチ回路ＳＷ１がオフのときに接続点Ｃ
をフローティング状態にすべく、スイッチ回路ＳＷ４を
設けている。
【００４８】スイッチ回路ＳＷ４がオフすると、接続点
Ｃはフローティング状態になるため、従来のように接続
点Ｃの電位が電源電圧レベルにまで上昇することはな
い。ところが、接続点Ｃをフローティング状態にしてお
くと、放電によって接続点Ｃの電位が徐々に低下し、そ
の後にスイッチ回路ＳＷ１がオンしたときに、アナログ
出力の立ち上がり波形になまりが生じるおそれがある。
このため、第３の実施形態では、スイッチ回路ＳＷ４と
出力抵抗２との間に帰還増幅器５を設け、スイッチ回路
ＳＷ４がオフのときに接続点Ｃの電位が所定レベル以下
にならないようにしている。
Ｃはフローティング状態になるため、従来のように接続
点Ｃの電位が電源電圧レベルにまで上昇することはな
い。ところが、接続点Ｃをフローティング状態にしてお
くと、放電によって接続点Ｃの電位が徐々に低下し、そ
の後にスイッチ回路ＳＷ１がオンしたときに、アナログ
出力の立ち上がり波形になまりが生じるおそれがある。
このため、第３の実施形態では、スイッチ回路ＳＷ４と
出力抵抗２との間に帰還増幅器５を設け、スイッチ回路
ＳＷ４がオフのときに接続点Ｃの電位が所定レベル以下
にならないようにしている。
【００４９】すなわち、第３の実施形態のダミー回路
は、アナログ出力をスイッチ回路ＳＷ１の入力側に帰還
させる帰還回路として作用する。なお、帰還増幅器５
は、レベルシフトを行う汎用的なバッファで構成でき、
回路が複雑になることはなく、コストアップになること
もない。
は、アナログ出力をスイッチ回路ＳＷ１の入力側に帰還
させる帰還回路として作用する。なお、帰還増幅器５
は、レベルシフトを行う汎用的なバッファで構成でき、
回路が複雑になることはなく、コストアップになること
もない。
【００５０】図６は図５の各部の信号波形図である。ス
イッチ回路ＳＷ１は、制御回路４からの制御信号に応じ
て切り換え制御され、そのほぼ逆のタイミングでスイッ
チ回路ＳＷ２は切り換え制御される。また、スイッチ回
路ＳＷ４は、スイッチ回路ＳＷ１がオンする所定期間τ
1 前から、スイッチ回路ＳＷ１がオフしてから所定期間
τ2 後までオン状態を維持する。
イッチ回路ＳＷ１は、制御回路４からの制御信号に応じ
て切り換え制御され、そのほぼ逆のタイミングでスイッ
チ回路ＳＷ２は切り換え制御される。また、スイッチ回
路ＳＷ４は、スイッチ回路ＳＷ１がオンする所定期間τ
1 前から、スイッチ回路ＳＷ１がオフしてから所定期間
τ2 後までオン状態を維持する。
【００５１】スイッチ回路ＳＷ４のオン期間をスイッチ
回路ＳＷ１のオン期間よりも長くする理由は、スイッチ
回路ＳＷ１がオフからオン、あるいはオンからオフに切
り替わったときに、アナログ出力にオーバーシュートが
起こらないようにし、かつデジタル信号のホールド時間
を確保するためである。
回路ＳＷ１のオン期間よりも長くする理由は、スイッチ
回路ＳＷ１がオフからオン、あるいはオンからオフに切
り替わったときに、アナログ出力にオーバーシュートが
起こらないようにし、かつデジタル信号のホールド時間
を確保するためである。
【００５２】このように、第３の実施形態のＤ／Ａ変換
器は、スイッチ回路ＳＷ１、ＳＷ２と定電流源１との間
にスイッチ回路ＳＷ４を設けるため、スイッチ回路ＳＷ
１がオフのときに接続点Ｃをフローティング状態に設定
でき、接続点Ｃが電源電圧レベル近くまで上昇すること
がないことから、オーバーシュートの発生を抑制でき
る。また、ダミー抵抗３が不要となるため、回路を簡略
化できる。
器は、スイッチ回路ＳＷ１、ＳＷ２と定電流源１との間
にスイッチ回路ＳＷ４を設けるため、スイッチ回路ＳＷ
１がオフのときに接続点Ｃをフローティング状態に設定
でき、接続点Ｃが電源電圧レベル近くまで上昇すること
がないことから、オーバーシュートの発生を抑制でき
る。また、ダミー抵抗３が不要となるため、回路を簡略
化できる。
【００５３】なお、図５に示したＤ／Ａ変換器では、ス
イッチ回路ＳＷ１をオンする前にスイッチ回路ＳＷ４を
オンするため、定電流源１からの電流が帰還回路に流れ
込んで帰還回路内のインピーダンスによって無駄な消費
電力が発生してしまう。しかし、今後の半導体プロセス
の改良等により半導体素子が高速化すれば、スイッチ回
路ＳＷ１とＳＷ４をほぼ同時に切り換えることが可能と
なり、帰還回路でほとんど消費電力が発生しなくなるこ
とから、より一層の消費電力低減が図れる。
イッチ回路ＳＷ１をオンする前にスイッチ回路ＳＷ４を
オンするため、定電流源１からの電流が帰還回路に流れ
込んで帰還回路内のインピーダンスによって無駄な消費
電力が発生してしまう。しかし、今後の半導体プロセス
の改良等により半導体素子が高速化すれば、スイッチ回
路ＳＷ１とＳＷ４をほぼ同時に切り換えることが可能と
なり、帰還回路でほとんど消費電力が発生しなくなるこ
とから、より一層の消費電力低減が図れる。
【００５４】上述した第１〜第３の実施形態では、定電
流源１やスイッチ回路ＳＷ１〜ＳＷ４の具体的な回路構
成について言及していないが、これらはバイポーラトラ
ンジスタ、ＰＭＯＳトランジスタ、ＮＭＯＳトランジス
タ、ＣＭＯＳトランジスタなどを用いて構成される。
流源１やスイッチ回路ＳＷ１〜ＳＷ４の具体的な回路構
成について言及していないが、これらはバイポーラトラ
ンジスタ、ＰＭＯＳトランジスタ、ＮＭＯＳトランジス
タ、ＣＭＯＳトランジスタなどを用いて構成される。
【００５５】
【発明の効果】以上詳細に説明したように、本発明によ
れば、ダミー抵抗に電流を流すか否かを切り換える第２
のスイッチ回路のオン期間をできるだけ短くするため、
従来のＤ／Ａ変換器に比べて消費電力を大幅に低減でき
る。また、第１のスイッチ回路がオフからオンに切り替
わる直前の所定期間内は定電流源からの電流がダミー抵
抗に流れるように第２のスイッチ回路を切り換える制御
するため、アナログ出力にオーバーシュートが発生する
こともない。
れば、ダミー抵抗に電流を流すか否かを切り換える第２
のスイッチ回路のオン期間をできるだけ短くするため、
従来のＤ／Ａ変換器に比べて消費電力を大幅に低減でき
る。また、第１のスイッチ回路がオフからオンに切り替
わる直前の所定期間内は定電流源からの電流がダミー抵
抗に流れるように第２のスイッチ回路を切り換える制御
するため、アナログ出力にオーバーシュートが発生する
こともない。
【図１】第１の実施形態のＤ／Ａ変換器の出力段の構成
を示す回路図。
を示す回路図。
【図２】図１のノードＡ〜Ｅの信号波形図。
【図３】第２の実施形態のＤ／Ａ変換器の出力段の構成
を示す回路図。
を示す回路図。
【図４】図３の各部の信号波形図。
【図５】第３の実施形態のＤ／Ａ変換器の出力段の構成
を示す回路図。
を示す回路図。
【図６】図５の各部の信号波形図。
【図７】ダミー回路を備えた従来のＤ／Ａ変換器の出力
段の構成を示す回路図。
段の構成を示す回路図。
【図８】図７のノードＰ〜Ｓの信号波形図。
【図９】ダミー回路を持たない従来のＤ／Ａ変換器の出
力段の構成を示す回路図。
力段の構成を示す回路図。
【図１０】図９の各部の信号波形図。
１ 定電流源 ２ 出力抵抗 ３ ダミー抵抗 ４、４ａ、４ｂ 制御回路 ５ 帰還増幅器 １０ａ〜１０ｃ ユニット ＳＷ１〜ＳＷ４ スイッチ回路
Claims (6)
- 【請求項１】定電流源からの電流を出力抵抗に流しアナ
ログ出力を得る電流加算型のＤ／Ａ変換器において、 前記定電流源からの電流が流れるダミー抵抗と、 前記出力抵抗に直列に接続され、前記定電流源からの電
流を前記出力抵抗に流すか否かを第１のスイッチ制御信
号に基づいて切り換える第１のスイッチ回路と、 前記ダミー抵抗に直列に接続され、前記定電流源からの
電流を前記ダミー抵抗に流すか否かを第２のスイッチ制
御信号に基づいて切り換える第２のスイッチ回路と、 前記デジタル信号に基づいて前記第１および第２のスイ
ッチ制御信号を出力するスイッチ制御回路であって、前
記第１のスイッチ回路がオフからオンに切り替わる直前
の所定期間内に前記定電流源からの電流が前記ダミー抵
抗に流れるように前記第２のスイッチ回路を切り換え制
御する、スイッチ制御回路とを備えたを特徴とするＤ／
Ａ変換器。 - 【請求項２】前記定電流源と前記第２のスイッチ回路と
の間に接続され、第３のスイッチ制御信号に基づいて切
り換え制御される第３のスイッチ回路を備え、 前記スイッチ制御回路は、前記第１のスイッチ回路がオ
ンする時刻よりも第１の期間早い時刻に前記第３のスイ
ッチ回路がオンし、前記第１のスイッチ回路がオフする
時刻よりも第２の期間遅い時刻に前記第３のスイッチ回
路がオフするように前記第３のスイッチ制御信号を出力
し、かつ、前記第１および第２のスイッチ回路がほぼ逆
のタイミングでオン、オフするように前記第１および第
２のスイッチ制御信号を出力することを特徴とする請求
項１記載のＤ／Ａ変換器。 - 【請求項３】前記スイッチ制御回路は、前記第１のスイ
ッチ回路がオンする時刻よりも所定期間早い時刻に前記
第２のスイッチ回路がオンし、前記第１のスイッチ回路
がオンする時刻と略同時刻に前記第２のスイッチ回路が
オフするように前記第１および第２の制御信号を出力す
ることを特徴とする請求項１記載のＤ／Ａ変換器。 - 【請求項４】前記デジタル信号と、前記デジタル信号を
所定期間遅延させた信号とに基づいて所定の論理演算を
行う演算器を備え、 前記スイッチ制御回路は、前記デジタル信号を所定期間
遅延させた信号を前記第１のスイッチ制御信号とし、前
記演算器の出力を前記第２のスイッチ制御信号とするこ
とを請求項３記載のＤ／Ａ変換器。 - 【請求項５】定電流源からの電流を出力抵抗に流しアナ
ログ出力を得る電流加算型のＤ／Ａ変換器において、 前記出力抵抗に直列に接続され、前記定電流源からの電
流を前記出力抵抗に流すか否かを切り換える第１のスイ
ッチ回路と、 前記定電流源と前記第１のスイッチ回路との間に接続さ
れた第２のスイッチ回路と、 前記第１のスイッチ回路がオフのときに前記定電流源と
前記第１のスイッチ回路との間の電位がフローティング
状態になるように前記第２のスイッチ回路を切り換え制
御するスイッチ制御回路と、 前記第１のスイッチ回路がオンする直前に前記定電流源
と前記第１のスイッチ回路との間の電位が予め定めた電
位になるように、前記アナログ出力を前記定電流源と前
記第１のスイッチ回路との間に帰還させる帰還回路とを
備えたことを特徴とするＤ／Ａ変換器。 - 【請求項６】前記帰還回路は、一端が前記第１および第
２のスイッチ回路に接続され他端が前記出力抵抗に接続
され、第３のスイッチ制御信号に基づいて切り換え制御
される第３のスイッチ回路を備え、 前記スイッチ制御回路は、前記第１のスイッチ回路がオ
ンする時刻よりも第１の期間早い時刻に前記第３のスイ
ッチ回路がオンし、前記第１のスイッチ回路がオフする
時刻よりも第２の期間遅い時刻に前記第３のスイッチ回
路がオフするように前記第３のスイッチ制御信号を出力
し、かつ、前記第１および第２のスイッチ回路がほぼ逆
のタイミングでオン、オフするように前記第１および第
２のスイッチ制御信号を出力することを特徴とする請求
項５記載のＤ／Ａ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5620397A JPH10256914A (ja) | 1997-03-11 | 1997-03-11 | Ｄ／ａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5620397A JPH10256914A (ja) | 1997-03-11 | 1997-03-11 | Ｄ／ａ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10256914A true JPH10256914A (ja) | 1998-09-25 |
Family
ID=13020570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5620397A Pending JPH10256914A (ja) | 1997-03-11 | 1997-03-11 | Ｄ／ａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10256914A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10285038A (ja) * | 1997-04-09 | 1998-10-23 | Sony Corp | デイジタルアナログ変換器 |
| JPH1153255A (ja) * | 1997-08-07 | 1999-02-26 | Oki Electric Ind Co Ltd | カラーパレット用ｒａｍおよびｄ／ａコンバータ |
| JP2001320276A (ja) * | 2000-05-12 | 2001-11-16 | Oki Electric Ind Co Ltd | ディジタル／アナログ変換器 |
| JP2008125141A (ja) * | 2008-02-20 | 2008-05-29 | Ricoh Co Ltd | Ｄ／ａ変換回路 |
| JP2011050007A (ja) * | 2009-08-28 | 2011-03-10 | Sony Corp | Ｄａ変換器及び固体撮像装置 |
| JP2014017778A (ja) * | 2012-07-11 | 2014-01-30 | Fujitsu Semiconductor Ltd | 半導体集積回路 |
| JP2015106739A (ja) * | 2013-11-28 | 2015-06-08 | 京セラドキュメントソリューションズ株式会社 | 画像読取装置及びこれを備えた画像形成装置 |
| JP2019213054A (ja) * | 2018-06-05 | 2019-12-12 | 日本電信電話株式会社 | デジタル／アナログ変換器 |
-
1997
- 1997-03-11 JP JP5620397A patent/JPH10256914A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10285038A (ja) * | 1997-04-09 | 1998-10-23 | Sony Corp | デイジタルアナログ変換器 |
| JPH1153255A (ja) * | 1997-08-07 | 1999-02-26 | Oki Electric Ind Co Ltd | カラーパレット用ｒａｍおよびｄ／ａコンバータ |
| JP2001320276A (ja) * | 2000-05-12 | 2001-11-16 | Oki Electric Ind Co Ltd | ディジタル／アナログ変換器 |
| JP2008125141A (ja) * | 2008-02-20 | 2008-05-29 | Ricoh Co Ltd | Ｄ／ａ変換回路 |
| JP2011050007A (ja) * | 2009-08-28 | 2011-03-10 | Sony Corp | Ｄａ変換器及び固体撮像装置 |
| JP2014017778A (ja) * | 2012-07-11 | 2014-01-30 | Fujitsu Semiconductor Ltd | 半導体集積回路 |
| JP2015106739A (ja) * | 2013-11-28 | 2015-06-08 | 京セラドキュメントソリューションズ株式会社 | 画像読取装置及びこれを備えた画像形成装置 |
| JP2019213054A (ja) * | 2018-06-05 | 2019-12-12 | 日本電信電話株式会社 | デジタル／アナログ変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5938852B2 (ja) | 電圧制御型スイッチング素子のゲート駆動回路 | |
| US5650742A (en) | Voltage-level shifter | |
| JP2003032102A (ja) | 逆レベルシフト回路およびパワー用半導体装置 | |
| KR950002078B1 (ko) | 레벨 변환 회로 | |
| JP7293342B2 (ja) | スイッチング電力コンバータのハイサイド制御の促進 | |
| CN101414828B (zh) | 源极驱动器及其数字/模拟转换器 | |
| JPH10256914A (ja) | Ｄ／ａ変換器 | |
| TW200814528A (en) | Output buffer circuit | |
| EP1037212A1 (en) | Semiconductor integrated circuit device | |
| US6211712B1 (en) | CMOS comparator with hysteresis | |
| JP3176339B2 (ja) | レベルシフト回路及びこれを備える不揮発性メモリ | |
| JP3522668B2 (ja) | 信号伝達装置 | |
| JPH06152341A (ja) | バッファリング回路 | |
| JPS58194425A (ja) | Ｄ／ａ変換回路 | |
| JPH0786897A (ja) | バッファ回路 | |
| JPH10290165A (ja) | Ｄ／ａ変換器 | |
| TWI363484B (ja) | ||
| JPH04219025A (ja) | 電流発生装置およびｄ／ａ変換装置 | |
| CN110277899B (zh) | 脉宽调变控制器及第三态电压产生方法 | |
| JP2000151408A (ja) | 電流セル及びこれを用いたディジタル／アナログ変換器 | |
| TWI900358B (zh) | 自動增益控制器 | |
| JP2000040964A (ja) | 比較回路およびａｄ変換回路 | |
| JP3184369B2 (ja) | 半導体集積回路装置 | |
| JP3190176B2 (ja) | レベルシフタ | |
| JPH05166380A (ja) | 出力バッファ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A02 | Decision of refusal |
Effective date: 20060303 Free format text: JAPANESE INTERMEDIATE CODE: A02 |