JPH10257021A - 同期回路 - Google Patents

Abstract

(57)【要約】 【課題】 従来の同期回路では、初期同期の引き込みに
時間がかかるという問題点があったが、本発明では、消
費電力及び回路規模を低減しつつ、初期同期の引き込み
を高速にできる同期回路を提供する。 【解決手段】 相関器１１とレベル検出部１２とが受信
信号と拡散符号との相関値からスカラ値である振幅値又
は電力値をサンプルごとに演算し、平均化部１３が該ス
カラ値と当該サンプルに対応する累算結果との平均を算
出し、ＤＰＲＡＭ１４が平均化遅延プロファイルを生成
し、パス検出部１５が平均化遅延プロファイルからピー
クを検索し、その位置をラッチタイミングとして出力
し、ＤＰＬＬ１６が最大のピークのラッチタイミングと
受信のための拡散符号のタイミングとのずれを検出し、
当該ずれを打ち消すように該拡散符号の出力タイミング
を微調整する同期回路である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＤＳ−ＣＤＭＡ
（ Direct Sequence Code Division Multiple Access）
方式を採用する受信機における同期回路に係り、特に、
安価で容易かつ、消費電力の小さい回路によって、初期
同期の引き込みを高速に行うことができる同期回路に関
する。

【０００２】

【従来の技術】従来の同期回路について図３を使って説
明する。図３は、従来の同期回路を表す概略の構成ブロ
ック図である。従来の同期回路は、図３に示すように、
サーチャー３１と、複数の拡散符号発生器３２と、拡散
符号発生器３２に対応づけて設けられるＤＬＬ（ Delay
Locked Loop）３３と、同じく拡散符号発生器３２に対
応づけて設けられる相関器３４とから基本的に構成され
ている。

【０００３】以下、各部の働きを具体的に説明する。
尚、以下の説明において、受信信号の拡散符号長はｎで
あるとし、オーバーサンプリング数はｍであるものとし
ている。従って、受信信号の拡散符号周期は、ｎ×ｍで
ある。

【０００４】サーチャー３１は、スライディング相関器
であり、ｎ×ｍ−１の拡散符号周期で変化する、予め設
定されている拡散符号と受信信号との相関値を出力する
ものである。つまり、受信信号の拡散符号とサーチャー
３１が相関値の演算に用いる拡散符号とは、１拡散符号
周期について１サンプルずつずれていくようになってい
る。

【０００５】第１の拡散符号発生器３２ａは、サーチャ
ー３１が出力する相関値のピークを検出すると、そのタ
イミングで、ｎ×ｍの拡散符号周期で変化する拡散符号
の出力を開始するものである。

【０００６】また、第２の拡散符号発生器３２ｂは、第
１の拡散符号発生器３２ａが拡散符号の出力を開始した
後に、さらにサーチャー３１から相関値のピークが入力
されると、そのタイミングで、ｎ×ｍの拡散符号周期で
変化する拡散符号の出力を開始するものである。以下、
第３の拡散符号発生器３２ｃも同様にして動作する。

【０００７】すなわち、第１の拡散符号発生器３２ａ
は、直接波と同期して拡散符号を出力するようになり、
第２の拡散符号発生器３２ｂと第３の拡散符号発生器３
２ｃとは、それぞれ第１、第２番目のエコーに同期して
拡散符号を出力するようになる。

【０００８】さらに、拡散符号発生器３２は、それぞれ
対応して設けられているＤＬＬ３３から入力される制御
信号によって、出力する拡散符号の位相を微調整するも
のである。

【０００９】ＤＬＬ３３は、受信信号とＤＬＬ３３に対
応する拡散符号発生器３２と入力を受けて、受信信号の
拡散符号との位相差を検出し、対応する拡散符号発生器
３２に制御信号を出力して、拡散符号の当該位相差を打
ち消すように位相を調整するものである。

【００１０】このＤＬＬ３３の動作によって、受信信号
の拡散符号と拡散符号発生器３２が出力する拡散符号と
の位相差を微調整し、相関値のピークが減衰することを
防ぎ、同期を保持するようにしている。尚、ＤＬＬ３３
は、それぞれ２つの相関器によって実現できるものであ
る。

【００１１】相関器３４は、対応する拡散符号発生器３
２から入力される拡散符号と受信信号の拡散符号との相
関値を演算し、当該相関値をシンボルの判定を行う判定
部に出力するものである。

【００１２】次に、従来の同期回路の動作について、受
信信号の拡散符号長がｎであり、オーバーサンプリング
数がｍである場合、つまり、受信信号の拡散符号周期が
ｎ×ｍである場合を例にとって説明する。まず、サーチ
ャー３１が予め設定されている拡散符号と、受信信号の
拡散符号との相関値を１拡散符号周期について１シンボ
ルずつずらしながら算出し、遅くともシンボル時間のｎ
×ｍ倍だけの時刻が経過するまでに、拡散符号の同期タ
イミングとしての相関値のピークを出力する。

【００１３】すると、第１の拡散符号発生器３２ａが最
初にサーチャー３１から入力される相関値のピークのタ
イミングで、ｎ×ｍの拡散符号周期で変化する拡散符号
の出力を開始する。また、第２の拡散符号発生器３２ｂ
が２番目にサーチャー３１から入力される相関値のピー
クのタイミングで、ｎ×ｍの拡散符号周期で変化する拡
散符号の出力を開始する。

【００１４】このようにして、第１の拡散符号発生器３
２ａが直接波に、第２の拡散符号発生器が第１のエコー
のタイミングに、第３の拡散符号発生器３２ｃが第２の
エコーのタイミングに、それぞれ同期してｎ×ｍの拡散
符号周期で変化する拡散符号の出力をしているようにな
る。

【００１５】そして、相関器３４が対応する拡散符号発
生器３２から入力される拡散符号と受信信号の拡散符号
との相関値を演算し、当該相関値をシンボルの判定を行
う判定部に出力するようになる。

【００１６】やがて、拡散符号発生器３２が出力する拡
散符号が受信信号の拡散符号からずれてくると、ＤＬＬ
３３が、そのずれによって発生する位相差を検出し、対
応する拡散符号発生器３２に制御信号を出力して、拡散
符号の当該位相差を打ち消すように位相を調整する。こ
うして、拡散符号発生器３２が出力する拡散符号の位相
差を微調整して、受信信号の拡散符号と同期を保持する
ようになる。

【００１７】

【発明が解決しようとする課題】しかしながら、上記従
来の同期回路では、回路規模及び消費電力が大きく、ま
た、初期同期の際に、サーチャーが相関値のピークを検
出するまでに最大で送信シンボルのｎ×ｍ倍の時間がか
かるため、伝送路変動が早い場合や送受信機間の周波数
オフセットが大きい場合には、容易に同期はずれが発生
し、パスが消失してしまうことがあるなど、初期同期の
引き込みが遅いという問題点があった。

【００１８】本発明は上記実情に鑑みて為されたもの
で、消費電力及び回路規模を低減しつつ、初期同期の引
き込みを高速にできる同期回路を提供することを目的と
する。

【００１９】

【課題を解決するための手段】上記従来例の問題点を解
決するための請求項１記載の発明は、同期回路におい
て、１シンボル時間における受信信号の相関値を累算
し、累算結果からピークを検索して、最大のピークを同
期タイミングとすることを特徴としており、初期同期の
引き込みを高速にできる。

【００２０】上記従来例の問題点を解決するための請求
項２記載の発明は、請求項１記載の同期回路において、
受信信号の相関値を平均化しつつ累算して、累算結果を
得ることを特徴としており、初期同期の引き込みを高速
にできる。

【００２１】上記従来例の問題点を解決するための請求
項３記載の発明は、請求項１又は請求項２記載の同期回
路において、同期タイミングは、直接波に対するラッチ
タイミングであることを特徴としており、初期同期の引
き込みを高速にできる。

【００２２】上記従来例の問題点を解決するための請求
項４記載の発明は、同期回路において、受信信号のＩ相
の信号と予め設定された拡散符号との相関値をサンプル
ごとに算出する第１の相関器と、受信信号のＱ相の信号
と予め設定された拡散符号との相関値をサンプルごとに
算出する第２の相関器と、前記第１、第２の相関器から
サンプルごとに入力される相関値から当該サンプルにつ
いての特定のスカラ値を演算して出力するレベル検出部
と、前記レベル検出部から入力される特定のサンプルに
ついてのスカラ値と、当該サンプルについて外部から入
力されるスカラ値の平均化された累算結果との平均値を
算出して、前記サンプルについての新たなスカラ値の平
均化された累算結果として出力する平均化部と、前記平
均化部から入力される前記サンプルについてのスカラ値
の平均化された累算結果を、その１シンボル時間分の集
合である平均化遅延プロファイルの対応する位置に上書
きし、平均化遅延プロファイルを更新して格納するデュ
アルポートメモリと、前記デュアルポートメモリに格納
された平均化遅延プロファイルのピークを検索し、検索
されたピークの大きさの順に並べ替えて、決められた数
だけ当該ピークの位置をラッチタイミングとして出力す
るパス検出部とを有することを特徴としており、初期同
期の引き込みを高速にできる。

【００２３】上記従来例の問題点を解決するための請求
項５記載の発明は、請求項４記載の同期回路において、
最大のピークに対するラッチタイミングと受信信号を逆
拡散するための拡散符号の出力タイミングとのずれを検
出し、前記ずれを打ち消すように前記拡散符号の出力タ
イミングを微調整するＤＰＬＬを有することを特徴とし
ており、初期同期の引き込みを高速にでき、また、回路
規模を縮小し、消費電力を低減できる。

【００２４】

【発明の実施の形態】本発明の実施の形態を図面を参照
しながら説明する。本発明に係る同期回路（本回路）
は、予め設定されている拡散符号と受信信号との相関値
の数シンボル時間分の平均を算出してメモリに格納し、
メモリに格納された相関値から初期同期の引き込みを行
い、その後は直接波の受信信号に対する同期保持のみを
行うもので、回路規模を縮小し、消費電力を低減しつ
つ、初期同期の引き込みを高速にできるものである。

【００２５】本回路を図１を用いて説明する。図１は、
本回路の構成ブロック図である。図１は、第１、第２の
相関器１１と、レベル検出部１２と、平均化部１３と、
１シンボル時間分の相関値をサンプル単位ごとに格納す
るデュアルポートメモリ（ＤＰＲＡＭ）１４と、パス検
出部１５と、ＤＰＬＬ１６とから構成されている。

【００２６】以下、各部を具体的に説明する。第１の相
関器１１ａは、Ｉ相の信号と予め設定された拡散符号と
の相関値Ｉを算出してレベル検出部１２に出力するもの
である。第２の相関器１１ｂは、Ｑ相の信号と予め設定
された拡散符号との相関値Ｑを算出してレベル検出部１
２に出力するものである。

【００２７】レベル検出部１２は、第１、第２の相関器
１１から入力される相関値ＩとＱとから次の［数１］若
しくは［数２］によって、振幅値A又は電力値P（請求項
において、「スカラ値」と総称することとする）に変換
して平均化部１３に出力するものである。

【００２８】

【数１】

【００２９】

【数２】

【００３０】ここで、相関値はサンプルごとに算出され
るため、振幅値又は電力値もサンプルに対応して演算さ
れている。

【００３１】平均化部１３は、レベル検出部１２から入
力される特定のサンプルについての振幅値又は電力値
と、ＤＰＲＡＭ１４に１シンボル時間内の当該サンプル
の累算結果として格納されている振幅値又は電力値との
平均値を算出してＤＰＲＡＭ１４内の当該サンプルの累
算結果として上書きして格納するものである。ここで、
平均値は指数重み付け平均などが考えられる。

【００３２】ＤＰＲＡＭ１４は、１シンボル時間分の平
均化された相関値の集合（以下、「平均化遅延プロファ
イル信号」と称する）をサンプルを単位に格納している
ものであり、平均化部１３から累算結果が上書きされる
ことによって、１シンボル時間ごとに平均化遅延プロフ
ァイル信号を更新して格納しているようになる。

【００３３】パス検出部１５は、平均化遅延プロファイ
ル信号をＤＰＲＡＭ１４から読み出して、ピークとなっ
ているサンプルを検索し、ピークの高い順に並べ替えて
当該ピークを検出した時間を複数のラッチタイミングと
してそれぞれ出力するものである。

【００３４】ＤＰＬＬ１６は、パス検出部１５から入力
される最も高いピークに対応するラッチタイミング（直
接波に対する同期のタイミング）の入力を受けて、受信
信号の逆拡散に用いる拡散符号が出力されるタイミング
とのずれを検出し、当該ずれを打ち消すように、受信信
号の逆拡散に用いる拡散符号が出力されるタイミングを
微調整するものである。

【００３５】次に本回路の動作について説明する。第
１、第２の相関器１１が受信信号と予め設定されている
拡散符号と相関値を算出し、当該相関値に対する振幅値
又は電力値をレベル検出部１２が演算し、ＤＰＲＡＭ１
４が平均化部１３によって平均化され、ノイズが除去さ
れた１シンボル時間分の当該振幅値又は電力値を１シン
ボル時間ごとに更新しつつ格納する。

【００３６】やがて数シンボル時間が経過すると、ＤＰ
ＲＡＭ１４には、１シンボル時間分の振幅値又は電力値
の平均である平均化遅延プロファイル信号が図２のよう
に整形されて格納されているようになる。図２は、ＤＰ
ＲＡＭ１４に格納されている平均化遅延プロファイル信
号の一例を表す説明図である。

【００３７】そして、パス検出部１５がＤＰＲＡＭ１４
から平均化遅延プロファイル信号を読み出して、ピーク
が格納されているサンプルがどれであるかを検出し、ピ
ークが検出された複数個のサンプルの位置を当該サンプ
ルの大きい順にラッチタイミングとして出力する。

【００３８】そして、ＤＰＬＬ１６が当該ラッチタイミ
ングのうち、最初のもの（最大値を格納するサンプル）
と、受信信号の逆拡散に用いる拡散符号が出力されるタ
イミングとのずれとを打ち消すように、受信信号の逆拡
散に用いる拡散符号が出力されるタイミングを微調整す
るようになる。

【００３９】本回路によれば、初期同期の引き込みを相
関器１１とレベル検出部１２と平均化部１３とＤＰＲＡ
Ｍ１４とによって、数シンボル時間内に達成しており、
また直接波に対応するサンプルの位置によってＤＬＬ制
御を行って、同期を保護するので、回路規模と消費電力
とを低減しつつ、初期同期を高速にできる効果がある。

【００４０】尚、ここでは、ＤＰＲＡＭ１４を用いてい
るが、通常のＲＡＭを用いても本回路を実現することは
できる。その場合には、本回路に加えて、当該ＲＡＭを
平均化部１３と、パス検出部１５とから共に参照できる
ようにするための構成を付加しなければならないが、か
かる構成は、例えばＣＰＵを用いるなど広く知られた方
法が考えられるので、説明を省略する。

【００４１】また、相関器１１としては、アナログディ
ジタルフィルタ（ＡＤＦ）を利用することが考えられ
る。ＡＤＦについては、「広帯域DS-CDMA 用マッチトフ
ィルタＬＳＩ」，佐和橋，安達，寿，周，et.al.，電子
情報通信学会，無線通信システム研究会，RCS96-01に詳
しい記載があるので、ここでは説明を省略する。相関器
１１にＡＤＦを用いれば、回路規模をより縮小し、電力
消費をより低減できる効果がある。

【００４２】

【発明の効果】請求項１〜３記載の発明によれば、１シ
ンボル時間における受信信号の相関値を累算し、累算結
果からピークを検索して、最大のピークを同期タイミン
グとする同期回路としているので、累算結果が十分な精
度に達するのに数シンボル時間程度しか要さないため、
初期同期の引き込みを高速に行うことができる効果があ
る。

【００４３】請求項４記載の発明によれば、第１、第２
の相関器と、レベル検出部と、平均化部とが、１シンボ
ル時間における受信信号の相関値を平均化しつつデュア
ルポートメモリに累算し、パス検出部がデュアルポート
メモリに累算された結果からピークを検索して、最大の
ピークを同期タイミングとして出力する同期回路として
いるので、累算結果が十分な精度に達するのに数シンボ
ル時間程度しか要さず、初期同期の引き込みを高速に行
うことができる効果がある。

【００４４】請求項５記載の発明によれば、ＤＰＬＬ
が、パス検出部から入力される最大のピークに対するラ
ッチタイミングと受信信号を逆拡散するための拡散符号
の出力タイミングとのずれを検出し、それを打ち消すよ
うに前記拡散符号の出力タイミングを微調整する請求項
４記載の同期回路としているので、請求項４記載の発明
による効果に加えて、直接波に対するラッチタイミング
だけ同期保護を行うことで、回路規模を縮小し、消費電
力を低減できる効果がある。

【図面の簡単な説明】

【図１】本回路の構成ブロック図である。

【図２】ＤＰＲＡＭ１４に格納されている平均化遅延プ
ロファイル信号の一例を表す説明図である。

【図３】従来の同期回路を表す概略の構成ブロック図で
ある。

【符号の説明】

１１…相関器、 １２…レベル検出部、 １３…平均化
部、 １４…ＤＰＲＡＭ、 １５…パス検出部、 １６
…ＤＰＬＬ、 ３１…サーチャー、 ３２…拡散符号発
生器、 ３３…ＤＬＬ、 ３４…相関器

Claims (5)

【特許請求の範囲】
1. 【請求項１】 １シンボル時間における受信信号の相関
   値を累算し、累算結果からピークを検索して、最大のピ
   ークを同期タイミングとすることを特徴とする同期回
   路。
2. 【請求項２】 受信信号の相関値を平均化しつつ累算し
   て、累算結果を得ることを特徴とする請求項１記載の同
   期回路。
3. 【請求項３】 同期タイミングは、直接波に対するラッ
   チタイミングであることを特徴とする請求項１又は請求
   項２記載の同期回路。
4. 【請求項４】 受信信号のＩ相の信号と予め設定された
   拡散符号との相関値をサンプルごとに算出する第１の相
   関器と、 受信信号のＱ相の信号と予め設定された拡散符号との相
   関値をサンプルごとに算出する第２の相関器と、 前記第１、第２の相関器からサンプルごとに入力される
   相関値から当該サンプルについての特定のスカラ値を演
   算して出力するレベル検出部と、 前記レベル検出部から入力される特定のサンプルについ
   てのスカラ値と、当該サンプルについて外部から入力さ
   れるスカラ値の平均化された累算結果との平均値を算出
   して、前記サンプルについての新たなスカラ値の平均化
   された累算結果として出力する平均化部と、 前記平均化部から入力される前記サンプルについてのス
   カラ値の平均化された累算結果を、その１シンボル時間
   分の集合である平均化遅延プロファイルの対応する位置
   に上書きし、平均化遅延プロファイルを更新して格納す
   るデュアルポートメモリと、 前記デュアルポートメモリに格納された平均化遅延プロ
   ファイルのピークを検索し、検索されたピークの大きさ
   の順に並べ替えて、決められた数だけ当該ピークの位置
   をラッチタイミングとして出力するパス検出部とを有す
   ることを特徴とする同期回路。
5. 【請求項５】 最大のピークに対するラッチタイミング
   と受信信号を逆拡散するための拡散符号の出力タイミン
   グとのずれを検出し、前記ずれを打ち消すように前記拡
   散符号の出力タイミングを微調整するＤＰＬＬを有する
   ことを特徴とする請求項４記載の同期回路。