JPH10267759A - 焦電型赤外線検出装置 - Google Patents
焦電型赤外線検出装置Info
- Publication number
- JPH10267759A JPH10267759A JP9073852A JP7385297A JPH10267759A JP H10267759 A JPH10267759 A JP H10267759A JP 9073852 A JP9073852 A JP 9073852A JP 7385297 A JP7385297 A JP 7385297A JP H10267759 A JPH10267759 A JP H10267759A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- operational amplifier
- current
- power
- pyroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000630 rising effect Effects 0.000 claims abstract description 8
- 238000006243 chemical reaction Methods 0.000 claims description 30
- 239000003990 capacitor Substances 0.000 claims description 29
- 238000001514 detection method Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 description 33
- 238000004088 simulation Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 10
- 238000007599 discharging Methods 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Radiation Pyrometers (AREA)
Abstract
(57)【要約】
【課題】帰還容量を付加した演算増幅器に焦電素子を接
続した、電流電圧変換回路を有した焦電型赤外線検出装
置において、電源投入時における立ち上がり動作特定を
改善する。 【解決手段】帰還容量Ｃｆを付加した演算増幅器１に焦
電素子３を接続し、熱線の感知時に焦電素子３に生じる
信号電流を電圧信号に変換して出力させる電流電圧変換
回路を有した焦電型赤外線検出装置において、演算増幅
器１の入力等価容量Ｃｇを焦電素子３の等価容量Ｃｓに
整合させて、演算増幅器１の電源投入時における立ち上
がり動作の遅延をなくしている。
続した、電流電圧変換回路を有した焦電型赤外線検出装
置において、電源投入時における立ち上がり動作特定を
改善する。 【解決手段】帰還容量Ｃｆを付加した演算増幅器１に焦
電素子３を接続し、熱線の感知時に焦電素子３に生じる
信号電流を電圧信号に変換して出力させる電流電圧変換
回路を有した焦電型赤外線検出装置において、演算増幅
器１の入力等価容量Ｃｇを焦電素子３の等価容量Ｃｓに
整合させて、演算増幅器１の電源投入時における立ち上
がり動作の遅延をなくしている。
Description
【０００１】
【発明の属する技術分野】本発明は、焦電素子を用い
て、人体から輻射される赤外線エネルギーを検出し、人
体の存在や移動の検知を行なったり、輻射エネルギーや
室温を検出することで放射温度計として機能する赤外線
検出装置に関し、特にその入力部に用いられる電流電圧
変換回路の電源投入時の動作特性を改善したものであ
る。
て、人体から輻射される赤外線エネルギーを検出し、人
体の存在や移動の検知を行なったり、輻射エネルギーや
室温を検出することで放射温度計として機能する赤外線
検出装置に関し、特にその入力部に用いられる電流電圧
変換回路の電源投入時の動作特性を改善したものであ
る。
【０００２】
【従来の技術】本出願人は、焦電型の赤外線検出装置の
Ｓ／Ｎ比を改善させるため、コンデンサのインピーダン
ス特性を利用した赤外線検出装置を同日付けで提案して
いるが、本願発明は、この提案に係る赤外線検出装置に
おいて採用されている電流電圧変換回路の電源投入時に
おける立ち上がり特性を改善したものである。
Ｓ／Ｎ比を改善させるため、コンデンサのインピーダン
ス特性を利用した赤外線検出装置を同日付けで提案して
いるが、本願発明は、この提案に係る赤外線検出装置に
おいて採用されている電流電圧変換回路の電源投入時に
おける立ち上がり特性を改善したものである。
【０００３】この提案に係る電流電圧変換回路は、焦電
素子が赤外線を感知したとき焦電素子に生じる信号電流
を、帰還コンデンサを付加した演算増幅器によって電圧
信号に変換するもので、演算増幅器には、直流帰還回路
を付加した基本構成をなしている。図５は、本出願人に
よって提案された赤外線検出装置において採用されてい
る電流電圧変換回路の原理を説明する回路図である。
素子が赤外線を感知したとき焦電素子に生じる信号電流
を、帰還コンデンサを付加した演算増幅器によって電圧
信号に変換するもので、演算増幅器には、直流帰還回路
を付加した基本構成をなしている。図５は、本出願人に
よって提案された赤外線検出装置において採用されてい
る電流電圧変換回路の原理を説明する回路図である。
【０００４】１，２は演算増幅器、Ｖｒは演算増幅器
１，２の基準電位、Ｃｆは帰還容量、３は焦電素子、Ｒ
ｉは高抵抗、Ｒ１は抵抗、Ｃ１はコンデンサであり、抵
抗Ｒ１とコンデンサＣ１及び演算増幅器２によって積分
回路による直流帰還回路を構成している。図６は、この
ような電流電圧変換回路における演算増幅器の入力段の
内部回路を示している。
１，２の基準電位、Ｃｆは帰還容量、３は焦電素子、Ｒ
ｉは高抵抗、Ｒ１は抵抗、Ｃ１はコンデンサであり、抵
抗Ｒ１とコンデンサＣ１及び演算増幅器２によって積分
回路による直流帰還回路を構成している。図６は、この
ような電流電圧変換回路における演算増幅器の入力段の
内部回路を示している。
【０００５】この図に見るように、演算増幅器１の入力
ノード側と出力ノード側には、同じ特性の入力トランジ
スタＭ１，Ｍ２（図ではいずれもｐＭＯＳＦＥＴ）を設
けており、入力ノード側には、入力トランジスタのゲー
ト・ソース間容量Ｃｇｓ、ゲート・ドレイン間容量Ｃｇ
ｄ、ゲート・バルク間容量Ｃｇｂが存在する。通常は、
このような入力トランジスタのゲートサイズはフリッカ
ノイズを抑制するために、かなり大きなサイズになって
いるが、演算増幅器の電源投入時の動作特性を考える上
では、ゲート・バルク間容量Ｃｇｂを考慮すればよい。
したがって、今、このゲート・バルク間容量ＣｇｂをＣ
ｇとして演算増幅器１の入力等価容量として規定する
と、図７に示したような等価回路で示される。
ノード側と出力ノード側には、同じ特性の入力トランジ
スタＭ１，Ｍ２（図ではいずれもｐＭＯＳＦＥＴ）を設
けており、入力ノード側には、入力トランジスタのゲー
ト・ソース間容量Ｃｇｓ、ゲート・ドレイン間容量Ｃｇ
ｄ、ゲート・バルク間容量Ｃｇｂが存在する。通常は、
このような入力トランジスタのゲートサイズはフリッカ
ノイズを抑制するために、かなり大きなサイズになって
いるが、演算増幅器の電源投入時の動作特性を考える上
では、ゲート・バルク間容量Ｃｇｂを考慮すればよい。
したがって、今、このゲート・バルク間容量ＣｇｂをＣ
ｇとして演算増幅器１の入力等価容量として規定する
と、図７に示したような等価回路で示される。
【０００６】このような電流電圧変換回路における電源
投入時の動作を説明すると、入力ノードの電位はすぐに
基準電位Ｖｒと同電位になろうとするが、焦電素子３は
グランドに接続されているため、入力ノードの充電は演
算増幅器２からの経路を通じてしか存在しない。しか
し、演算増幅器１と演算増幅器２との間には高抵抗Ｒｉ
が存在するため、その充電電流は小さく、そのため、電
源投入直後は、入力ノードはその他の容量間の充放電に
より、Ｖｒと同電位に立ち上がる。
投入時の動作を説明すると、入力ノードの電位はすぐに
基準電位Ｖｒと同電位になろうとするが、焦電素子３は
グランドに接続されているため、入力ノードの充電は演
算増幅器２からの経路を通じてしか存在しない。しか
し、演算増幅器１と演算増幅器２との間には高抵抗Ｒｉ
が存在するため、その充電電流は小さく、そのため、電
源投入直後は、入力ノードはその他の容量間の充放電に
より、Ｖｒと同電位に立ち上がる。
【０００７】また、焦電素子３は入力ノードとグランド
間に接続されているので、その等価容量Ｃｓの入力ノー
ド側にはｑ１＝Ｃｓ・Ｖｒの電荷が蓄積される。一方、
演算増幅器１の入力等価容量Ｃｇは入力ノードとノード
Ｂの間に接続されているが、定常状態では入力ノードの
電位Ｖｒは、ノードＢの電位Ｖｂより低くなるのでｑ３
＝Ｃｇ・（Ｖｂ−Ｖｒ）の電荷が入力ノード側に放出さ
れ、その過不足分が帰還容量Ｃｆから補足されることに
なる。すなわち、ｑ２＝ｑ１−ｑ３の電荷が帰還容量Ｃ
ｆから入力ノード側に放出され、その結果、出力ノード
と入力ノードの間に△Ｖ＝ｑ２／Ｃｆの電位差が生じ
る。すると、この電位差により帰還回路が働き、高抵抗
Ｒｉを介してｑ２分の電荷が充電され、演算増幅器の入
力ノードと出力ノードの電位が一致して定常状態に至
り、正常な負帰還動作がなされる。
間に接続されているので、その等価容量Ｃｓの入力ノー
ド側にはｑ１＝Ｃｓ・Ｖｒの電荷が蓄積される。一方、
演算増幅器１の入力等価容量Ｃｇは入力ノードとノード
Ｂの間に接続されているが、定常状態では入力ノードの
電位Ｖｒは、ノードＢの電位Ｖｂより低くなるのでｑ３
＝Ｃｇ・（Ｖｂ−Ｖｒ）の電荷が入力ノード側に放出さ
れ、その過不足分が帰還容量Ｃｆから補足されることに
なる。すなわち、ｑ２＝ｑ１−ｑ３の電荷が帰還容量Ｃ
ｆから入力ノード側に放出され、その結果、出力ノード
と入力ノードの間に△Ｖ＝ｑ２／Ｃｆの電位差が生じ
る。すると、この電位差により帰還回路が働き、高抵抗
Ｒｉを介してｑ２分の電荷が充電され、演算増幅器の入
力ノードと出力ノードの電位が一致して定常状態に至
り、正常な負帰還動作がなされる。
【０００８】
【発明が解決しようとする課題】しかしながら、このよ
うな電流電圧変換回路では、Ｒｉに高抵抗を使用してい
るため、入力ノードの等価容量の充電に長い時間を要
し、そのため電源投入から定常時に至るまでの時間が非
常に長くなるという現象が改善すべき問題点として残さ
れている。
うな電流電圧変換回路では、Ｒｉに高抵抗を使用してい
るため、入力ノードの等価容量の充電に長い時間を要
し、そのため電源投入から定常時に至るまでの時間が非
常に長くなるという現象が改善すべき問題点として残さ
れている。
【０００９】本発明は、上述のような点に鑑みてなされ
たものであり、その目的とするところは、焦電型赤外線
検出装置の電流電圧変換回路の電源投入時の立ち上がり
動作を迅速に行うことにある。
たものであり、その目的とするところは、焦電型赤外線
検出装置の電流電圧変換回路の電源投入時の立ち上がり
動作を迅速に行うことにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に本発明では、次のような解決手段を提案している。す
なわち、請求項１では、電流電圧変換回路では、演算増
幅器の入力等価容量を、使用する焦電素子の等価容量に
整合させ、これによって、電源投入時、焦電素子の等価
容量に対する帰還容量からの電荷の充放電をなくして立
ち上がり動作を迅速にしている。
に本発明では、次のような解決手段を提案している。す
なわち、請求項１では、電流電圧変換回路では、演算増
幅器の入力等価容量を、使用する焦電素子の等価容量に
整合させ、これによって、電源投入時、焦電素子の等価
容量に対する帰還容量からの電荷の充放電をなくして立
ち上がり動作を迅速にしている。
【００１１】また、請求項２では、演算増幅器の入力等
価容量が演算増幅器を構成する入力トランジスタのゲー
ト電極の寸法によって調整することを提案しており、こ
れによって、電流電圧変換回路に別の回路を付加するこ
となく、設計段階から請求項１に提案した手段を実現可
能にしている。請求項３、４は、既に設計された電流電
圧変換回路に、ラピッドスタート回路を付け加えること
によって、電源投入時の動作遅延を改善するものであ
る。
価容量が演算増幅器を構成する入力トランジスタのゲー
ト電極の寸法によって調整することを提案しており、こ
れによって、電流電圧変換回路に別の回路を付加するこ
となく、設計段階から請求項１に提案した手段を実現可
能にしている。請求項３、４は、既に設計された電流電
圧変換回路に、ラピッドスタート回路を付け加えること
によって、電源投入時の動作遅延を改善するものであ
る。
【００１２】このラピッドスタート回路では、電源投入
時は、演算増幅器に付加した帰還容量を短絡させて、演
算増幅器の入力ノードに直接直流電源を供給して急速に
充電させ、定常状態に至った時点で、短絡を停止させ
る。請求項４，５では、コンデンサに抵抗を接続した簡
易な構成の遅延回路を利用して、コンデンサが所定の電
圧レベルに充電されるまで、スイッチング素子をオンさ
せて帰還容量を短絡し、所定の電圧レベルに達した後
は、スイッチング素子を自動的にオフさせることが出来
る。
時は、演算増幅器に付加した帰還容量を短絡させて、演
算増幅器の入力ノードに直接直流電源を供給して急速に
充電させ、定常状態に至った時点で、短絡を停止させ
る。請求項４，５では、コンデンサに抵抗を接続した簡
易な構成の遅延回路を利用して、コンデンサが所定の電
圧レベルに充電されるまで、スイッチング素子をオンさ
せて帰還容量を短絡し、所定の電圧レベルに達した後
は、スイッチング素子を自動的にオフさせることが出来
る。
【００１３】
【発明の実施の形態】以下、本発明の一実施例を、回路
設計時に行ったシュミレーション結果を用いて説明す
る。 ［請求項１，２において提案する回路設計のシュミレー
ション結果］図１は、本発明によって提案される回路構
成を示しているが、その構成は図５において説明した構
成と同じである。図１において、Ｃｆ＝１０Ｐｆ，Ｒｉ
＝１ＴΩ，Ｒ１＝２．４ＧΩ，Ｃ１＝１０ｎＦ，Ｃｓ＝
２．６８ｐＦ，入力トランジスタのサイズＷ／Ｌ＝２０
０μｍ／４０μｍに設定し、電源投入した時の動作特性
をシュミレーションさせた。図３（Ａ）〜（Ｃ）は、そ
の結果を示している。（Ａ）は出力ノードの電位Ｖｏｕ
ｔ、入力ノードの電位Ｖｉｎの変化、（Ｂ）は、図にお
いて示された各容量に蓄積される電荷量の変化を示して
おり、ｑ１はＣｓに蓄積される電荷量、ｑ２はＣｆに蓄
積される電荷量、ｑ３はＣｇに蓄積される電荷量を示
す、（Ｃ）には直流電源Ｖｃｃ，Ｖｒの波形を示してい
る。
設計時に行ったシュミレーション結果を用いて説明す
る。 ［請求項１，２において提案する回路設計のシュミレー
ション結果］図１は、本発明によって提案される回路構
成を示しているが、その構成は図５において説明した構
成と同じである。図１において、Ｃｆ＝１０Ｐｆ，Ｒｉ
＝１ＴΩ，Ｒ１＝２．４ＧΩ，Ｃ１＝１０ｎＦ，Ｃｓ＝
２．６８ｐＦ，入力トランジスタのサイズＷ／Ｌ＝２０
０μｍ／４０μｍに設定し、電源投入した時の動作特性
をシュミレーションさせた。図３（Ａ）〜（Ｃ）は、そ
の結果を示している。（Ａ）は出力ノードの電位Ｖｏｕ
ｔ、入力ノードの電位Ｖｉｎの変化、（Ｂ）は、図にお
いて示された各容量に蓄積される電荷量の変化を示して
おり、ｑ１はＣｓに蓄積される電荷量、ｑ２はＣｆに蓄
積される電荷量、ｑ３はＣｇに蓄積される電荷量を示
す、（Ｃ）には直流電源Ｖｃｃ，Ｖｒの波形を示してい
る。
【００１４】本発明によれば、Ｃｓ，Ｃｇはｑ１＝ｑ３
となるように調整されているので、Ｃｆは、電源が立ち
上がる途中にあるときには、電荷の移動が存在するが、
電源が完全に立ち上がった時には、ｑ２＝０になってい
る。また、図３Ａを見れば、電源が完全に立ち上がった
時には、既に、出力ノードの電位Ｖｏｕｔも安定してい
ることがわかる。
となるように調整されているので、Ｃｆは、電源が立ち
上がる途中にあるときには、電荷の移動が存在するが、
電源が完全に立ち上がった時には、ｑ２＝０になってい
る。また、図３Ａを見れば、電源が完全に立ち上がった
時には、既に、出力ノードの電位Ｖｏｕｔも安定してい
ることがわかる。
【００１５】図８（Ａ）〜（Ｃ）はＣｓ＝３．６８ｐＦ
に設計変更し、その他の条件は上記と同様にした電流電
圧変換回路、つまり本発明の適用されていない電流電圧
変換回路の電源投入時のシミュレーション結果を示すも
のである。各グラフが示す内容は図４（Ａ）〜（Ｃ）に
対応させている。図８（Ｂ）からわかるように、電源が
完全に立ち上がった時に、ｑ２＝ｑ１−ｑ３の電荷がＣ
ｆに蓄積されている。その結果、図８（Ａ）に見られる
ように、出力ノード電位Ｖｏｕｔと入力ノード電位Ｖｉ
ｎの間に電位差が生じる。また、図９（Ａ）は図８
（Ａ）の横軸の時間を５０秒まで延ばしたもの、図９
（Ｂ）は図８（Ｂ）の横軸の時間を５０秒まで延ばした
ものを示している。これらの図を見ても明らかなように
電源投入後５０秒経っても、出力が安定せず、定常な状
態になっていないことがわかる。
に設計変更し、その他の条件は上記と同様にした電流電
圧変換回路、つまり本発明の適用されていない電流電圧
変換回路の電源投入時のシミュレーション結果を示すも
のである。各グラフが示す内容は図４（Ａ）〜（Ｃ）に
対応させている。図８（Ｂ）からわかるように、電源が
完全に立ち上がった時に、ｑ２＝ｑ１−ｑ３の電荷がＣ
ｆに蓄積されている。その結果、図８（Ａ）に見られる
ように、出力ノード電位Ｖｏｕｔと入力ノード電位Ｖｉ
ｎの間に電位差が生じる。また、図９（Ａ）は図８
（Ａ）の横軸の時間を５０秒まで延ばしたもの、図９
（Ｂ）は図８（Ｂ）の横軸の時間を５０秒まで延ばした
ものを示している。これらの図を見ても明らかなように
電源投入後５０秒経っても、出力が安定せず、定常な状
態になっていないことがわかる。
【００１６】［請求項３，４，５において提案する回路
設計のシュミレーション結果］図２はこの実施例を示し
た回路図である。図１に示した基本回路に加えて、帰還
容量Ｃｆにはラピッドスタート回路４が付加されてい
る。このラピッドスタート回路４は、帰還容量Ｃｆに２
つのスイッチング素子ＴＡ，ＴＢを並列に接続し、その
スイッチング素子ＴＡ，ＴＢのゲートに抵抗Ｒとコンデ
ンサＣを接続して構成された遅延回路４１を接続し、こ
の遅延回路４１に直流電源Ｖｃｃを供給している。２つ
のスイッチング素子ＴＡ，ＴＢはｐＭＯＳＦＥＴで構成
しているが、これに限定されない。
設計のシュミレーション結果］図２はこの実施例を示し
た回路図である。図１に示した基本回路に加えて、帰還
容量Ｃｆにはラピッドスタート回路４が付加されてい
る。このラピッドスタート回路４は、帰還容量Ｃｆに２
つのスイッチング素子ＴＡ，ＴＢを並列に接続し、その
スイッチング素子ＴＡ，ＴＢのゲートに抵抗Ｒとコンデ
ンサＣを接続して構成された遅延回路４１を接続し、こ
の遅延回路４１に直流電源Ｖｃｃを供給している。２つ
のスイッチング素子ＴＡ，ＴＢはｐＭＯＳＦＥＴで構成
しているが、これに限定されない。
【００１７】図４は、この実施例の回路における電源投
入時のシミュレーション結果を示す。この回路の回路定
数は図５のシミュレーションの時と同じとした。図４
（Ｃ）において、Ｖｒは基準電位、Ｖｃｃは直流電源電
位、Ｖｇはスイッチング素子ＴＡ，ＴＢのゲート電位を
示している。また、図４（Ｂ）はスイッチング素子Ｔ
Ａ，ＴＢに流れる電流ｉを示し、図４（Ａ）のＶｏｕｔ
は出力ノードの電位を、Ｖｉｎは入力ノードの電位を示
している。
入時のシミュレーション結果を示す。この回路の回路定
数は図５のシミュレーションの時と同じとした。図４
（Ｃ）において、Ｖｒは基準電位、Ｖｃｃは直流電源電
位、Ｖｇはスイッチング素子ＴＡ，ＴＢのゲート電位を
示している。また、図４（Ｂ）はスイッチング素子Ｔ
Ａ，ＴＢに流れる電流ｉを示し、図４（Ａ）のＶｏｕｔ
は出力ノードの電位を、Ｖｉｎは入力ノードの電位を示
している。
【００１８】この実施例の回路では、電源投入直後は、
遅延回路４１のコンデンサの出力端子の電圧は遅れて立
ち上がるので、スイッチング素子であるＰＭＯＳトラン
ジスタのゲート電位Ｖｇがオフレベルに達するまでは、
オン状態を保持するので、それによって入力等価容量を
急速に充放電する。その結果、図４（Ａ）に見るよう
に、電源が完全に立ち上がった時には、既に、出力ノー
ドの電位Ｖｏｕｔも安定していることがわかる。
遅延回路４１のコンデンサの出力端子の電圧は遅れて立
ち上がるので、スイッチング素子であるＰＭＯＳトラン
ジスタのゲート電位Ｖｇがオフレベルに達するまでは、
オン状態を保持するので、それによって入力等価容量を
急速に充放電する。その結果、図４（Ａ）に見るよう
に、電源が完全に立ち上がった時には、既に、出力ノー
ドの電位Ｖｏｕｔも安定していることがわかる。
【００１９】以上のような本発明は、帰還容量を用いた
演算増幅器を使用して、焦電素子の出力電流を出力電圧
に変換する回路のすべてに適用でき、電源投入時におけ
る演算増幅器の入力段の等価容量を、高抵抗を用いて充
電放電を行うものに限定されないことはいうまでもな
い。
演算増幅器を使用して、焦電素子の出力電流を出力電圧
に変換する回路のすべてに適用でき、電源投入時におけ
る演算増幅器の入力段の等価容量を、高抵抗を用いて充
電放電を行うものに限定されないことはいうまでもな
い。
【００２０】
【発明の効果】本発明によれば、次のような効果が奏さ
れる。すなわち、請求項１，２において提案した赤外線
検出装置によれば、別の付加回路を設けることがないの
で、設計段階から電源投入時の動作特性の改善されたＳ
／Ｎ比の良好な電流電圧変換回路を実現することができ
る。
れる。すなわち、請求項１，２において提案した赤外線
検出装置によれば、別の付加回路を設けることがないの
で、設計段階から電源投入時の動作特性の改善されたＳ
／Ｎ比の良好な電流電圧変換回路を実現することができ
る。
【００２１】また、請求項３，４，５において提案した
赤外線検出装置によれば、既に設計された電流電圧変換
回路に、簡易なスイッチング回路を付加するだけで、電
源投入時の動作特性の改善されたＳ／Ｎ比の良好な電流
電圧変換回路を実現することができる。
赤外線検出装置によれば、既に設計された電流電圧変換
回路に、簡易なスイッチング回路を付加するだけで、電
源投入時の動作特性の改善されたＳ／Ｎ比の良好な電流
電圧変換回路を実現することができる。
【図１】電流電圧変換回路（請求項１，２）の基本構成
を示した回路図である。
を示した回路図である。
【図２】ラピッドスタート回路を付加した電流電圧変換
回路（請求項３，４）の基本構成を示した回路図であ
る。
回路（請求項３，４）の基本構成を示した回路図であ
る。
【図３】本発明を適用した電流電圧変換回路（請求項
１）における電源投入時のシミュレーション結果のグラ
フである。（Ａ）は入、出力ノード電位の変化、（Ｂ）
は各容量の電荷量の変化、（Ｃ）は電源電圧、基準電圧
の変化を示している。
１）における電源投入時のシミュレーション結果のグラ
フである。（Ａ）は入、出力ノード電位の変化、（Ｂ）
は各容量の電荷量の変化、（Ｃ）は電源電圧、基準電圧
の変化を示している。
【図４】本発明を適用した電流電圧変換回路（請求項
３）における電源投入時のシミュレーション結果のグラ
フである。（Ａ）は入、出力ノード電位の変化、（Ｂ）
は各容量の電荷量の変化、（Ｃ）は電源電圧、基準電圧
の変化を示している。
３）における電源投入時のシミュレーション結果のグラ
フである。（Ａ）は入、出力ノード電位の変化、（Ｂ）
は各容量の電荷量の変化、（Ｃ）は電源電圧、基準電圧
の変化を示している。
【図５】帰還容量を付加した演算増幅器を用いて構成し
た電流電圧変換回路の基本構成を示す回路図である。
た電流電圧変換回路の基本構成を示す回路図である。
【図６】演算増幅器の入力段の概略構成図である。
【図７】電源立ち上げ時の動作を説明するための等価回
路である。
路である。
【図８】図５に示した電流電圧変換回路における電源投
入時のシミュレーション結果のグラフである。（Ａ）は
入、出力ノード電位の変化、（Ｂ）は各容量の電荷量の
変化、（Ｃ）は電源電圧、基準電圧の変化を示すシミュ
レーション結果のグラフである。ある。
入時のシミュレーション結果のグラフである。（Ａ）は
入、出力ノード電位の変化、（Ｂ）は各容量の電荷量の
変化、（Ｃ）は電源電圧、基準電圧の変化を示すシミュ
レーション結果のグラフである。ある。
【図９】図８の一部を拡大して示すグラフである。
（Ａ）、（Ｂ）はそれぞれ、図８の（Ａ），（Ｂ）に対
応している。
（Ａ）、（Ｂ）はそれぞれ、図８の（Ａ），（Ｂ）に対
応している。
１，２・・・演算増幅器 ３・・・焦電素子 ４・・・ラピッドスタート回路 ＴＡ，ＴＢ・・・スイッチング素子 ４１・・・遅延回路 Ｃ・・・コンデンサ Ｒ・・・抵抗 Ｃｓ・・・焦電素子の等価容量 Ｃｆ・・・帰還容量 Ｃｇ・・・演算増幅器の入力等価容量 Ｒｉ・・・高抵抗 Ｖｃｃ・・・直流電源 Ｖｒ・・・基準電源
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年５月２９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】この図に見るように、演算増幅器１の入力
ノード側と出力ノード側には、同じ特性の入力トランジ
スタＭ１，Ｍ２（図ではいずれもＰＭＯＳトランジス
タ）を設けており、入力ノード側には、入力トランジス
タのゲート・ソース間容量Ｃｇｓ、ゲート・ドレイン間
容量Ｃｇｄ、ゲート・バルク間容量Ｃｇｂが存在する。
通常は、このような入力トランジスタのゲートサイズは
フリッカノイズを抑制するために、かなり大きなサイズ
になっているが、演算増幅器の電源投入時の動作特性を
考える上では、ゲート・バルク間容量Ｃｇｂを考慮すれ
ばよい。したがって、今、このゲート・バルク間容量Ｃ
ｇｂをＣｇとして演算増幅器１の入力等価容量として規
定すると、図７に示したような等価回路で示される。
ノード側と出力ノード側には、同じ特性の入力トランジ
スタＭ１，Ｍ２（図ではいずれもＰＭＯＳトランジス
タ）を設けており、入力ノード側には、入力トランジス
タのゲート・ソース間容量Ｃｇｓ、ゲート・ドレイン間
容量Ｃｇｄ、ゲート・バルク間容量Ｃｇｂが存在する。
通常は、このような入力トランジスタのゲートサイズは
フリッカノイズを抑制するために、かなり大きなサイズ
になっているが、演算増幅器の電源投入時の動作特性を
考える上では、ゲート・バルク間容量Ｃｇｂを考慮すれ
ばよい。したがって、今、このゲート・バルク間容量Ｃ
ｇｂをＣｇとして演算増幅器１の入力等価容量として規
定すると、図７に示したような等価回路で示される。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】このような電流電圧変換回路における電源
投入時の動作を説明すると、入力ノードの電位はすぐに
基準電位Ｖｒと同電位になろうとするが、入力ノードの
充電は演算増幅器２からの経路を通じてしか存在しな
い。しかし、演算増幅器１と演算増幅器２との間には高
抵抗Ｒｉが存在するため、その充電電流は小さく、その
ため、電源投入直後は、入力ノードはその他の容量間の
充放電により、Ｖｒと同電位に立ち上がる。
投入時の動作を説明すると、入力ノードの電位はすぐに
基準電位Ｖｒと同電位になろうとするが、入力ノードの
充電は演算増幅器２からの経路を通じてしか存在しな
い。しかし、演算増幅器１と演算増幅器２との間には高
抵抗Ｒｉが存在するため、その充電電流は小さく、その
ため、電源投入直後は、入力ノードはその他の容量間の
充放電により、Ｖｒと同電位に立ち上がる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】
【発明の実施の形態】以下、本発明の一実施例を、回路
設計時に行ったシュミレーション結果を用いて説明す
る。［請求項１，２において提案する回路設計のシュミ
レーション結果］図１は、本発明によって提案される回
路構成を示しているが、その構成は図５において説明し
た構成と同じである。図１において、Ｃｆ＝１０ｐＦ，
Ｒｉ＝１ＴΩ，Ｒ１＝２．４ＧΩ，Ｃ１＝１０ｎＦ，Ｃ
ｓ＝２．６８ｐＦ，入力トランジスタのサイズＷ／Ｌ＝
２００μｍ／４０μｐｍに設定し、電源投入した時の動
作特性をシュミレーションさせた。図３（Ａ）〜（Ｃ）
は、その結果を示している。（Ａ）は出力ノードの電位
Ｖｏｕｔ、入力ノードの電位Ｖｉｎの変化、（Ｂ）は、
図１において示された各容量に蓄積される電荷量の変化
を示しており、ｑ１はＣｓに蓄積される電荷量、ｑ２は
Ｃｆに蓄積される電荷量、ｑ３はＣｇに蓄積される電荷
量を示す、（Ｃ）には直流電源Ｖｃｃ，Ｖｒの波形を示
している。
設計時に行ったシュミレーション結果を用いて説明す
る。［請求項１，２において提案する回路設計のシュミ
レーション結果］図１は、本発明によって提案される回
路構成を示しているが、その構成は図５において説明し
た構成と同じである。図１において、Ｃｆ＝１０ｐＦ，
Ｒｉ＝１ＴΩ，Ｒ１＝２．４ＧΩ，Ｃ１＝１０ｎＦ，Ｃ
ｓ＝２．６８ｐＦ，入力トランジスタのサイズＷ／Ｌ＝
２００μｍ／４０μｐｍに設定し、電源投入した時の動
作特性をシュミレーションさせた。図３（Ａ）〜（Ｃ）
は、その結果を示している。（Ａ）は出力ノードの電位
Ｖｏｕｔ、入力ノードの電位Ｖｉｎの変化、（Ｂ）は、
図１において示された各容量に蓄積される電荷量の変化
を示しており、ｑ１はＣｓに蓄積される電荷量、ｑ２は
Ｃｆに蓄積される電荷量、ｑ３はＣｇに蓄積される電荷
量を示す、（Ｃ）には直流電源Ｖｃｃ，Ｖｒの波形を示
している。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】［請求項３，４，５において提案する回路
設計のシュミレーション結果］図２はこの実施例を示し
た回路図である。図１に示した基本回路に加えて、帰還
容量Ｃｆにはラピッドスタート回路４が付加されてい
る。このラピッドスタート回路４は、帰還容量Ｃｆに２
つのスイッチング素子ＴＡ，ＴＢを並列に接続し、その
スイッチング素子ＴＡ，ＴＢのゲートに抵抗Ｒとコンデ
ンサＣを接続して構成された遅延回路４１を接続し、こ
の遅延回路４１に直流電源Ｖｃｃを供給している。２つ
のスイッチング素子ＴＡ，ＴＢはＰＭＯＳトランジスタ
で構成しているが、これに限定されない。 ─────────────────────────────────────────────────────
設計のシュミレーション結果］図２はこの実施例を示し
た回路図である。図１に示した基本回路に加えて、帰還
容量Ｃｆにはラピッドスタート回路４が付加されてい
る。このラピッドスタート回路４は、帰還容量Ｃｆに２
つのスイッチング素子ＴＡ，ＴＢを並列に接続し、その
スイッチング素子ＴＡ，ＴＢのゲートに抵抗Ｒとコンデ
ンサＣを接続して構成された遅延回路４１を接続し、こ
の遅延回路４１に直流電源Ｖｃｃを供給している。２つ
のスイッチング素子ＴＡ，ＴＢはＰＭＯＳトランジスタ
で構成しているが、これに限定されない。 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年８月２８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】この図に見るように、演算増幅器１の入力
ノード側と出力ノード側には、同じ特性の入力トランジ
スタＭ１，Ｍ２（図ではいずれもＰＭＯＳトランジス
タ）を設けており、入力ノード側には、入力トランジス
タのゲート・ソース間容量Ｃｇｓ、ゲート・ドレイン間
容量Ｃｇｄ、ゲート・バルク間容量Ｃｇｂが存在する。
通常は、このような入力トランジスタのゲートサイズは
フリッカノイズを抑制するために、かなり大きなサイズ
になっているが、演算増幅器の電源投入時の動作特性を
考える上では、ゲート・バルク間容量Ｃｇｂを考慮すれ
ばよい。したがって、今、このゲート・バルク間容量Ｃ
ｇｂをＣｇとして演算増幅器１の入力等価容量として規
定すると、図７に示したような等価回路で示される。
ノード側と出力ノード側には、同じ特性の入力トランジ
スタＭ１，Ｍ２（図ではいずれもＰＭＯＳトランジス
タ）を設けており、入力ノード側には、入力トランジス
タのゲート・ソース間容量Ｃｇｓ、ゲート・ドレイン間
容量Ｃｇｄ、ゲート・バルク間容量Ｃｇｂが存在する。
通常は、このような入力トランジスタのゲートサイズは
フリッカノイズを抑制するために、かなり大きなサイズ
になっているが、演算増幅器の電源投入時の動作特性を
考える上では、ゲート・バルク間容量Ｃｇｂを考慮すれ
ばよい。したがって、今、このゲート・バルク間容量Ｃ
ｇｂをＣｇとして演算増幅器１の入力等価容量として規
定すると、図７に示したような等価回路で示される。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】このような電流電圧変換回路における電源
投入時の動作を説明すると、入力ノードの電位はすぐに
基準電位Ｖｒと同電位になろうとするが、入力ノードの
充電は演算増幅器２からの経路を通じてしか存在しな
い。しかし、演算増幅器１と演算増幅器２との間には高
抵抗Ｒｉが存在するため、その充電電流は小さく、その
ため、電源投入直後は、入力ノードはその他の容量間の
充放電により、Ｖｒと同電位に立ち上がる。
投入時の動作を説明すると、入力ノードの電位はすぐに
基準電位Ｖｒと同電位になろうとするが、入力ノードの
充電は演算増幅器２からの経路を通じてしか存在しな
い。しかし、演算増幅器１と演算増幅器２との間には高
抵抗Ｒｉが存在するため、その充電電流は小さく、その
ため、電源投入直後は、入力ノードはその他の容量間の
充放電により、Ｖｒと同電位に立ち上がる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】
【発明の実施の形態】以下、本発明の一実施例を、回路
設計時に行ったシュミレーション結果を用いて説明す
る。 ［請求項１，２において提案する回路設計のシュミレー
ション結果］図１は、本発明によって提案される回路構
成を示しているが、その構成は図５において説明した構
成と同じである。図１において、Ｃｆ＝１０ｐＦ，Ｒｉ
＝１ＴΩ，Ｒ１＝２．４ＧΩ，Ｃ１＝１０ｎＦ，Ｃｓ＝
２．６８ｐＦ，入力トランジスタのサイズＷ／Ｌ＝２０
０μｍ／４０μｍに設定し、電源投入した時の動作特性
をシュミレーションさせた。図３（Ａ）〜（Ｃ）は、そ
の結果を示している。（Ａ）は出力ノードの電位Ｖｏｕ
ｔ、入力ノードの電位Ｖｉｎの変化、（Ｂ）は、図１に
おいて示された各容量に蓄積される電荷量の変化を示し
ており、ｑ１はＣｓに蓄積される電荷量、ｑ２はＣｆに
蓄積される電荷量、ｑ３はＣｇに蓄積される電荷量を示
す、（Ｃ）には直流電源Ｖｃｃ，Ｖｒの波形を示してい
る。
設計時に行ったシュミレーション結果を用いて説明す
る。 ［請求項１，２において提案する回路設計のシュミレー
ション結果］図１は、本発明によって提案される回路構
成を示しているが、その構成は図５において説明した構
成と同じである。図１において、Ｃｆ＝１０ｐＦ，Ｒｉ
＝１ＴΩ，Ｒ１＝２．４ＧΩ，Ｃ１＝１０ｎＦ，Ｃｓ＝
２．６８ｐＦ，入力トランジスタのサイズＷ／Ｌ＝２０
０μｍ／４０μｍに設定し、電源投入した時の動作特性
をシュミレーションさせた。図３（Ａ）〜（Ｃ）は、そ
の結果を示している。（Ａ）は出力ノードの電位Ｖｏｕ
ｔ、入力ノードの電位Ｖｉｎの変化、（Ｂ）は、図１に
おいて示された各容量に蓄積される電荷量の変化を示し
ており、ｑ１はＣｓに蓄積される電荷量、ｑ２はＣｆに
蓄積される電荷量、ｑ３はＣｇに蓄積される電荷量を示
す、（Ｃ）には直流電源Ｖｃｃ，Ｖｒの波形を示してい
る。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】［請求項３，４，５において提案する回路
設計のシュミレーション結果］図２はこの実施例を示し
た回路図である。図１に示した基本回路に加えて、帰還
容量Ｃｆにはラピッドスタート回路４が付加されてい
る。このラピッドスタート回路４は、帰還容量Ｃｆに２
つのスイッチング素子ＴＡ，ＴＢを並列に接続し、その
スイッチング素子ＴＡ，ＴＢのゲートに抵抗Ｒとコンデ
ンサＣを接続して構成された遅延回路４１を接続し、こ
の遅延回路４１に直流電源Ｖｃｃを供給している。２つ
のスイッチング素子ＴＡ，ＴＢはＰＭＯＳトランジスタ
で構成しているが、これに限定されない。 ─────────────────────────────────────────────────────
設計のシュミレーション結果］図２はこの実施例を示し
た回路図である。図１に示した基本回路に加えて、帰還
容量Ｃｆにはラピッドスタート回路４が付加されてい
る。このラピッドスタート回路４は、帰還容量Ｃｆに２
つのスイッチング素子ＴＡ，ＴＢを並列に接続し、その
スイッチング素子ＴＡ，ＴＢのゲートに抵抗Ｒとコンデ
ンサＣを接続して構成された遅延回路４１を接続し、こ
の遅延回路４１に直流電源Ｖｃｃを供給している。２つ
のスイッチング素子ＴＡ，ＴＢはＰＭＯＳトランジスタ
で構成しているが、これに限定されない。 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１０年６月９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】本出願人は、焦電型の赤外線検出装置の
Ｓ／Ｎ比を改善させるため、コンデンサのインピーダン
ス特性を利用した赤外線検出装置を開発しているが、本
発明は、この赤外線検出装置に採用されている電流電圧
変換回路の電源投入時における立ち上がり特性を更に改
善したものである。
Ｓ／Ｎ比を改善させるため、コンデンサのインピーダン
ス特性を利用した赤外線検出装置を開発しているが、本
発明は、この赤外線検出装置に採用されている電流電圧
変換回路の電源投入時における立ち上がり特性を更に改
善したものである。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】この電流電圧変換回路は、焦電素子が赤外
線を感知したとき焦電素子に生じる信号電流を、帰還コ
ンデンサを付加した演算増幅器によって電圧信号に変換
するもので、演算増幅器には、低域の安定化を図るため
直流帰還回路を付加した基本構成をなしている。図５
は、本出願人によって開発された赤外線検出装置におい
て採用されている電流電圧変換回路の原理を説明する回
路図である。
線を感知したとき焦電素子に生じる信号電流を、帰還コ
ンデンサを付加した演算増幅器によって電圧信号に変換
するもので、演算増幅器には、低域の安定化を図るため
直流帰還回路を付加した基本構成をなしている。図５
は、本出願人によって開発された赤外線検出装置におい
て採用されている電流電圧変換回路の原理を説明する回
路図である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】
【発明の実施の形態】以下、本発明の一実施例を、回路
設計時に行ったシミュレーション結果を用いて説明す
る。 ［請求項１，２において提案する回路設計のシミュレー
ション結果］図１は、本発明によって提案される回路構
成を示しているが、その構成は図５において説明した構
成と同じである。図１において、Ｃｆ＝１０ｐＦ，Ｒｉ
＝１ＴΩ，Ｒ１＝２．４ＧΩ，Ｃ１＝１０ｎＦ，Ｃｓ＝
２．６８ｐＦ，入力トランジスタのサイズＷ／Ｌ＝２０
０μｍ／４０μｍに設定し、電源投入した時の動作特性
をシミュレーションさせた。図３（Ａ）〜（Ｃ）は、そ
の結果を示している。（Ａ）は出力ノードの電位Ｖｏｕ
ｔ、入力ノードの電位Ｖｉｎの変化、（Ｂ）は、図１に
おいて示された各容量に蓄積される電荷量の変化を示し
ており、ｑ１はＣｓに蓄積される電荷量、ｑ２はＣｆに
蓄積される電荷量、ｑ３はＣｇに蓄積される電荷量を示
す、（Ｃ）には直流電源Ｖｃｃ，Ｖｒの波形を示してい
る。
設計時に行ったシミュレーション結果を用いて説明す
る。 ［請求項１，２において提案する回路設計のシミュレー
ション結果］図１は、本発明によって提案される回路構
成を示しているが、その構成は図５において説明した構
成と同じである。図１において、Ｃｆ＝１０ｐＦ，Ｒｉ
＝１ＴΩ，Ｒ１＝２．４ＧΩ，Ｃ１＝１０ｎＦ，Ｃｓ＝
２．６８ｐＦ，入力トランジスタのサイズＷ／Ｌ＝２０
０μｍ／４０μｍに設定し、電源投入した時の動作特性
をシミュレーションさせた。図３（Ａ）〜（Ｃ）は、そ
の結果を示している。（Ａ）は出力ノードの電位Ｖｏｕ
ｔ、入力ノードの電位Ｖｉｎの変化、（Ｂ）は、図１に
おいて示された各容量に蓄積される電荷量の変化を示し
ており、ｑ１はＣｓに蓄積される電荷量、ｑ２はＣｆに
蓄積される電荷量、ｑ３はＣｇに蓄積される電荷量を示
す、（Ｃ）には直流電源Ｖｃｃ，Ｖｒの波形を示してい
る。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】本発明によれば、Ｃｓ，Ｃｇはｑ１＝ｑ３
となるように調整されているので、Ｃｆは、電源が立ち
上がる途中にあるときには、電荷の移動が存在するが、
電源が完全に立ち上がった時には、ｑ２＝０になってい
る。また、図３（Ａ）を見れば、電源が完全に立ち上が
った時には、既に、出力ノードの電位Ｖｏｕｔも安定し
ていることがわかる。
となるように調整されているので、Ｃｆは、電源が立ち
上がる途中にあるときには、電荷の移動が存在するが、
電源が完全に立ち上がった時には、ｑ２＝０になってい
る。また、図３（Ａ）を見れば、電源が完全に立ち上が
った時には、既に、出力ノードの電位Ｖｏｕｔも安定し
ていることがわかる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】［請求項３，４，５において提案する回路
設計のシミュレーション結果］図２はこの実施例を示し
た回路図である。図１に示した基本回路に加えて、帰還
容量Ｃｆにはラピッドスタート回路４が付加されてい
る。このラピッドスタート回路４は、帰還容量Ｃｆに２
つのスイッチング素子ＴＡ，ＴＢを並列に接続し、その
スイッチング素子ＴＡ，ＴＢのゲートに抵抗Ｒとコンデ
ンサＣを接続して構成された遅延回路４１を接続し、こ
の遅延回路４１に直流電源Ｖｃｃを供給している。２つ
のスイッチング素子ＴＡ，ＴＢはＰＭＯＳトランジスタ
で構成しているが、これに限定されない。
設計のシミュレーション結果］図２はこの実施例を示し
た回路図である。図１に示した基本回路に加えて、帰還
容量Ｃｆにはラピッドスタート回路４が付加されてい
る。このラピッドスタート回路４は、帰還容量Ｃｆに２
つのスイッチング素子ＴＡ，ＴＢを並列に接続し、その
スイッチング素子ＴＡ，ＴＢのゲートに抵抗Ｒとコンデ
ンサＣを接続して構成された遅延回路４１を接続し、こ
の遅延回路４１に直流電源Ｖｃｃを供給している。２つ
のスイッチング素子ＴＡ，ＴＢはＰＭＯＳトランジスタ
で構成しているが、これに限定されない。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】また、請求項３，４，５において提案した
赤外線検出装置によれば、既に設計された電流電圧変換
回路に、簡易なラピッドスタート回路を付加するだけ
で、電源投入時の動作特性の改善するされたＳ／Ｎ比の
良好な電流電圧変換回路を実現することができる。
赤外線検出装置によれば、既に設計された電流電圧変換
回路に、簡易なラピッドスタート回路を付加するだけ
で、電源投入時の動作特性の改善するされたＳ／Ｎ比の
良好な電流電圧変換回路を実現することができる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤村 俊夫 大阪府門真市大字門真1048番地 松下電工 株式会社内
Claims (5)
- 【請求項１】帰還容量を付加した演算増幅器に焦電素子
を接続し、熱線の感知時に焦電素子に生じる信号電流を
電圧信号に変換して出力させる電流電圧変換回路を有し
た焦電型赤外線検出装置において、 上記演算増幅器の入力等価容量を上記焦電素子の等価容
量に整合させて、演算増幅器の電源投入時における立ち
上がり動作の遅延をなくした構成にしている焦電型赤外
線検出装置。 - 【請求項２】請求項１において、 上記演算増幅器の入力等価容量が、演算増幅器を構成す
る入力トランジスタのゲート電極の寸法によって規定さ
れている焦電型赤外線検出装置。 - 【請求項３】帰還容量を付加した演算増幅器に焦電素子
を接続し、熱線の感知時に焦電素子に生じる信号電流を
電圧信号に変換して出力させる電流電圧変換回路を有し
た焦電型赤外線検出装置において、 上記帰還容量には、この帰還容量に並列に接続したスイ
ッチング素子を有したラピッドスタート回路を設け、電
源投入時には上記スイッチング素子をオンさせて、上記
演算増幅器が動作点に立ち上がるまで、そのオン状態を
保持して、上記帰還容量を短絡させる構成とした焦電型
赤外線検出装置。 - 【請求項４】請求項３において、 上記ラピッドスタート回路は、帰還容量に並列に接続し
たスイッチング素子と、直流電源に接続された遅延回路
とを組み合わせて構成され、電源投入時には、その遅延
回路の時定数によって定まる遅延時間だけ、上記スイッ
チング素子をオンさせて、上記帰還容量を短絡保持する
構成としている焦電型赤外線検出装置。 - 【請求項５】請求項３，４において、 上記遅延回路は、直流電源に抵抗とコンデンサを直列に
接続して構成されている焦電型赤外線検出装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07385297A JP3557838B2 (ja) | 1997-03-26 | 1997-03-26 | 焦電型赤外線検出装置 |
| KR1019970059135A KR100301747B1 (ko) | 1997-03-26 | 1997-11-11 | 초전형적외선검출장치 |
| TW086117123A TW350024B (en) | 1997-03-26 | 1997-11-17 | Thermoelectric infrared checking device |
| US08/972,867 US5949072A (en) | 1997-03-26 | 1997-11-18 | Pyroelectric infrared ray sensor |
| DE69739756T DE69739756D1 (de) | 1997-03-26 | 1997-11-19 | Pyroelektrischer Infrarotsensor |
| EP97203603A EP0867700B1 (en) | 1997-03-26 | 1997-11-19 | Pyroelectric infrared ray sensor |
| CN97126420A CN1124474C (zh) | 1997-03-26 | 1997-11-19 | 热电红外线传感器 |
| HK98119232.1A HK1015028B (en) | 1997-03-26 | 1998-12-30 | Pyroelectric infrared ray sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07385297A JP3557838B2 (ja) | 1997-03-26 | 1997-03-26 | 焦電型赤外線検出装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002151493A Division JP2003014540A (ja) | 2002-05-24 | 2002-05-24 | 焦電型赤外線検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10267759A true JPH10267759A (ja) | 1998-10-09 |
| JP3557838B2 JP3557838B2 (ja) | 2004-08-25 |
Family
ID=13530105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07385297A Expired - Lifetime JP3557838B2 (ja) | 1997-03-26 | 1997-03-26 | 焦電型赤外線検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3557838B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006153510A (ja) * | 2004-11-25 | 2006-06-15 | Matsushita Electric Works Ltd | 焦電型赤外線検出装置 |
| JP2006329665A (ja) * | 2005-05-23 | 2006-12-07 | Denso Corp | 容量式物理量センサのセンサ回路 |
| JP2006337067A (ja) * | 2005-05-31 | 2006-12-14 | Riken Keiki Co Ltd | 焦電型赤外線ガス検知器 |
| JP2011149955A (ja) * | 2011-03-28 | 2011-08-04 | Panasonic Electric Works Co Ltd | 赤外線検出型人体検知装置 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60137392U (ja) * | 1984-02-23 | 1985-09-11 | 松下電工株式会社 | 熱線式検知器の増幅回路 |
| JPH0581670U (ja) * | 1992-04-13 | 1993-11-05 | オプテックス株式会社 | 赤外線式検知装置 |
| JPH0953985A (ja) * | 1995-08-18 | 1997-02-25 | Murata Mfg Co Ltd | 電荷発生型検知素子の信号処理回路 |
| JPH09145471A (ja) * | 1995-11-27 | 1997-06-06 | Matsushita Electric Works Ltd | 赤外線検出装置 |
| JPH10239151A (ja) * | 1997-02-25 | 1998-09-11 | Matsushita Electric Works Ltd | 赤外線検出器 |
| JPH10281867A (ja) * | 1997-04-09 | 1998-10-23 | Matsushita Electric Works Ltd | 焦電型赤外線検出装置 |
| JPH10281866A (ja) * | 1997-04-09 | 1998-10-23 | Matsushita Electric Works Ltd | 焦電型赤外線検出装置 |
| JPH10300571A (ja) * | 1997-04-23 | 1998-11-13 | Matsushita Electric Works Ltd | 焦電型赤外線検出装置における電流電圧変換回路 |
| JPH10318834A (ja) * | 1997-05-15 | 1998-12-04 | Matsushita Electric Works Ltd | 焦電型赤外線検出装置 |
| JPH10339666A (ja) * | 1997-04-09 | 1998-12-22 | Matsushita Electric Works Ltd | 焦電型赤外線検出装置 |
| JPH1114452A (ja) * | 1997-06-25 | 1999-01-22 | Matsushita Electric Works Ltd | 焦電素子 |
| JPH1183624A (ja) * | 1997-09-12 | 1999-03-26 | Matsushita Electric Works Ltd | 赤外線検出装置 |
-
1997
- 1997-03-26 JP JP07385297A patent/JP3557838B2/ja not_active Expired - Lifetime
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60137392U (ja) * | 1984-02-23 | 1985-09-11 | 松下電工株式会社 | 熱線式検知器の増幅回路 |
| JPH0581670U (ja) * | 1992-04-13 | 1993-11-05 | オプテックス株式会社 | 赤外線式検知装置 |
| JPH0953985A (ja) * | 1995-08-18 | 1997-02-25 | Murata Mfg Co Ltd | 電荷発生型検知素子の信号処理回路 |
| JPH09145471A (ja) * | 1995-11-27 | 1997-06-06 | Matsushita Electric Works Ltd | 赤外線検出装置 |
| JPH10239151A (ja) * | 1997-02-25 | 1998-09-11 | Matsushita Electric Works Ltd | 赤外線検出器 |
| JPH10281867A (ja) * | 1997-04-09 | 1998-10-23 | Matsushita Electric Works Ltd | 焦電型赤外線検出装置 |
| JPH10281866A (ja) * | 1997-04-09 | 1998-10-23 | Matsushita Electric Works Ltd | 焦電型赤外線検出装置 |
| JPH10339666A (ja) * | 1997-04-09 | 1998-12-22 | Matsushita Electric Works Ltd | 焦電型赤外線検出装置 |
| JPH10300571A (ja) * | 1997-04-23 | 1998-11-13 | Matsushita Electric Works Ltd | 焦電型赤外線検出装置における電流電圧変換回路 |
| JPH10318834A (ja) * | 1997-05-15 | 1998-12-04 | Matsushita Electric Works Ltd | 焦電型赤外線検出装置 |
| JPH1114452A (ja) * | 1997-06-25 | 1999-01-22 | Matsushita Electric Works Ltd | 焦電素子 |
| JPH1183624A (ja) * | 1997-09-12 | 1999-03-26 | Matsushita Electric Works Ltd | 赤外線検出装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006153510A (ja) * | 2004-11-25 | 2006-06-15 | Matsushita Electric Works Ltd | 焦電型赤外線検出装置 |
| JP2006329665A (ja) * | 2005-05-23 | 2006-12-07 | Denso Corp | 容量式物理量センサのセンサ回路 |
| JP2006337067A (ja) * | 2005-05-31 | 2006-12-14 | Riken Keiki Co Ltd | 焦電型赤外線ガス検知器 |
| JP2011149955A (ja) * | 2011-03-28 | 2011-08-04 | Panasonic Electric Works Co Ltd | 赤外線検出型人体検知装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3557838B2 (ja) | 2004-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU656630B2 (en) | Ripple-free phase detector using two sample-and-hold circuits | |
| US11095261B2 (en) | Amplification interface, and corresponding measurement system and method for calibrating an amplification interface | |
| CN114094824B (zh) | 一种开关电源电路及控制方法 | |
| JPS5937895B2 (ja) | 遅延回路 | |
| EP2851661B1 (en) | Optical sensor arrangement and method for light sensing | |
| US20020012058A1 (en) | Photosensitive device | |
| KR970067266A (ko) | 위상 에러 신호 발생기 | |
| US20070194844A1 (en) | Switched capacitor amplifier circuit and method for operating a switched capacitor amplifier circuit | |
| CN108536206B (zh) | 一种电压调节器及电压调节方法 | |
| JP3338758B2 (ja) | 遅延回路 | |
| JP2000310561A5 (ja) | ||
| US6194935B1 (en) | Circuit and method for controlling the slew rate of the output of a driver in a push-pull configuration | |
| US10164531B2 (en) | Adaptive control method for generating non overlapping time in output devices | |
| JPS63163119A (ja) | フオトセンサの受光強度測定装置 | |
| JPH10267759A (ja) | 焦電型赤外線検出装置 | |
| US4417160A (en) | Offset compensation apparatus for biasing an analog comparator | |
| US20240106401A1 (en) | Measurement system, related integrated circuit and method | |
| JP2500507B2 (ja) | 温度検出回路 | |
| JP2833891B2 (ja) | ボルテージレギュレータ | |
| JPS584848B2 (ja) | Ａ／ｄ変換回路 | |
| JP2003014540A (ja) | 焦電型赤外線検出装置 | |
| JP2674369B2 (ja) | Ａ／ｄ変換器 | |
| JPH10300571A (ja) | 焦電型赤外線検出装置における電流電圧変換回路 | |
| TWI496074B (zh) | 乘除法器及其方法 | |
| JP6641913B2 (ja) | 温度補償付遅延回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040510 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |