JPH10269024A

JPH10269024A - ディスクアレイ制御システム及びそれに使用される増設ユニット

Info

Publication number: JPH10269024A
Application number: JP9094921A
Authority: JP
Inventors: Masaru Yasuda; 勝安田
Original assignee: Brother Industries Ltd; Xing Inc
Current assignee: Brother Industries Ltd; Xing Inc
Priority date: 1997-03-27
Filing date: 1997-03-27
Publication date: 1998-10-09

Abstract

(57)【要約】【課題】ＨＤＤ等のディスク記憶装置の増設を安価に
かつ容易に行うことができ、ひいてはディスク記憶装置
の接続台数を柔軟に設定できるディスクアレイ制御シス
テムを提供する。【解決手段】主制御部３０と、１ないし複数の個別読
出・書込制御部３５と、増設用の個別読出・書込制御部
３５を１ないし複数備えた増設ユニット２１，２２を着
脱可能に装着するための１ないし複数の増設ユニット装
着部とを備えた主ユニット２０を有し、増設ユニット装
着部に対し増設ユニット２１，２２を装着することによ
り、個別読出・書込制御部３５が当該増設ユニット単位
で増設可能とされる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数のディスク記
憶装置を含んで構成されたディスクアレイの制御システ
ムとそれに使用される増設ユニットに関する。

【０００２】

【従来の技術】近年、マルチメディアの普及により、デ
ータサイズの大きいオーディオビジュアルデータ等を高
速で読み書きできる記憶装置として、ディスクアレイが
使用されている。ディスクアレイにおいては、ひとまと
まりとして読み書きされるデータを複数のディスク記憶
装置に分散記憶し、それらディスク記憶装置に対しデー
タを並列的に読み書きすることで高速化が図られてい
る。

【０００３】ディスクアレイは例えば図１５に示すよう
に、ディスクアレイ制御装置１０１と、これに接続され
たハードディスク記憶装置（以下、ＨＤＤと略記する）
群１０２からなる。ＨＤＤ群１０２は、複数のＨＤＤか
らなるＨＤＤ列１１０を単位としてディスクアレイ制御
装置１０１に接続され、各ＨＤＤ列１１０に含まれるＨ
ＤＤ１１１〜１１７は、ＳＣＳＩバス１２０によりディ
スクアレイ制御装置１０１のＳＣＳＩ制御部１０５に対
しデイジーチェーン接続され、ディスクアレイ制御装置
１０１の中央制御部１０３の指示により、各ＨＤＤ列１
１０に対してデータの読み書きが並列的に行われる。こ
こで、従来のディスクアレイにおいてディスクアレイ制
御装置１０１は、中央制御部１０３、ホストコンピュー
タ等の外部装置と接続するためのインターフェース１０
４、ＬＳＩで構成されたＳＣＳＩ制御部１０５等が電子
基板上に一体的に実装された構造を有する。

【０００４】

【発明が解決しようとする課題】ところで、ディスクア
レイにおいては、記憶させるべきデータの量が増えた場
合にＨＤＤを増設できると便利であるが、従来のディス
クアレイ制御装置１０１においては、ＨＤＤ増設が基本
的にできない構造になっている欠点がある。より具体的
にいえば、ＳＣＳＩバスを用いたディスクアレイの場
合、ＨＤＤ列１１０におけるＨＤＤの接続台数は、一般
には一本のＳＣＳＩバスへの最大接続台数（すなわち、
ＳＣＳＩバス幅から、ＳＣＳＩ制御部１０５への割り当
て分である１を減じた台数）となっているから、新たな
ＨＤＤを増設するためにはＳＣＳＩバスの増設を行わな
ければならない。ところが、基板上のＳＣＳＩ制御部１
０５の数は固定であるからＳＣＳＩバスの増設は不可能
であり、ＨＤＤの増設のためには結局のところ、中央制
御部１０３のＣＰＵの拡張バスに別のディスクアレイ制
御装置を追加接続する以外に方法はない。

【０００５】しかしこれでは、本来はＳＣＳＩ制御部１
０５ないしその周辺部分だけを増設すれば十分であるの
に、高価なＣＰＵを含んだ中央制御部１０３など必要の
ない部分も抱き合わせで増設しなければならず無駄が多
く生ずる欠点がある。また、被増設側のＣＰＵの拡張バ
スに別のディスクアレイ制御装置が接続されるので、デ
ータ転送のためのオーバーヘッド分が多くなって上記拡
張バスの転送効率が低下し、場合によってはディスクア
レイの本来の特長であるデータの読書速度が減殺されて
しまう問題がある。また、別の方法としては、ディスク
アレイ制御装置の基板に予備のＳＣＳＩ制御部１０５を
設けておくことも考えられるが、この方式においては、
ＨＤＤの増設が必ずしも必要でない場合に使用しないＳ
ＣＳＩ制御部１０５が無駄になる欠点がある。

【０００６】本発明の課題は、ＨＤＤ等のディスク記憶
装置の増設を安価にかつ容易に行うことができ、ひいて
はディスク記憶装置の接続台数を柔軟に設定できるディ
スクアレイ制御システムとそれに使用される増設ユニッ
トとを提供することにある。

【０００７】

【課題を解決するための手段及び作用・効果】本発明
は、ひとまとまりとして読み書きされるべきデータを分
散して記憶するディスク記憶装置が各々１ないし複数接
続されるとともに、その接続されたディスク記憶装置へ
のデータの読書制御をそれぞれ行う１ないし複数の個別
読出・書込制御部と、それら個別読出・書込制御部が接
続されるとともに、データが各ディスク記憶装置に対し
て並列的に読み書きされるように、それら個別読出・書
込制御部に対し、読書制御を指令する主制御部とを備え
たディスクアレイ制御システムに関するものであり、上
記主制御部と、１ないし複数の個別読出・書込制御部
と、増設用の個別読出・書込制御部を１ないし複数備え
た増設ユニットを着脱可能に装着するための１ないし複
数の増設ユニット装着部とを備えた主ユニットを有し、
増設ユニット装着部に対し増設ユニットを装着すること
により、個別読出・書込制御部が当該増設ユニット単位
で増設可能とされたことを特徴とする。この場合、増設
ユニット装着部に増設ユニットを装着することで、個別
読出・書込制御部の個数が、主ユニットに設けられた数
から増設ユニットに設けられた個数分だけ拡張されたシ
ステムが構築されることとなる。

【０００８】上述の構成によれば、主ユニットの増設ユ
ニット装着部に対し増設ユニットを装着することによ
り、個別読出・書込制御部が当該増設ユニットに含まれ
る個数単位で増設できる。すなわち、ディスク記憶装置
を増設したい場合には、その数に応じて増設ユニットを
装着すればよいので従来のように無駄を生ずることな
く、ひいてはディスク記憶装置の数に応じて柔軟にシス
テムを構築することができる。

【０００９】また、増設ユニットに別の増設ユニットを
装着するための増設ユニット装着部を設け、上記別の増
設ユニットは、それが装着される増設ユニットを介して
主ユニットに接続される構成とすることができる。増設
ユニットに増設ユニット装着部を設けることで、増設ユ
ニットひいては個別読出・書込制御部が連鎖的に増設が
行われ、結果として主ユニットの増設ユニット装着部の
数を減少することができ、ひいては主ユニットをコンパ
クトに構成することができる。より具体的には、増設ユ
ニットは板状に形成することができ、その板面上に設け
られた増設ユニット装着部に対し、別の増設ユニットが
これに積層形態で装着される構成とすることができる。
このようにすれば、装置サイズをそれほど肥大化させる
ことなく個別読出・書込制御部の増設を行うことが可能
となる。

【００１０】次に、各個別読出・書込制御部に対応し
て、該個別読出・書込制御部に接続されるディスク記憶
装置から読み出されるデータ又は書き込まれるデータを
一時蓄積するためのバッファを設けることができる。デ
ータを一旦バッファに蓄積してから読み書きを行うよう
にすることで、例えば各ディスク記憶装置からデータを
読み込むべきセクタの到来、及び各ディスク記憶装置に
データを書き込むべきセクタの到来がまちまちであって
も、バッファからのデータの出力タイミングを調整する
ことで並列的、かつ高速にデータの読み書きを行うこと
ができる。この場合、増設用のバッファを主ユニット側
に設けることも可能であるが、増設ユニットに個別読出
・書込制御部とともに対応するバッファも設けておき、
該増設ユニットを増設ユニット装着部において主ユニッ
トに装着することにより、個別読出・書込制御部ととも
に該バッファも合わせて増設されるように構成すれば、
バッファの増設個数に無駄が生じない。

【００１１】上記バッファは、第一及び第二のＲＡＭ
と、それらＲＡＭに対するデータの入出力モードを、第
一のＲＡＭへデータを書き込み第二のＲＡＭからデータ
を読み出すモードと、第一のＲＡＭからデータを読み出
し第二のＲＡＭへデータを書き込むモードとの間で切り
替える切替手段とを備えるものとすることができる。バ
ッファを２つのＲＡＭで構成されたいわゆるダブルバッ
ファとすることで、例えばディスク記憶装置からのデー
タを第一のＲＡＭに読み込んで外部に転送している間に
これと並行して別のデータを第二のＲＡＭに読み込む、
いわゆるパイプライン処理が可能となり、ひいてはデー
タ転送速度を向上させることができる。

【００１２】次に、各個別読出・書込制御部に対応し
て、バッファに蓄積されたデータをディスク記憶装置に
対して転送し、またディスク記憶装置からのデータをバ
ッファに転送するためのＤＭＡコントローラを設けるこ
とができる。これにより、バッファとディスク記憶装置
との間のデータ転送を高速で行うことができ、また、主
制御部に対する処理負荷が減少するので、システム全体
のデータ処理能率を向上させることができる。この場
合、増設用のＤＭＡコントローラを主ユニット側に設け
ることも可能であるが、増設ユニットに個別読出・書込
制御部とともに対応するＤＭＡコントローラも設けてお
き、該増設ユニットを増設ユニット装着部において主ユ
ニットに装着することにより、個別読出・書込制御部と
ともに該ＤＭＡコントローラも合わせて増設されるよう
に構成すれば、ＤＭＡコントローラの増設個数に無駄が
生じない。

【００１３】次に個別読出・書込制御部は、複数台のデ
ィスク記憶装置がＳＣＳＩ（SmallComputer System Int
erface）バスによりデイジーチェーン接続されるＳＣＳ
Ｉインターフェースとすることができる。本発明におい
てＳＣＳＩ規格は、下記のものが採用可能である。ＳＣＳＩ−１：ＳＣＳＩバスはデータ幅が８ビット
（＋１パリティビット）のパラレルバスとされる。な
お、データ転送速度は、同期転送で最大５．０Ｍバイト
／秒程度とされる。

【００１４】ＳＣＳＩ−２：下記の３種類を含む。 (1)Ｆａｓｔ−ＳＣＳＩ：ＳＣＳＩバスは８ビット（＋
１パリティビット）のパラレルバスであるが、データ転
送速度は同期転送で最大１０．０Ｍバイト／秒程度であ
る。 (2)１６ビットＷｉｄｅ−ＳＣＳＩ：ＳＣＳＩバスはデ
ータ幅が１６ビット（＋２パリティビット）のパラレル
バスとされ、データ転送速度は同期転送で最大２０．０
Ｍバイト／秒程度である。 (3)３２ビットＷｉｄｅ−ＳＣＳＩ：ＳＣＳＩバスはデ
ータ幅が３２ビット（＋４パリティビット）のパラレル
バスとされ、データ転送速度は同期転送で最大４０．０
Ｍバイト／秒程度である。

【００１５】ＳＣＳＩ−３：パラレル転送方式として
下記のものを含む。 (1)Ｕｌｔｒａ−ＳＣＳＩ：Ｆａｓｔ２０ともいう。Ｓ
ＣＳＩバスはデータ幅が８ビット（＋１パリティビッ
ト）のパラレルバスで、データ転送速度は同期転送で最
大２０．０Ｍバイト／秒程度である。 (2)Ｕｌｔｒａ−２：Ｆａｓｔ４０ともいう。ＳＣＳＩ
バスはデータ幅が８ビット（＋１パリティビット）のパ
ラレルバスで、データ転送速度は同期転送で最大４０．
０Ｍバイト／秒程度である。 (3)Ｕｌｔｒａ−３：Ｆａｓｔ８０ともいう。ＳＣＳＩ
バスはデータ幅が８ビット（＋１パリティビット）のパ
ラレルバスで、データ転送速度は同期転送で最大８０．
０Ｍバイト／秒程度である。

【００１６】なお、ＳＣＳＩ−３の上記３つのパラレル
転送方式においては、それぞれデータ幅を１６ビット
（＋２パリティビット）として、転送速度を２倍に向上
させたものも使用可能である。一方、ＳＣＳＩ−３とし
ては、ＦｉｂｒｅＣｈａｎｎｅｌ、ＩＥＥＥ１３９４、
ＳＳＡ（Serial Storage Architecture）等のシリアル
転送方式の規格も使用可能である。

【００１７】なお、本発明は、上記ディスクアレイ制御
システムに使用される増設ユニットも提供する。その構
成は、上述のディスクアレイ制御システムからその増設
ユニットのみを抽出したものに相当する。

【００１８】

【発明の実施の形態】以下、本発明の実施の形態を、図
面に示す実施例を参照して説明する。図１は、本発明の
一実施例たるディスクアレイ制御システムを用いて構成
されたディスクアレイの全体構成を示すブロック図であ
る。ディスクアレイ１は、本発明のディスクアレイ制御
システムとしてのディスクアレイ制御装置３と、ディス
ク記憶装置としてのハードディスクドライブ（以下、Ｈ
ＤＤと略記する）群４とを備えて構成されている。ＨＤ
Ｄ群４は、各々複数のＨＤＤ１０〜１６からなる複数の
ＨＤＤ列１７からなり、各ＨＤＤ列１７はディスクアレ
イ制御装置３に対しＳＣＳＩバス６によりデイジーチェ
ーン接続されている。また、ディスクアレイ１には主コ
ンピュータ２が接続されており、これに、ソフトウエア
や各種データなどが格納された記憶部（ＲＯＭ（ＰＲＯ
Ｍ、ＥＰＲＯＭ、フラッシュメモリ等も含む）５やディ
スク記憶装置等で構成される）、ディスクアレイ１から
読み出されたデータを図示しない端末装置等に送信する
ＬＡＮ制御ボード等に相当する拡張制御部７が接続され
ている。

【００１９】図２は、ディスクアレイ制御装置３の電気
的な構成を示すブロック図である。ディスクアレイ制御
装置３は、その主ボード２０とこれに接続されるＳＣＳ
Ｉ制御部増設ボード（以下、単に増設ボードという）２
１及び２２とからなる。主ボード２０は、ＣＰＵ３０、
ＲＯＭ３１、及びＲＡＭ３２を有する中央制御部３３、
個別読出・書込制御部としてのＳＣＳＩ制御部３５、Ｄ
ＭＡコントローラ（以下、ＤＭＡＣという）３７、バッ
ファとしてのＲＡＭ３８、エラー訂正ユニット４０、Ｒ
ＡＭ４１、主コンピュータ２に接続されるインターフェ
ース部（以下、Ｉ／Ｆ部と略記する）４２、及びＤＭＡ
Ｃ４３，４５等を含んで構成されている。ＳＣＳＩ制御
部３５には、ＳＣＳＩバス６を介してＨＤＤ１０〜１６
（図１）が接続されており、通常ＳＣＳＩコントローラ
と呼ばれるＬＳＩで構成されてそれらＨＤＤ１０〜１６
へのデータの読み書きを制御する役割を果たす。

【００２０】ここで、パラレル転送方式のＳＣＳＩ規格
においては、１つのＳＣＳＩバスに接続可能なＳＣＳＩ
対応装置の個数は、ＳＣＳＩバスのバスビット幅までと
いう制約があるため、ＳＣＳＩ制御部３５に接続可能な
ＨＤＤの台数は、ＳＣＳＩバスのバスビット幅からＳＣ
ＳＩ制御部３５の割り当て分である１を減じた数までと
いうことになる。本実施例では、ＨＤＤ列１７接続用の
ＳＣＳＩバスとしてＦａｓｔ−ＳＣＳＩバスが採用され
ており、デイジーチェーン接続されるＳＣＳＩ対応装置
の数は８台（すなわちＳＣＳＩ制御部３５＋ＨＤＤ１０
〜１６）とするが、他のＳＣＳＩ規格を採用することも
もちろん可能であり、例えば１６ビットWｉｄｅ−ＳＣ
ＳＩの場合は１６台まで、３２ビットＷｉｄｅ−ＳＣＳ
Ｉの場合は３２台までの接続が可能である。なお、ＳＣ
ＳＩバス６の終端部での信号反射によるノイズ発生を防
止するために、デイジーチェーン接続された末端のＨＤ
Ｄ１６にはターミネータと呼ばれる図示しない終端抵抗
が装着されている。

【００２１】次に、ＲＡＭ３８は、上記ＨＤＤから読み
出されるデータ又はＨＤＤへ書き込まれるデータを一時
蓄積するためのものであり、図１１に示すように、ＳＲ
ＡＭ等で構成された２つのバッファメモリ（ＲＡＭ）ｂ
ｕｆ０とｂｕｆ１を備えたダブルバッファとして構成さ
れている。またＲＡＭ３８には、切替手段としてのモー
ド切替スイッチ３８ａが設けられており、該切替スイッ
チ３８ａは、ＲＡＭ３８に対するデータの入出力モード
を、ｂｕｆ０へデータを書き込みｂｕｆ１からデータを
読み出すモードと、ｂｕｆ０からデータを読み出しｂｕ
ｆ１へデータを書き込むモードとの間で切り替える。な
お、この切替制御はＣＰＵ３０からの指示により実行さ
れる。これにより、片方のバッファメモリにデータが書
き込まれている最中に、もう一方のバッファからデータ
を送り出す、いわゆるパイプライン処理が可能となる。
また、ＤＭＡＣ３７は、例えばデュアルアドレスタイプ
のＤＭＡコントローラで構成されており、ＣＰＵ３０か
らの指示により、ＲＡＭ３８とＳＣＳＩ制御部３５との
間でダイレクトメモリアクセスによりデータ転送を行う
役割を果たす。

【００２２】また、ＤＭＡＣ４５は、ＣＰＵ３０の指示
によりＲＡＭ４１とＲＡＭ３８との間のデータ転送を制
御するものであり、転送されるデータは、後で詳細に説
明するエラー訂正ユニット４０を通して転送される。Ｒ
ＡＭ４１は、主コンピュータ２及び拡張制御部７に接続
された他の装置とのデータ転送効率を上げるためのもの
である。Ｉ／Ｆ部４２は、ディスクアレイ制御装置３と
主コンピュータ２との間のコマンドの通信やＲＡＭ４１
と拡張制御部７に接続された他の装置との間でのデータ
の送受信を仲介する役割を果たす。ＤＭＡＣ４３は、Ｃ
ＰＵ３０の指示によりＩ／Ｆ部４２とＲＡＭ４１との間
のデータ転送を制御するためのものである。また、中央
制御部３３のＲＯＭ３１には制御プログラムが格納され
ており、ＣＰＵ３０は、ＲＡＭ３２をワークエリアとし
て該制御プログラムに基づき、ＤＭＡＣ３７，４３及び
４５等に指示を与えることによりＨＤＤ群４の各ＨＤＤ
へのアクセス処理など、ディスクアレイ１の全体の作動
制御を司る。

【００２３】次に、増設ボード２１及び２２には、それ
ぞれ上記ＳＣＳＩ制御部３５、ＤＭＡＣ３７、及びＲＡ
Ｍ３８の組が複数組（本実施例では４組）設けられてお
り、これらがそれぞれ主ボード２０に、後述するコネク
タにより各バスを介して着脱可能に接続されている。

【００２４】図８に、ディスクアレイ制御装置３の外観
を模式的に示している。ディスクアレイ制御装置３は、
主ボード２０と、これに積層形態で連鎖接続される増設
ボード２１及び２２を含んで構成されている。主ボード
２０は、主コンピュータ２のボードに自身を装着するた
めのカードエッジ部２０ａ、上記ＳＣＳＩバス６を接続
するためのＳＣＳＩコネクタＣ、及び増設ボード２１を
接続するためのコネクタ２０ｂ等を有している。増設ボ
ード２１，２２には、それぞれＳＣＳＩバス６（ＳＣＳ
Ｉ１〜ＳＣＳＩ８）を接続するためのＳＣＳＩコネクタ
Ｃと、主ボード２０あるいは他の増設ボードに自身を接
続するためのコネクタ２１ｂ，２２ａと、他の増設ボー
ドを接続・増設するためのコネクタ２１ａ、２２ｂ等を
有している。そして、主ボード２０に対し、増設ボード
２１及び増設ボード２２をコネクタ２０ｂ，２１ｂ，２
１ａ，２２ａを介して順次積層形態で接続することによ
り、増設ボード２１及び２２が主ボード２０に対し連鎖
的に接続されるようになっている。なお、本実施例で
は、主ボード２０とこれに接続された増設ボード２１と
の組が主ユニットを、その増設ボード２１に接続された
増設ボード２２が増設ユニットを構成するものとする。

【００２５】次に、ディスクアレイ１に記憶されたデー
タは、一まとまりとして読み書きされるべきもの（以
下、原データともいう）が複数のデータブロックに分割
されて各ＨＤＤに分散して記憶されている。そして、原
データを、それら複数のＨＤＤに対し、上記データブロ
ック単位で並列して読み書きすることでデータ入出力の
高速化が図られている。また、ディスクアレイでは、デ
ータの信頼性を向上させるために、分割されたデータブ
ロックは、後述するエラー訂正情報としてのパリティデ
ータを付加して記憶されており、ディスク上のデータの
一部が失われても、元のデータを復元することができる
ようになっている。

【００２６】また、ディスクアレイ１においては、ＨＤ
Ｄ群４を構成する複数のＨＤＤの一部が、原データに基
づいて予め作成されたエラー訂正情報（本実施例ではパ
リティデータ）を格納する専用のＨＤＤ（訂正用ＨＤ
Ｄ：本実施例ではパリティデータを格納しているのでパ
リティディスクという）とされており、他のＨＤＤに格
納されたデータブロックのいずれか１つでデータブロッ
クの読出しが不能となった場合は、上記パリティディス
クのパリティデータと、読出しに成功した他のＨＤＤか
らのデータブロックとから消失したデータブロックを復
元する処理が可能とされている。なお、本実施例ではパ
リティディスクはＳＣＳＩバス０に接続されたＨＤＤ列
１７とされている。

【００２７】図３は、エラー訂正ユニット４０の内部構
造を示すブロック図である。すなわち、エラー訂正ユニ
ット４０は、双方向パラレル入出力装置で構成され、図
２のＲＡＭ４１側、すなわち主コンピュータ２側にＡバ
スを介して接続される入力データ保持・出力データ切替
部５０と、同じく双方向パラレル入出力装置で構成さ
れ、ＨＤＤ群４側にＢバスを介して接続される入力デー
タ保持・出力データ切替部５２と、両切替部５０及び５
２の間に設けられたパリティジェネレータ５１とを備え
ている。パリティジェネレータ５１は、ＨＤＤ群４への
データ書込み時には、入力データ保持・出力データ切替
部５０側からＣバスを介して転送されてくる各ＨＤＤへ
の書込みデータの間で排他的論理和演算を行ってパリテ
ィデータを生成する一方、同じくデータ読出し時には、
入力データ保持・出力データ切替部５２側からＣバスを
介して転送されてくる各ＨＤＤからの読出しデータに対
し排他的論理和演算によりエラー訂正ないしリビルドデ
ータの生成を行う。

【００２８】ここで、入力データ保持・出力データ切替
部５０は、Ａバス側の入出力ビット数をＮ、増設ボード
（２１，２２等）の最大接続数をｍ（本実施例ではＮ＝
４，ｍ＝２）とした場合に、Ｃバス側の入出力ビット数
がＮ×mビットとされ、各Ｃバスのビットは各々主ボー
ド２０上及び増設ボード２１，２２上の各ＳＣＳＩ制御
部３５に１対１に対応している。そして、主ボード２０
の中央制御部３３のＣＰＵ３０からの指示により、入力
データ保持・出力データ切替部５０は、各コネクタ２０
ｂ、２１ｂ，２１ａ及び２２ａ，２２ｂ（図８）の接続
状態に応じて、増設ボードが接続されているＣバスにの
みデータの入出力が行われるように切り替えを行う。そ
して、ｍ≧２の場合、ＨＤＤ群４へのデータ書込み時に
は、Ａバス側からの入力データをＮビット単位でラッチ
し、そのラッチされたデータを対応するＣバス側へ順次
切り替えつつ出力する（例えば、本実施例では、Ｃバス
１，３，５，７への出力と、Ｃバス２，４，６，８への
出力とが交互に切り替えられる）。また、ＨＤＤ群４か
らのデータ読出し時には、Ｃバス側からのデータをＮ×
mビット単位でラッチし、そのラッチされたデータをＡ
バス側へＮビット単位で区切りながら順次出力する（例
えばＣバス１，２，３，４からの出力と同５，６，７，
８からの出力とが交互に切り替えられる）。

【００２９】なお、ＣＰＵ３０が増設ボードの接続状態
を知る具体的な方法としては、例えばボード枚数設定用
の複数のディップスイッチを設け、それら各ディップス
イッチの操作状態の組合せと接続されるボード枚数とを
対応付けて、該ディップスイッチの設定状態により増設
ボードの接続状態を判別する方法を例示できる。一方、
ＲＡＭ３８、ＤＭＡＣ３７、及びＳＣＳＩ制御部３５等
が拡張増設されるアドレスをリザーブしておき、電源投
入時などにＣＰＵ３０がその該当するアドレスをスキャ
ンして認識することにより、増設ボードの枚数を知る方
法を用いてもよい。

【００３０】一方、入力データ保持・出力データ切替部
５２は、Ｃバス側の入出力ビット数がＮ×m＋１ビット
（パリティジェネレータ５１からの入出力ビット分に対
応して入力データ保持・出力データ切替部５０側よりも
１多い）、Ｂバス側の入出力ビット数が同じくＮ×m＋
１ビットとされている。そして、ＣＰＵ３０からの指示
により、入力データ保持・出力データ切替部５０は、各
コネクタ２０ｂ、２１ｂ，２１ａ及び２２ａ，２２ｂの
接続状態に応じて、増設ボードが接続されているＣバス
にのみデータの入出力が行われるように切り替えを行
う。なお、ＢバスのうちＢ0は、主ボード２０のＳＣＳ
Ｉ制御部３５に接続されたパリティディスクとの間でデ
ータを仲介するためのものである。

【００３１】ここで、増設ボードの接続数が増加した場
合には、Ｃバス側の入出力ビット数もそれに応じて変化
することとなる。このことは、すなわちパリティ演算す
べきデータビットの数が変化するということを意味して
いる。これに対応するための方式としては次の２通りが
考えられる。一つは、増設ボードの装着を見込んで排他
的論理和を取るための回路の入力数を最初から多く取っ
ておく方法が挙げられる。この場合は、図１３に示すよ
うに排他的論理和演算を行ためのEXCLUSIVE-OR回路（以
下、ＥＸ−ＯＲ回路と書く）２０６の入力端子にプルア
ップ抵抗Ｒを取り付けることで、非接続の入力端子には
常にハイレベルが入力されるようにする。また別の方法
としては、排他的論理和の入力数はディスクの増設に関
係なく使用するポートの数を一定にしておいて、排他的
論理和演算はその中間結果を別途設けられたバッファメ
モリ等に記憶しながら逐次的に行う方法が例示できる。
これを実施するための回路例を図１４に示す。

【００３２】図１４は、パリティジェネレータ５１の要
部をなすエラー訂正回路２０１の内部構造の一例を示す
ブロック図である。該エラー訂正回路２０１は、入力デ
ータ保持・出力データ切替部５０のＣバス側に接続され
たセレクタ２０２、入力データ保持・出力データ切替部
５２のＣバス側に接続されたセレクタ２０３、排他的演
算を行うためのEXCLUSIVE-OR回路（以下、ＥＸ−ＯＲ回
路と書く）２０６、セレクタ２０７、スリーステートバ
ッファ２０８，２０９等を有し、該エラー訂正用回路２
０１にはエラー訂正用バッファ２００が接続されてい
る。

【００３３】エラー訂正用バッファ２００は、パリティ
演算の中間結果を保存しておくためのものであり、エラ
ー訂正用データバス２１０を介してエラー訂正回路２０
１からデータを受け取り、またエラー訂正回路２０１に
自身に記憶されているその中間結果（あるいは最終結
果）を出力する。そして、エラー訂正回路２０１は、エ
ラー訂正用バッファ２００からの中間結果と、バス２１
１からのデータ（以下、バスと同一の符号により、当該
バスを流れるデータないし信号を示す場合がある）との
間でエラー訂正演算を行い、その結果がエラー訂正用バ
ッファ２００に返される。この場合、エラー訂正用バッ
ファ２００の中のメモリは、リードを行った直後に新た
な値をライトするという、いわゆるREAD MODIFY WRITE
動作をしているとみることができる。ここで、エラー訂
正演算の開始時には、該開始時にエラー訂正用バッファ
２００内に記憶されている演算結果を無効にする、いわ
ゆる初期化のための機構が必要となる。この場合、本実
施例では、エラー訂正回路２０１内に、最初に入力され
るデータのみはエラー訂正演算を行わずに、そのままエ
ラー訂正用バッファ２００に格納することにより初期化
を行う方式が採用されており、その主体は後述する通
り、エラー訂正回路２０１内のセレクタ２０７（後述）
がなす。

【００３４】ＥＸ−ＯＲ回路２０６には、ライトモード
時にはセレクタ２０２で選択された主コンピュータ２か
らのデータ２１１とエラー訂正用バッファ２００からの
フィードバックデータ（パリティデータ）２１４とが、
また、リード及びリビルドモード時にはセレクタ２０３
で選択された各ＨＤＤ列１７からのデータ２１１とエラ
ー訂正用バッファ２００からのフィードバックデータ
（復元データ）２１４とが入力されるようになってお
り、各モード時におけるデータ２１１と２１４との排他
的論理和をとることでパリティ演算（すなわち、エラー
訂正演算）を行い、その結果をエラー訂正用バッファ２
００に出力する。また、ＥＸ−ＯＲ回路２０６に対する
エラー訂正用バッファ２００からの入力経路の中間には
前述のセレクタ２０７が設けられている。このセレクタ
２０７は、パリティ演算の開始時において、エラー訂正
用バッファ２００に格納されている前回の演算結果のフ
ィードバックを無効化し、代わってＥＸ−ＯＲ回路２０
６に対し最初に入力されるデータをそのままエラー訂正
用バッファ２００に出力させる、演算部初期作動制御手
段の役割を果たす。例えば偶数パリティが採用されてい
る場合、セレクタ２０７はパリティ演算の開始時におい
てＣＰＵ３０からの指示を受けることにより、ＥＸ−Ｏ
Ｒ回路２０６へのエラー訂正用バッファ２００側への入
力データ２１５を０に固定する。ＥＸ−ＯＲ演算では、
片方の入力が０の場合、もう片方のデータがそのまま出
力されるものとする。

【００３５】こうしてＥＸ−ＯＲ回路２０６で演算され
たデータは、エラー訂正用バッファ２００に分配され
る。エラー訂正用バッファ２００は、前述の通りパリテ
ィ演算の途中結果を格納しておくためのものであり、そ
の入力はＥＸ−ＯＲ回路２０６から受け、その出力は、
セレクタ２０７とスリーステートバッファ２０８及び２
０９とに伝達される。スリーステートバッファ２０８
は、ＣＰＵ３０からの指示によりイネーブル状態とな
り、リードモード時に復元データ２１４をバス２１７を
介してＡバス側に出力する。また、スリーステートバッ
ファ２０９も、ＣＰＵ３０からの指示によりイネーブル
状態となり、ライトモード時にはパリティデータ２１４
を、またリビルドモード時には復元データ２１４をそれ
ぞれバス２１６を介してＢバス側に出力する。なお、デ
ータのリビルドと、そのリビルドされたデータの外部へ
の出力（すなわちリード）とを同時に行うようにするこ
とも可能であり、この場合は、スリーステートバッファ
２０８と２０９とを双方共にイネーブル状態とし、リビ
ルドデータはライトのためにＢバス側に、またリードの
ためにＡバス側にそれぞれ出力される。

【００３６】以下、エラー訂正回路２０１の動作につい
て説明する。最初にディスクアレイからデータを読み出
す場合、すなわちリードモード時の動作について説明す
る。ＣＰＵ３０は、各ＳＣＳＩバスのＨＤＤからデータ
を読めた順に以下の手順により処理する。まず、セレク
タ２０３に対しデータの読めたバスを選択させ、セレク
タ２０７に「０」を選択させるように指示を出す。これ
により、当該バスのデータがエラー訂正用バッファ２０
０に格納される。そして、ＣＰＵ３０は次に読めたバス
を選択するとともに、以下この処理を繰返し行う。但
し、２回目以降のデータ転送では、セレクタ２０７には
データバス２１４を選択するように指示する。これによ
り、ＥＸ−ＯＲ回路２０６にはエラー訂正用バッファ２
００の記憶内容が転送されることとなる。なお、説明を
わかりやすくするために図１４のエラー訂正回路２０１
のセレクタ２０３には、Ｂバス０〜Ｂバス３の４本のみ
が接続されているものとする。

【００３７】Ｂバス０、Ｂバス１、Ｂバス２の順で排他
的論理和演算を行うものとすると、２回目のデータ転送
終了時には、Ｂバス０のデータとＢバス１のデータとの
排他的論理和演算の結果（すなわち中間演算結果）がエ
ラー訂正用バッファ２００に入っており、３回目のデー
タ転送を実行することにより、その中間演算結果とＢバ
ス２のデータとの排他的論理和演算がＥＸ−ＯＲ回路２
０６によってなされる。この演算結果は、パリティ演算
の原理に従い、Ｂバス３のデータと同一のものとなる。
従って、３回目のデータ転送時には、エラー訂正用バッ
ファ２００にはＢバス３のデータが復元されることとな
る。そして、スリーステートバッファ２０８を駆動して
４回目の転送を実行すると、バス２１７から復元データ
２１４（Ｂバス３のデータ）が流れる。

【００３８】次に、ディスクアレイへデータを書き込む
場合、すなわちライトモード時の動作について説明す
る。まず、ＣＰＵ３０は主コンピュータからのデータの
うち、Ｂバス１に格納すべきデータをセレクタ２０２で
選択することにより、バス２１１上に読み出す。ここ
で、セレクタ２０７には上述と同様に最初のデータ転送
時のみ「０」を選択するようになっているので、このデ
ータはエラー訂正用バッファ２００にそのまま格納され
る。さらにＣＰＵ３０はＢバス２に格納すべきデータを
読み出す。これにより、エラー訂正用バッファ２００に
は、ＥＸ−ＯＲ回路２０６によるＢバス１のデータとＢ
バス２のデータとの排他的論理和演算の結果が格納され
る。

【００３９】さらに、ＣＰＵ３０により、主コンピュー
タ２からＢバス３に格納すべきデータ２１１が読み出さ
れ、ＥＸ−ＯＲ回路２０６により、該データ２１１とフ
ィードバックデータ２１４との排他的論理和演算が行わ
れて、その結果がエラー訂正用バッファ２００書き戻さ
れる。これは、すなわちＢバス１、Ｂバス２及びＢバス
３の各データの排他的論理和、すなわちパリティデータ
となる。そして、スリーステートバッファ２０９は、Ｃ
ＰＵ３０の指示によりパリティデータ２１４をバス２１
６を介して出力する。

【００４０】最後にリビルド動作について説明する。こ
こではＢバス３のＨＤＤが交換された場合を例にとって
説明する。まず、ＣＰＵ３０はデータの読めたＳＣＳＩ
バスから順に以下の処理をする。まず、セレクタ２０３
が当該バス（Ｂバス１とする）を選択し、セレクタ２０
７が「０」を選択する。こうしておいてから、当該バス
のデータがエラー訂正用バッファ２００に格納される。
ＣＰＵ３０は、次に読めたＳＣＳＩバスの処理を同様に
行う。ただし、２回目以降においては、セレクタ２０７
にフィードバックデータ２１４を選択するよう指示す
る。

【００４１】リードモードの場合と同様に、Ｂバス０
（パリティディスク）、Ｂバス１、Ｂバス２‥‥‥の順
で排他的論理和演算を行なうものとすると、３回目のデ
ータ転送を行ったときに、ＥＸ−ＯＲ回路２０６の出力
は、Ｂバス３に以前存在していたデータ（復元データ）
となる。この復元データはエラー訂正用バッファ２００
に格納され、４回目の転送でバス２１６を通って出力さ
れることとなる。ここで、主コンピュータ２に該データ
を出力するか否かは、リビルド動作中に主コンピュータ
２から読み出し要求があるか否かにより、ＣＰＵ３０に
より指示される。そして、主コンピュータ２からの読み
出し要求があった場合には、スリーステートバッファ２
０８が駆動されることにより、該データがバス２１７を
介して主コンピュータ２へ出力される。一方、主コンピ
ュータ２からの読み出し要求がない場合は、リビルド処
理のみとされ、このときは主コンピュータ２へはデータ
を出力しない。

【００４２】なお、ＣＰＵ３０は、各セレクタ２０２，
２０３，２０７及びスリーステートバッファ２０８，２
０９に対し直接信号を与えるのではなく、モード指示ポ
ート２２０を介して信号を与えるようにしてもよい。

【００４３】以下、ディスクアレイ１のデータの読み書
き等における作動を説明する。まず、主コンピュータ２
又は拡張制御部７からディスクアレイ制御装置３へのデ
ータ書込動作についてであるが、主コンピュータ２又は
拡張制御部７は、Ｉ／Ｆ部４２を通してデータ書込要求
をＤＭＡＣ４３に伝える。ＤＭＡＣ４３はＩ／Ｆ部４２
からの要求によって、ＲＡＭ４１にデータを書き込む。
なお、本実施例では、説明の便宜上、主コンピュータ
２、Ｉ／Ｆ部４２、ＲＡＭ４１、及びエラー訂正ユニッ
ト４０とを接続するバスを３２ビット（８ビット×４
本）とし、図中に示す１本のバスは８ビットであるもの
とする。

【００４４】ＲＡＭ４１に書き込まれたデータは、ＤＭ
ＡＣ４５によって読み出され、エラー訂正ユニット４０
に入力される。図３にその詳細を示す。すなわち、エラ
ー訂正ユニット４０に入力されたデータは、入力データ
保持・出力データ切替部５０にラッチされる。ここで、
増設ボード２２が主ボード２０に装着されている場合、
すなわち、図２に示すようにディスクアレイ制御装置３
のＳＣＳＩバス６の本数が８（ＳＣＳＩ１〜ＳＣＳＩ
８）＋１（ＳＣＳＩバス０：パリティディスク）になっ
ている場合は、図４（ａ）に示すように、Ａバス０〜３
のデータは、クロックのＡの立ち上がりでＣバス１〜４
に、クロックＣの立ち上がりでＣバス５〜８に出力され
る。なお、クロックの発生源は、図３に示すクロック５
０ａである。

【００４５】パリティジェネレータ５１は、Ｃバス１〜
８の排他的論理和を取ってＣバス０に出力する。Ｃバス
０〜８のデータは、入力データ保持・出力データ切替部
５２に入力され、任意のＢバスに出力することが可能で
ある。本実施例では、説明の便宜上、Ｃバス０〜８のデ
ータをＢバス０〜８に出力するように図示している。そ
して、データの分散記憶というディスクアレイの特質
上、Ｃバス上でのデータがＣバス上で有効なのは、原デ
ータの全てのデータブロックが揃った状態、すなわち図
４ではクロックのＣとＥの間であるため、クロックＤの
立ち下がりでＲＡＭ３８にデータを書き込こむ。

【００４６】一方、図２において主ボード２０に増設ボ
ード２１のみが接続されている場合、すなわちシステム
構成が４＋１の場合は、図４（ｂ）に示すように、Ａバ
ス上のデータを次のクロックの立ち上がりでラッチ（ク
ロックＡ）し、次のクロックの立ち下がり（クロック
Ｂ）でＲＡＭ３８に書き込む。ＲＡＭ３８に書き込まれ
たデータはＤＡＭＣ３７により読み出され、さらにＳＣ
ＳＩ制御部３５を通してＨＤＤ群４に転送されて、それ
ぞれ対応するＨＤＤに書き込まれる。なお、図４（ｂ）
のＢバス５〜Ｂバス８の出力が出ていないのは、増設ボ
ード２２が接続されていないためである。

【００４７】次に、データの読出しの場合の動作につい
て図５を用いて説明する。すなわち、ＳＣＳＩ制御部３
５を介してＨＤＤ群４から読み出されたデータは、ＤＭ
ＡＣ３７によりＲＡＭ３８に書き込まれる。一方、ＤＭ
ＡＣ４５はＲＡＭ３８からＢバス上にデータを書き出
す。書き出されたデータは、入力データ保持・出力デー
タ切替部５２にラッチされてＣバス上に出力される。パ
リティディスクの接続されているＣバス０上には、書込
み時に計算されたパリティデータが出力される。そし
て、パリティジェネレータ５１は、Ｃバス０上の値とＣ
バス１〜８のデータの排他的論理和値とを比較すること
によってパリティエラーの有無をチェックする。そし
て、パリティエラーがあった場合は、エラーのあったデ
ィスクのデータを、パリティディスクを含む他のディス
クのデータから復元（リビルド）する。なお、全系統の
データの読み込みが正常であった場合は、リビルドデー
タの生成は行われない。なお、本実施例では、Ｂバス０
上にパリティデータがあるものとしているが、書込時に
パリティデータを書き込む系統を変更する場合は、読み
込み時にも系統を合わせる必要がある。

【００４８】また、上記Ｃバスの値は、入力データ保持
・出力データ切替部５０にも入力される。図６（ａ）に
示すように上記システム構成が８＋１の場合には、Ａバ
スには、クロックＡの立ち上がりでＣバス１〜４のデー
タが、またクロックＣの立ち上がりでＣバス５〜８のデ
ータが出力される。一方、図６（ｂ）に示すように４＋
１のシステム構成の場合は、次のクロックの立ち上がり
で、Ａバス上にＣバス１〜４のデータが出力される。

【００４９】次に、あるバス上のＨＤＤが故障してデー
タがリードできなくなり、パリティデータと他の系統の
データとから故障したデータを復元（リビルド）する場
合の動作について説明する。例えば、Ｂバス８（ＳＣＳ
Ｉバス８）上のＨＤＤが故障した場合、図５に示すよう
に、ＨＤＤから読み込まれたＢバス０〜７上のデータ
は、入力データ保持・出力データ切替部５２にラッチさ
れる。Ｃバス１〜７のデータは、リード時と同様にその
まま出力されるが、Ｃバス８のデータは、パリティジェ
ネレータ５１でＣバス０〜７のデータの排他的論理和を
取ることにより、リビルドデータ用のＣバスＲ上に復元
される。これを、Ｃバス８のデータとしてＡバス上に出
力する。

【００５０】次に、故障したＳＣＳＩバス上のＨＤＤを
交換し、データを復元する場合の動作について説明す
る。すなわち、図７に示すように、この場合も上記と同
様にＣバス０〜７のデータがパリティジェネレータ５１
で排他的論理和演算が行われることより、ＣバスＲ上に
復元データが出力される。ここでデータは、一旦入力デ
ータ保持・出力データ切替部５０に入力された後Ｃバス
８に出力され、これとほぼ同じタイミングでＢバス８上
にデータが出力される。図６（ａ）に示すように、８＋
１ビットのシステムにおいては、クロックＤの立ち下が
りで復元データをＲＡＭ３８に書き込むことによってデ
ータの復元ができる。

【００５１】以上説明した実施例においては、主ボード
２０に対し、増設ボード２１及び２２の２つのボードの
みが装着されているが、主ボード２０に対し増設ボード
を接続しない形態、あるいは１枚のみを接続する形態、
さらには３枚以上を接続する形態というように、主ボー
ド２０に対する増設ボードの接続枚数は、ディスクアレ
イ１を構築するＨＤＤの必要台数に応じて増減可能であ
る。ここで、主ボード２０は、ＳＣＳＩコネクタＣが最
低１つ設けられていれば、これに１本のＳＣＳＩバスに
より複数のＨＤＤをデイジーチェーン接続することで、
それらＨＤＤをアレイの各レーンとしたディスクアレイ
を構築することが可能である。この場合は主ボード２０
が本発明でいう主ユニットを、増設ボード２１及び２２
が増設ユニットを構成することとなる。

【００５２】また、上記実施例においてＳＣＳＩコネク
タＣは、図８に示すように主ボード２０上に１つのみし
か設けられていなかったが、これを図９に示すように主
ボード２０に５つ設けることも可能である。この場合、
主ボード２０を主ユニット、増設ボード２１、２２、・
・・を増設ユニットと見ることができる。また、図１０
に示すように、主ボード２０にＳＣＳＩコネクタＣを設
けず、増設ボード２１にＳＣＳＩコネクタＣを５つ設け
る構成とすることもできる。さらに、主ボード２０上に
複数のコネクタ２０ｂ（図８）を設け、それらに各々増
設ボード２１，２２‥‥を並列的に増設する構成も可能
である。この場合、増設ボード２１，２２‥‥からは、
コネクタ２１ｂあるいは２２ｂを省略してもよい。

【００５３】次に、上記実施例ではＲＡＭ３８をダブル
バッファ構成としていたが、安価に構成しようとするな
らば、単なるシングルバッファ構成にしてもよい。この
場合はパイプライン処理によるリード／ライト処理及び
リビルド速度の向上については期待できないが、パリテ
ィ演算手段及びリビルド経路などがハードウェア化され
ていることによる処理速度向上の効果は同様に達成され
る。

【００５４】また、ＲＡＭ３８をダブルバッファとする
代わりに、図１２に示すようなデュアルポートメモリを
使用する方法もある。この場合は、ＲＡＭ６４が２つの
入出力バス６４ａ，６４ｂと、それらバス６４ａ及び６
４ｂに対し共通に設けられたＲＡＭ６４ｅと、そのＲＡ
Ｍ６４ｅに対し、上記２つの入出力バス６４ａ，６４ｂ
のいずれかを選択的に接続する切替手段としてのバスス
イッチ６４ｃとを備えている。バススイッチ６４ｃには
アービタ６４ｄが接続され、両バス６４ａ，６４ｂへの
データの入出力を指示するためのリード／ライト信号が
アービタ６４ｄに入力されるようになっている。

【００５５】アービタ６４ｄは、バス６４ａ，６４ｂの
うち、リード／ライト信号の到着の早かったものに対し
ＲＡＭ６４ｅが接続されるように、バススイッチ６４ｃ
の切替えを行う。この場合、アービタ６４ｄは、後着の
バスに対してＢＵＳＹ信号（あるいはＷＡＩＴ信号）を
返し、先着のバスのアクセスが終了し次第、バススイッ
チ６４ｃを該後着のバス側に切り替える。これにより、
例えば、バス６４ａ，６４ｂのアクセス速度が同じであ
れば、両バス６４ａ，６４ｂはＲＡＭ６４ｅに対して交
互にアクセスすることとなる。そして、ＲＡＭ６４ｅの
応答速度が十分早ければ、待ち時間を含めても両側のバ
ス６４ａ，６４ｂのアクセス速度要求に応じることが十
分可能となり、結果として、ＲＡＭ６４へのデータの書
き込みと、ＲＡＭ６４からのデータの読み出しとを見掛
け上、並列的に実行させることが可能となる。なお、デ
ュアルポートメモリとしては、２つの入出力バス６４
ａ，６４ｂがいずれもランダムアクセス型のもの、一方
がランダムアクセスとなり、他方がシーケンシャルアク
セスとなるもの（例えばＶＲＡＭなど）、及びいずれも
シーケンシャルアクセスとなるもの（例えばＦＩＦＯな
ど）のいずれを使用してもよい。

【図面の簡単な説明】

【図１】本発明のデスクアレイ制御システムを用いて構
成されたディスクアレイの一例の全体構成を示すブロッ
ク図。

【図２】ディスクアレイ制御装置の電気的な構成を示す
ブロック図。

【図３】データ書き込み時の動作を示すブロック図。

【図４】そのタイミングチャート。

【図５】データ読み出し時の動作を示すブロック図。

【図６】そのタイミングチャート。

【図７】故障したＨＤＤがある場合のデータ読出し及び
リビルドデータ生成時の動作を示すブロック図。

【図８】ディスクアレイ制御装置の一例を示す外観図。

【図９】その変形例を示す外観図。

【図１０】その別の変形例を示す外観図。

【図１１】バッファをデュアルポートメモリで構成した
例を示すブロック図。

【図１２】バッファの変形例を示す概念図。

【図１３】パリティジェネレータの一構成例の要部を示
すブロック図。

【図１４】同じく別の構成例の要部を示すブロック図。

【図１５】従来のディスクアレイ装置のブロック図。

【符号の説明】

１ディスクアレイ４ハードディスク群１０〜１６ハードディスク記憶装置（ディスク記憶装
置）２０主ボード（主ユニット）２１ＳＣＳＩ制御部増設ボード（主ユニット、増設ユ
ニット）２２ＳＣＳＩ制御部増設ボード（増設ユニット）２０ｂ，２１ａ，２１ｂ，２２ａ，２２ｂコネクタ
（増設ユニット装着部）３０ＣＰＵ（主制御部）３５ＳＣＳＩ制御部（個別読出・書込制御部）３７ＤＭＡコントローラ３８ＲＡＭ（バッファ）

Claims

【特許請求の範囲】

【請求項１】ひとまとまりとして読み書きされるべき
データを分散して記憶するディスク記憶装置が各々１な
いし複数接続されるとともに、その接続されたディスク
記憶装置へのデータの読書制御をそれぞれ行う複数の個
別読出・書込制御部と、それら個別読出・書込制御部が
接続されるとともに、前記データが前記各ディスク記憶
装置に対して並列的に読み書きされるように、それら個
別読出・書込制御部に対し、前記読書制御を指令する主
制御部とを備えたディスクアレイ制御システムにおい
て、前記主制御部と、１ないし複数の前記個別読出・書込制御部と、増設用の個別読出・書込制御部を１ないし複数備えた増
設ユニットを着脱可能に装着するための１ないし複数の
増設ユニット装着部とを備えた主ユニットを有し、前記増設ユニット装着部に対し前記増設ユニットを装着
することにより、前記個別読出・書込制御部が当該増設
ユニット単位で増設可能とされたことを特徴とするディ
スクアレイ制御システム。
【請求項２】前記増設ユニット装着部に前記増設ユニ
ットが装着された請求項１記載のディスクアレイ制御シ
ステム。
【請求項３】前記増設ユニットには、別の増設ユニッ
トを装着するための増設ユニット装着部が設けられ、該
別の増設ユニットは、それが装着される前記増設ユニッ
トを介して前記主ユニットに接続される請求項１又は２
に記載のディスクアレイ制御システム。
【請求項４】前記増設ユニットは板状に形成され、そ
の板面上に設けられた前記増設ユニット装着部に対し、
前記別の増設ユニットがこれに積層形態で装着されるよ
うになっている請求項３記載のディスクアレイ制御シス
テム。
【請求項５】前記各個別読出・書込制御部に対応し
て、該個別読出・書込制御部に接続される前記ディスク
記憶装置から読み出されるデータ又は該ディスク記憶装
置へ書き込まれるデータを一時蓄積するためのバッファ
が設けられるとともに、前記増設ユニットには、前記個別読出・書込制御部とと
もに対応する前記バッファも設けられており、該増設ユ
ニットを前記増設ユニット装着部において前記主ユニッ
トに装着することにより、前記個別読出・書込制御部と
ともに該バッファも合わせて増設される請求項１ないし
４のいずれかに記載のディスクアレイ制御システム。
【請求項６】前記バッファは、第一及び第二のＲＡＭ
と、それらＲＡＭに対するデータの入出力モードを、前
記第一のＲＡＭへデータを書き込み前記第二のＲＡＭか
らデータを読み出すモードと、前記第一のＲＡＭからデ
ータを読み出し前記第二のＲＡＭへデータを書き込むモ
ードとの間で切り替える切替手段とを備えている請求項
５記載のディスクアレイ制御システム。
【請求項７】前記各個別読出・書込制御部に対応し
て、前記バッファに蓄積されたデータを前記ディスク記
憶装置に対して転送し、またディスク記憶装置からのデ
ータを前記バッファに転送するためのＤＭＡコントロー
ラが設けられており、前記増設ユニットには、前記個別読出・書込制御部とと
もに対応する前記ＤＭＡコントローラも設けられてお
り、該増設ユニットを前記増設ユニット装着部において
前記主ユニットに装着することにより、前記個別読出・
書込制御部とともに該ＤＭＡコントローラも合わせて増
設される請求項５又は６に記載のディスクアレイ制御シ
ステム。
【請求項８】前記個別読出・書込制御部は、複数台の
前記ディスク記憶装置がＳＣＳＩバスによりデイジーチ
ェーン接続されるＳＣＳＩインターフェースである請求
項１ないし７のいずれかに記載のディスクアレイ制御シ
ステム。
【請求項９】ひとまとまりとして読み書きされるべき
データを分散して記憶するディスク記憶装置が各々接続
されるとともに、その接続されたディスク記憶装置への
データの読書制御をそれぞれ行う複数の個別読出・書込
制御部と、それら個別読出・書込制御部が接続されると
ともに、前記データが前記各ディスク記憶装置に対して
並列的に読み書きされるように、それら個別読出・書込
制御部に対し、前記読書制御を指令する主制御部とを備
えたディスクアレイ制御システムに使用される増設ユニ
ットであって、前記主制御部と、１ないし複数の前記個別読出・書込制
御部と、１ないし複数の増設ユニット装着部とを備えた
主ユニットの、その増設ユニット装着部に対し着脱可能
に構成されており、増設用の個別読出・書込制御部を１
ないし複数備え、該増設ユニット装着部に対し装着され
ることで、前記主ユニットに対し自身に搭載された個数
単位で前記個別読出・書込制御部を増設させることを特
徴とする増設ユニット。
【請求項１０】前記各個別読出・書込制御部に対応し
て、該個別読出・書込制御部に接続される前記ディスク
記憶装置から読み出されるデータ又は該ディスク記憶装
置へ書き込まれるデータを一時蓄積するためのバッファ
が設けられている請求項９記載の増設ユニット。
【請求項１１】前記各個別読出・書込制御部に対応し
て、前記バッファに蓄積されたデータを前記ディスク記
憶装置に対して転送し、またディスク記憶装置からのデ
ータを前記バッファに転送するためのＤＭＡコントロー
ラが設けられている請求項１０記載の増設ユニット。