JPH10269093A - データ伝送エラーの検出のための方法及び装置 - Google Patents

データ伝送エラーの検出のための方法及び装置

Info

Publication number
JPH10269093A
JPH10269093A JP10051625A JP5162598A JPH10269093A JP H10269093 A JPH10269093 A JP H10269093A JP 10051625 A JP10051625 A JP 10051625A JP 5162598 A JP5162598 A JP 5162598A JP H10269093 A JPH10269093 A JP H10269093A
Authority
JP
Japan
Prior art keywords
data
transmitted
comparing
storage medium
result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10051625A
Other languages
English (en)
Inventor
D Appel William
ウィリアム・ディ・アペル
Benny Capps Luis Jr
ルイス・ベニー・キャプス、ジュニア
Christopher Dixon Robert
ロバート・クリストファー・ディクソン
Sanchiago Dererapu Josephina
ジョゼフィーナ・サンチアゴ・デレラプ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH10269093A publication Critical patent/JPH10269093A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Detection And Correction Of Errors (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【課題】 正しいデータが単方向装置に伝送されたこと
を検証する改良された自己テスト方法及び装置を提供す
ること。 【解決手段】 プロセス及びそれを実現するコンピュー
タ・システムが、I/O制御装置119からプログラマ
ブル表示制御装置121に伝送されるテスト・データ信
号を生成する自己テスト・ルーチンを含む。テスト・デ
ータ信号が繰返しデータ・セグメントとして伝送され、
それを受信する表示制御装置121において比較され
る。合致が発生する場合、テストは終了する。しかしな
がら、不一致が発生する場合、不一致が発生したビット
が判定され、これらのビット位置が照会のためにマーク
される。不一致はデータ伝送エラーを示すので、適切な
印がLED表示装置123上に表示され、データ伝送エ
ラーを修正するために適切な処置が取られる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は一般に情報処理シス
テムに関し、特に、表示装置を含む単方向電子装置を通
る正確な信号伝番をテストする改良された信号処理方法
及び装置に関する。
【0002】
【従来の技術】デジタル表示装置などの多くの装置は単
方向に設計される。すなわち、こうした装置は制御装置
にフィードバックを提供すること無しに、単に命令を受
信し、それに作用するように設計される。こうした構成
はターゲット装置の設計を単純化するが、フィードバッ
クがないため、製造業者またはサービス提供者によりそ
の装置上で実行され得る検証の量が制限される。複数の
単方向装置を直列に接続することは問題を悪化させる。
すなわち、最終出力データが、初期入力データが直列接
続された装置により如何に処理されたかに関わる唯一の
情報源である。エラーが経路内のどこかで発生すると、
どのステージでエラーが発生したか、または表示データ
が実際に悪いのか否かを判定する容易な方法が存在しな
い。更に、たとえある種のテストが実行されるとして
も、結果は一般に目で確認しなれければならず、製造業
者は可能な組み合わせの小さなサブセットをテストでき
るだけである。
【0003】特定の例では、コンピュータ・ボードまた
はプレーナは通常、ボード上で一緒に接続される複数の
チップまたは集積回路(IC)を含む。ボードは、組み
立てられた後、出荷される前に、またはコンピュータ・
システム若しくはCPUボックスに組み込まれる前に製
造設備でテストされる。多くのボードは、表示装置(通
常LED装置)を含む組み込みテスト・システムを有す
る。こうしたシステムではボードが組み立てられた後、
テスト・コードがシステムで実行され、様々なノード、
コンポーネント及びチップが電気的導通、動作の完全
性、及びその他の面をテストされる。通常、コードはL
ED表示装置に伝送され、どのようなテストが実行さ
れ、結果がどうであるかが示される。組み立てられたC
PUユニットでは、オペレータ、チェッカ、またはサー
ビス提供者のために、LED表示装置がCPUボックス
上の目視可能な領域に配線される。このプロセスは一般
に組み立てられたユニットの指定性能及び他の面を検証
するための品質制御プロセスの一部である。LED表示
装置は一連の番号、例えば4桁の数字列を表示または点
滅し、観察者に特定のテストが実行されたことを示し、
番号はテストが成功したか否かも示す。
【0004】上述の典型的なシステムでは、被テスト装
置から表示装置への情報のフローが単方向であり、テス
ト結果データが表示制御装置に正しく伝送されたこと、
またはテスト結果データが表示制御装置により正しく受
信されたことを保証するフィードバック機能が存在しな
い。入出力(I/O)制御装置と表示装置との間でエラ
ーが存在したか否かを判定する唯一の方法は、LED装
置上に表示されるデータが正しくなく、期待されたもの
と異なることを視覚的に判断することであった。また、
2つの単方向装置が直列に接続されるシステムでは、た
とえエラーが検出されても、どこでエラーが発生してい
るかを判断できなかった。更に、表示データは極めて速
く変化するので、表示装置を見ても、表示データが間違
いのデータであるか否かが、常に明らかではなかった。
従って、適切なデータがLED制御装置により受信され
ていることを判断または検証する方法が存在しなかっ
た。
【0005】
【発明が解決しようとする課題】従って、例えば、デー
タが正しく自己テスト・システムからテスト結果表示制
御装置に伝送され、観察者に表示されたか否かなど、正
しいデータが単方向装置に伝送されたことを検証する改
良された自己テスト方法及び装置が必要とされる。
【0006】
【課題を解決するための手段】本方法及びシステムによ
れば、システム自己テスト回路の結果を表すデータ信号
が、自己テスト・プログラムにより生成され、I/O制
御装置からプログラマブル表示制御装置に伝送される。
データ信号がI/O制御装置から繰り返しのまたは複製
のデータ・セグメントとして伝送され、表示制御装置が
冗長データ・セグメントを比較し、不一致を検出する。
不一致が検出されると、伝送エラーが発生したとして、
適切な印が観察者に表示され得る。更に、本方法は伝送
エラーの検出に応答して、適切な修正作業を開始する。
【0007】
【発明の実施の形態】図1を参照すると、典型的なシス
テム・ボードまたはプレーナ101が示され、そこには
システムへの様々な入力(キーボード、マウス、タッチ
感応装置、ディスク・ドライブ入力など)を受信し、こ
うした入力を業界標準アーキテクチャ(ISA)・バス
105に提供するように構成される入出力(I/O)回
路103が含まれる。例えば、ISAバス105はブリ
ッジ回路107を通じて、PCIバス109に接続さ
れ、PCIバス109は更に別のブリッジ回路111を
通じて、ローカル・バス113に接続される。ローカル
・バス113はCPU115、及びメモリ・システム1
17にも接続される。メモリ・システム117は、メモ
リ制御装置及びシステム・メモリを含む。PCIバス1
09は他のサブシステムにも接続され(112)、こう
したものには記憶装置、ネットワーク接続、印刷装置な
ど(図示せず)が含まれる。
【0008】ISAバス105は入出力(I/O)制御
装置119に接続され、後者はLED制御装置121を
通じて、LED表示装置などの表示装置123に接続さ
れる。LED表示装置123は通常、ボード外に配置さ
れ、壁上にまたはCPU若しくはコンピュータ・システ
ム・ボックスの表面上に実装され、CPUボックス・ユ
ニットを解体すること無しに、オペレータやサービス提
供者、または品質管理者により眺められる。
【0009】図2を参照すると、プレーナを自己テスト
し、結果の読出しを提供する公知の方法が示される。一
般に、自己テストが開始された後(ステップ201)、
様々なテスト・ルーチンが実行され、チェックポイント
及びエラー・コード・データがテスト結果として生成さ
れる。次に制御装置が生成されたチェックポイントまた
はエラー・コード・データを受諾し(ステップ20
3)、データを適切なフォーマットに変換し(ステップ
205)、それを表示装置に伝送し(ステップ20
7)、データが表示装置において表示される(ステップ
209)。こうした表示は通常、一連の数字を提供する
ことにより達成される。そして、テストはステップ21
1で終了する。図2に示される公知のプロセスでは、全
てのケースにおいて、I/O制御装置により表示制御装
置に送信されるデータが正しく、エラーでないことを正
確にまたは容易に判断または検証するためのフィードバ
ックが存在しない。
【0010】本発明の方法が、図3に示される1実施例
に示され、これは図1に示される装置において実現され
る。この実施例では、LED制御装置121はプログラ
マブルなタイプのものが選択され、入来データをチェッ
クまたはモニタ可能な内部モニタを含む。従って、図3
に示されるフローチャートにより示されるプログラム
は、適切なシステム・プログラミングにより実現され、
これは本明細書で開示される伝送データの検証を達成す
るための、LED制御装置121のプログラミングを含
む。開示される方法は、代替プログラミング技法によっ
ても達成され、本明細書で開示される制御装置の選択的
プログラミングのために、ディスケットまたは他のコー
ド担体上のマシン読取り可能な形式によっても実現され
得る。
【0011】本実施例では、LED制御装置121はシ
グネティックス83C750またはそれと等価な回路で
あり、これは図3に示される方法に従いプログラムされ
る。図示のシステムでは、表示装置123は4桁の表示
装置であり、LED制御装置121から受信される信号
に応答して、実施されたテスト及び獲得された結果を示
す4桁の数字列を表示するのに有効である。観察者は表
示された数字から、特定のテストがシステム上で実行さ
れたこと、及びテストの結果がどうであったかを知る。
しかしながら、従来は観察者が一時的に目をそらすと、
特定の数字列を見逃してしまい、テストを再度実施する
以外、その情報を確認する方法がなかった。
【0012】操作において、例えば"0001"がI/O
制御装置119により伝送されたが、LED制御装置1
21が実際には"1001"を受信した場合、エラーが発
生する。LED表示装置123は誤った"1001"を表
示し、LED表示装置123を見ることにより、I/O
制御装置119による"0001"データの伝送と、LE
D制御装置121による"1001"データの受信との間
に、伝送エラーが発生したことを知る手立ては無い。特
定のエラーの原因は過渡的なまたは非繰り返しの事象に
起因することがあり、その場合、被テスト装置がテスト
に合格したと見なされる前に、検証が要求される。
【0013】本実施例では、データ伝送の検証が繰り返
しまたは複製データを送信することにより達成される。
これは例えばI/O制御装置119からLED制御装置
121へ向けて、並列16ビット・バスの上位バイト及
び下位バイト上で同じデータを送信するか、または同一
の2バイト・データを2度送信し、LED制御装置12
1でこれらのデータを比較させることによる。データが
一致しない場合、LED制御装置121が例えば不一致
データをLED表示装置123に伝播し、操作を停止す
ることにより、すなわちもはや表示装置123を更新し
ないようにすることにより、エラーを検出したことを知
らせる。この方法はエラーの発生を示すだけでなく、ど
のビットにエラーが発生したかについても示す。
【0014】開示されるプロセスは、一連の公知のテス
ト・ベクトルをLED制御装置121に記憶するように
拡張され得る。I/O制御装置119が公知のテスト・
シーケンスをLED制御装置121に送信し、LED制
御装置121が入来データを記憶済みのテスト・データ
と比較し、これらのデータが一致しない場合、エラー・
コード及び不良データの一方または両方をLED表示装
置123に送信し、操作を停止する。
【0015】図3に示されるように、テストが開始する
と(ステップ301)、テスト・データの繰り返しまた
は複製のセグメントが、I/O制御装置119からLE
D制御装置121に送信される(ステップ303)。L
ED制御装置121は次に、データ・セグメント(チェ
ックポイント、エラー・コード、またはテスト・ベクト
ル・データ)を受諾し(ステップ305)、2つのデー
タ・セグメントを比較する(ステップ306)。データ
・セグメントが一致する場合(ステップ307)、伝送
エラーは検出されず、本方法は適切な印を表示装置12
3に提供するステップ(ステップ313)にスキップ
し、テストは終了する(ステップ315)。フローチャ
ートに示されるデータ・セグメントの一致、またはデー
タ・セグメントの不一致のいずれかの場合に、他の適切
な処置もステップ313で実行され得る。比較(ステッ
プ306)の後に、データ・セグメントが一致しない場
合(ステップ307)、どこでエラーが発生したかが判
断され(ステップ309)、後で参照するために適切な
ビットがマークされる(ステップ311)。適切な印を
LED表示装置123上に表示することに加え、設計で
盛り込まれた他の処置もステップ313で実行され得
る。データの不一致の際に実行され得る処置の一例は、
観察者が伝送エラーが検出され、修正作業が必要とされ
ることに気付くように、表示装置123の更新操作を中
止することである。図3に関連して述べられた方法は、
伝送され受信されるデータの連続ストリームを処理する
ために、連続的に繰り返され得る。
【0016】本発明の装置の別の実施例が図4に示さ
れ、これはI/O制御装置419とLED制御装置42
1との間に、バッファ回路423を含む。I/O制御装
置419はまた、バッファ回路423に並列な並列経路
425を通じて、LED制御装置421に直接接続され
る。図4の構成では、図3に関連して述べたように、繰
り返しデータ・セグメントが順次伝送され、比較される
ように、バッファ423が以前の伝送を保持するように
設計され得る。
【0017】以上、本発明の方法及び装置が、本明細書
で開示された好適な実施例に関連して述べられた。本発
明の実施例が特定の変形と一緒に示され、詳述された
が、当業者であれば、本発明の教示を組み込む他の多く
の異なる実施例を構成できよう。更に、こうした実施例
が、CPUまたは他の大規模システム集積回路またはチ
ップに包含または統合されてもよい。従って、本発明は
本明細書で述べられた特定の形態に制限されるものでは
なく、逆に、本発明の趣旨及び範囲に合理的に含まれる
こうした代替例、変更及び等価な形態を包含するもので
ある。
【0018】まとめとして、本発明の構成に関して以下
の事項を開示する。
【0019】(1)第1の装置から第2の装置に伝送さ
れる伝送データの正確さをチェックする方法であって、
前記第1の装置により前記第2の装置に伝送されるデー
タを受信するステップと、前記伝送データの複製セグメ
ントを比較するステップと、を含む、方法。 (2)前記比較するステップの結果を表す比較信号を提
供するステップを含む、前記(1)記載の方法。 (3)前記比較するステップの結果を表す印を表示する
ステップを含む、前記(1)記載の方法。 (4)前記伝送データがビット列データを含むデジタル
・データであり、前記複製セグメントが前記ビット列デ
ータのグループを含むものにおいて、前記比較するステ
ップにより検出されたエラーが発生したエラー・ビット
位置を判定するステップを含む、前記(1)記載の方
法。 (5)前記結果が前記複製セグメント間の不一致を示す
とき、前記表示するステップを終了するステップを含
む、前記(3)記載の方法。 (6)伝送装置から伝送データを受信する受信装置であ
って、前記伝送データを受信するように構成される端末
手段と、前記端末手段に接続され、前記伝送データの複
製セグメントを比較する比較手段と、を含む、受信装
置。 (7)前記比較手段に接続され、前記比較の結果を表す
比較信号を提供する比較信号生成回路を含む、前記
(6)記載の受信装置。 (8)前記比較信号生成回路に接続され、前記比較信号
を表す印を表示する表示装置を含む、前記(6)記載の
受信装置。 (9)前記伝送データがビット列データを含むデジタル
・データであり、前記複製セグメントが前記ビット列デ
ータのグループを含むものにおいて、前記比較手段によ
り検出されたエラーが発生したエラー・ビット位置を判
定するビット位置判定手段を含む、前記(6)記載の受
信装置。 (10)第1の装置から第2の装置に伝送される伝送デ
ータの正確さをチェックするためのプログラムを記憶し
た記憶媒体であって、前記プログラムは、前記第1の装
置により前記第2の装置に伝送されるデータを受信する
ステップと、前記伝送データの複製セグメントを比較す
るステップと、を含む、記憶媒体。 (11)前記比較するステップの結果を表す比較信号を
提供するステップを含む、前記(10)記載の記憶媒
体。 (12)前記比較するステップの前記結果を表す印を表
示するステップを含む、前記(10)記載の記憶媒体。 (13)前記伝送データがビット列データを含むデジタ
ル・データであり、前記複製セグメントが前記ビット列
データのグループを含むものにおいて、前記比較するス
テップにより検出されたエラーが発生したエラー・ビッ
ト位置を判定するステップを含む、前記(10)記載の
記憶媒体。 (14)前記結果が前記複製セグメント間の不一致を示
すとき、前記表示するステップを終了するステップを含
む、前記(12)記載の記憶媒体。
【図面の簡単な説明】
【図1】コンピュータ・システム自己テスト・ルーチン
からの結果を表示するように構成される表示制御装置及
び表示装置を含むコンピュータ・システムのブロック図
である。
【図2】公知のテスト機能フローのフローチャートを示
す図である。
【図3】本発明に従い実現される方法の操作フローのフ
ローチャートを示す図である。
【図4】図3に示される方法を実現する別の実施例を示
す図である。
【符号の説明】
101 システム・ボード 103 入出力(I/O)回路 105 業界標準アーキテクチャ(ISA)・バス 107、111 ブリッジ回路 109 PCIバス 113 ローカル・バス 115 CPU 117 メモリ・システム 119、419 入出力(I/O)制御装置 121、421 LED制御装置 423 バッファ回路 425 並列経路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ルイス・ベニー・キャプス、ジュニア アメリカ合衆国78664、テキサス州ラウン ド・ロック、ウエスト・ナコマ 11 (72)発明者 ロバート・クリストファー・ディクソン アメリカ合衆国、テキサス州オースティ ン、ナンバー237、ストーンホロー・ドラ イブ 11915 (72)発明者 ジョゼフィーナ・サンチアゴ・デレラプ アメリカ合衆国78727、テキサス州オース ティン、ディアー・トラック 12425

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】第1の装置から第2の装置に伝送される伝
    送データの正確さをチェックする方法であって、 前記第1の装置により前記第2の装置に伝送されるデー
    タを受信するステップと、 前記伝送データの複製セグメントを比較するステップ
    と、 を含む、方法。
  2. 【請求項2】前記比較するステップの結果を表す比較信
    号を提供するステップを含む、 請求項1記載の方法。
  3. 【請求項3】前記比較するステップの結果を表す印を表
    示するステップを含む、 請求項1記載の方法。
  4. 【請求項4】前記伝送データがビット列データを含むデ
    ジタル・データであり、前記複製セグメントが前記ビッ
    ト列データのグループを含むものにおいて、 前記比較するステップにより検出されたエラーが発生し
    たエラー・ビット位置を判定するステップを含む、請求
    項1記載の方法。
  5. 【請求項5】前記結果が前記複製セグメント間の不一致
    を示すとき、前記表示するステップを終了するステップ
    を含む、 請求項3記載の方法。
  6. 【請求項6】伝送装置から伝送データを受信する受信装
    置であって、 前記伝送データを受信するように構成される端末手段
    と、 前記端末手段に接続され、前記伝送データの複製セグメ
    ントを比較する比較手段と、 を含む、受信装置。
  7. 【請求項7】前記比較手段に接続され、前記比較の結果
    を表す比較信号を提供する比較信号生成回路を含む、 請求項6記載の受信装置。
  8. 【請求項8】前記比較信号生成回路に接続され、前記比
    較信号を表す印を表示する表示装置を含む、 請求項6記載の受信装置。
  9. 【請求項9】前記伝送データがビット列データを含むデ
    ジタル・データであり、前記複製セグメントが前記ビッ
    ト列データのグループを含むものにおいて、 前記比較手段により検出されたエラーが発生したエラー
    ・ビット位置を判定するビット位置判定手段を含む、 請求項6記載の受信装置。
  10. 【請求項10】第1の装置から第2の装置に伝送される
    伝送データの正確さをチェックするためのプログラムを
    記憶した記憶媒体であって、 前記プログラムは、 前記第1の装置により前記第2の装置に伝送されるデー
    タを受信するステップと、 前記伝送データの複製セグメントを比較するステップ
    と、 を含む、記憶媒体。
  11. 【請求項11】前記比較するステップの結果を表す比較
    信号を提供するステップを含む、 請求項10記載の記憶媒体。
  12. 【請求項12】前記比較するステップの前記結果を表す
    印を表示するステップを含む、 請求項10記載の記憶媒体。
  13. 【請求項13】前記伝送データがビット列データを含む
    デジタル・データであり、前記複製セグメントが前記ビ
    ット列データのグループを含むものにおいて、前記比較
    するステップにより検出されたエラーが発生したエラー
    ・ビット位置を判定するステップを含む、請求項10記
    載の記憶媒体。
  14. 【請求項14】前記結果が前記複製セグメント間の不一
    致を示すとき、前記表示するステップを終了するステッ
    プを含む、請求項12記載の記憶媒体。
JP10051625A 1997-03-20 1998-03-04 データ伝送エラーの検出のための方法及び装置 Pending JPH10269093A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US82112297A 1997-03-20 1997-03-20
US08/821122 1997-03-20

Publications (1)

Publication Number Publication Date
JPH10269093A true JPH10269093A (ja) 1998-10-09

Family

ID=25232585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10051625A Pending JPH10269093A (ja) 1997-03-20 1998-03-04 データ伝送エラーの検出のための方法及び装置

Country Status (2)

Country Link
JP (1) JPH10269093A (ja)
KR (1) KR19980079478A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040048505A (ko) * 2002-12-03 2004-06-10 삼성전자주식회사 컴퓨터시스템 및 컴퓨터시스템의 에러표시방법
JP2013524325A (ja) * 2010-03-31 2013-06-17 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング タイマモジュール内の信号アクティビティおよびモジュールアクティビティを検査する方法、タイマモジュール、および制御装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100579088B1 (ko) * 1998-12-29 2006-11-30 두산인프라코어 주식회사 전송에러의 검출과 정정이 가능한 데이터 통신시스템 및 에러정정방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040048505A (ko) * 2002-12-03 2004-06-10 삼성전자주식회사 컴퓨터시스템 및 컴퓨터시스템의 에러표시방법
JP2013524325A (ja) * 2010-03-31 2013-06-17 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング タイマモジュール内の信号アクティビティおよびモジュールアクティビティを検査する方法、タイマモジュール、および制御装置

Also Published As

Publication number Publication date
KR19980079478A (ko) 1998-11-25

Similar Documents

Publication Publication Date Title
EP0006328B2 (en) System using integrated circuit chips with provision for error detection
US4993027A (en) Method and apparatus for determining microprocessor kernal faults
JPS5851292B2 (ja) 診断/デバツク計算システム
KR101044544B1 (ko) 마이크로컴퓨터의 프로그램 실행 모니터링 방법
US6311311B1 (en) Multiple input shift register (MISR) signatures used on architected registers to detect interim functional errors on instruction stream test
CN114880972A (zh) 支持错误注入验证测试的验证方法、计算机可读介质
US6539338B1 (en) Self-diagnostic testing of a network interface adapter
KR870000114B1 (ko) 데이타 처리 시스템
US20250265401A1 (en) Format Conversion and Application Method for SOC DFT Burn-in Vectors
JPH10269093A (ja) データ伝送エラーの検出のための方法及び装置
EP3564691B1 (en) Test device, test method, and test program
US6754864B2 (en) System and method to predetermine a bitmap of a self-tested embedded array
EP1291662B1 (en) Debugging system for semiconductor integrated circuit
US7484147B2 (en) Semiconductor integrated circuit
US20080040638A1 (en) Evaluation Circuit and Method for Detecting and/or Locating Faulty Data Words in a Data Stream Tn
CN120670327B (zh) 一种自动化验证芯片中断的处理方法
CN120596322B (zh) 故障注入测试方法、装置、计算机设备及存储介质
US6701472B2 (en) Methods for tracing faults in memory components
KR960018927A (ko) 직렬식 입출력을 이용한 프로그램 다운 로딩 방법
JPH02271432A (ja) マイクロコード試験方法及びその装置
JP2005134290A (ja) 接続検査装置及びこれに用いるプログラム
CN117519113A (zh) 车载故障诊断系统的可靠性测试用例设计方法及装置
JPS60213874A (ja) 擬似誤り信号発生回路
SU239667A1 (ru) УСТРОЙСТВО дл ПРОВЕРКИ СХЕМ СОЕДИНЕНИЙ
JPH08320806A (ja) ディジタルicの障害自動検出システム