JPH10269100A - ボード配線故障検出装置 - Google Patents
ボード配線故障検出装置Info
- Publication number
- JPH10269100A JPH10269100A JP9072478A JP7247897A JPH10269100A JP H10269100 A JPH10269100 A JP H10269100A JP 9072478 A JP9072478 A JP 9072478A JP 7247897 A JP7247897 A JP 7247897A JP H10269100 A JPH10269100 A JP H10269100A
- Authority
- JP
- Japan
- Prior art keywords
- board wiring
- output
- signal
- storage means
- peripheral device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1608—Error detection by comparing the output signals of redundant hardware
- G06F11/1625—Error detection by comparing the output signals of redundant hardware in communications, e.g. transmission, interfaces
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 マイクロコンピュータを使用した電子装置に
おいては、マイクロコンピュータとその周辺装置を接続
するボード配線の故障を、リセット信号解除毎に検出す
るものがなかった。 【解決手段】 周辺装置２とボード配線４を介して接続
されたマイクロコンピュータ３に、リセット信号解除
後、前記周辺装置２から出力される任意に設定した信号
を入力処理する入力手段３１と、この入力手段３１の出
力を格納する第１記憶手段３２と、前記ボード配線が正
常である時に前記第１記憶手段に格納されると期待され
る値を格納した第２記憶手段３３と、両記憶手段の格納
値を比較して前記ボード配線４の故障判定信号を出力す
る比較判定手段３４とを備えたものである。
おいては、マイクロコンピュータとその周辺装置を接続
するボード配線の故障を、リセット信号解除毎に検出す
るものがなかった。 【解決手段】 周辺装置２とボード配線４を介して接続
されたマイクロコンピュータ３に、リセット信号解除
後、前記周辺装置２から出力される任意に設定した信号
を入力処理する入力手段３１と、この入力手段３１の出
力を格納する第１記憶手段３２と、前記ボード配線が正
常である時に前記第１記憶手段に格納されると期待され
る値を格納した第２記憶手段３３と、両記憶手段の格納
値を比較して前記ボード配線４の故障判定信号を出力す
る比較判定手段３４とを備えたものである。
Description
【０００１】
【発明の属する技術分野】この発明は、基板上に設けら
れ、周辺装置とマイクロコンピュータとを接続するボー
ド配線の故障を検出するボード配線故障検出装置に関す
るものである。
れ、周辺装置とマイクロコンピュータとを接続するボー
ド配線の故障を検出するボード配線故障検出装置に関す
るものである。
【０００２】
【従来の技術】従来、マイクロコンピュータを使用した
電子装置においては、マイクロコンピュータおよびその
周辺装置を基板上に設け、この基板上に施したボード配
線を介してマイクロコンピュータと周辺装置とを接続し
ている。なお、マイクロコンピュータを利用し装置故障
を検出する先行技術としては、例えば故障検出信号がセ
ット状態かリセット状態かを判断してデータ処理装置の
診断を行った後、処理動作に移行するものとして特開昭
６０−１１６０４０号公報、汎用タイマとＣＰＵタイマ
の比較によるリセット信号生成判定により、マイクロコ
ンピュータの暴走を監視検出するものとして特開平７−
３１１６９５号公報、動作異常を検出したときリセット
をかけ、その後自動復帰を行うかどうかを自動復帰判定
手段により行うものとして特開平８−１２３７０４号公
報がある。
電子装置においては、マイクロコンピュータおよびその
周辺装置を基板上に設け、この基板上に施したボード配
線を介してマイクロコンピュータと周辺装置とを接続し
ている。なお、マイクロコンピュータを利用し装置故障
を検出する先行技術としては、例えば故障検出信号がセ
ット状態かリセット状態かを判断してデータ処理装置の
診断を行った後、処理動作に移行するものとして特開昭
６０−１１６０４０号公報、汎用タイマとＣＰＵタイマ
の比較によるリセット信号生成判定により、マイクロコ
ンピュータの暴走を監視検出するものとして特開平７−
３１１６９５号公報、動作異常を検出したときリセット
をかけ、その後自動復帰を行うかどうかを自動復帰判定
手段により行うものとして特開平８−１２３７０４号公
報がある。
【０００３】
【発明が解決しようとする課題】従来、上記のように基
板上に施したボード配線を介してマイクロコンピュータ
と周辺装置とを接続しているが、リセット信号解除後に
自動的にそのボード配線故障を検出するものはなかっ
た。そのため、ボード配線に故障が生じても、その故障
が分からずに使用してしまい、このボード配線を介して
周辺装置と接続されたマイクロコンピュータが、プログ
ラムの暴走や破壊を引き起こす等の課題があった。
板上に施したボード配線を介してマイクロコンピュータ
と周辺装置とを接続しているが、リセット信号解除後に
自動的にそのボード配線故障を検出するものはなかっ
た。そのため、ボード配線に故障が生じても、その故障
が分からずに使用してしまい、このボード配線を介して
周辺装置と接続されたマイクロコンピュータが、プログ
ラムの暴走や破壊を引き起こす等の課題があった。
【０００４】この発明は上記のような課題を解決するた
めになされたもので、リセット信号解除後毎に自動的に
ボード配線の故障を検出するボード配線故障検出装置を
得ることを目的とする。
めになされたもので、リセット信号解除後毎に自動的に
ボード配線の故障を検出するボード配線故障検出装置を
得ることを目的とする。
【０００５】
【課題を解決するための手段】請求項１記載の発明に係
るボード配線故障検出装置は、周辺装置とボード配線を
介して接続されたマイクロコンピュータに、リセット信
号解除後、前記周辺装置から出力される任意に設定した
信号を入力処理する入力手段と、この入力手段の出力を
格納する第１記憶手段と、前記ボード配線が正常である
時に前記第１記憶手段に格納されると期待される値を格
納した第２記憶手段と、前記第１記憶手段の格納値と前
記第２記憶手段の格納値とを比較して前記ボード配線の
故障判定信号を出力する比較判定手段とを備えたもので
ある。
るボード配線故障検出装置は、周辺装置とボード配線を
介して接続されたマイクロコンピュータに、リセット信
号解除後、前記周辺装置から出力される任意に設定した
信号を入力処理する入力手段と、この入力手段の出力を
格納する第１記憶手段と、前記ボード配線が正常である
時に前記第１記憶手段に格納されると期待される値を格
納した第２記憶手段と、前記第１記憶手段の格納値と前
記第２記憶手段の格納値とを比較して前記ボード配線の
故障判定信号を出力する比較判定手段とを備えたもので
ある。
【０００６】請求項２記載の発明に係るボード配線故障
検出装置の入力手段は、周辺装置から出力されるアナロ
グ信号をデジタル信号に変換するアナログ／デジタル変
換手段であり、第１記憶手段および第２記憶手段はレジ
スタであることを特徴とするものである。
検出装置の入力手段は、周辺装置から出力されるアナロ
グ信号をデジタル信号に変換するアナログ／デジタル変
換手段であり、第１記憶手段および第２記憶手段はレジ
スタであることを特徴とするものである。
【０００７】請求項３記載の発明に係るボード配線故障
検出装置の入力手段は、周辺装置から出力されるパルス
信号を任意に設定した時間カウントするパルスカウント
タイマであり、第１記憶手段および第２記憶手段はレジ
スタであることを特徴とするものである。
検出装置の入力手段は、周辺装置から出力されるパルス
信号を任意に設定した時間カウントするパルスカウント
タイマであり、第１記憶手段および第２記憶手段はレジ
スタであることを特徴とするものである。
【０００８】請求項４記載の発明に係るボード配線故障
検出装置は、第１周辺装置および第２周辺装置と第１ボ
ード配線および第２ボード配線を介して接続されたマイ
クロコンピュータと、リセット信号解除後、任意に設定
した時間、前記第１ボード配線および第２ボード配線を
配線チェック用支線に切り替え接続するタイマ付きの第
１切替スイッチおよび第２切替スイッチとを有し、前記
マイクロコンピュータに、前記第１周辺装置に信号を出
力する出力手段と、前記第２周辺装置から出力された信
号を入力する入力手段と、この入力手段の出力を格納す
る第１記憶手段と、前記ボード配線が正常である時に前
記第１記憶手段に格納されると期待される値を格納した
第２記憶手段と、前記第１記憶手段の格納値と前記第２
記憶手段の格納値とを比較して前記ボード配線の故障判
定信号を出力する比較判定手段とを備えたものである。
検出装置は、第１周辺装置および第２周辺装置と第１ボ
ード配線および第２ボード配線を介して接続されたマイ
クロコンピュータと、リセット信号解除後、任意に設定
した時間、前記第１ボード配線および第２ボード配線を
配線チェック用支線に切り替え接続するタイマ付きの第
１切替スイッチおよび第２切替スイッチとを有し、前記
マイクロコンピュータに、前記第１周辺装置に信号を出
力する出力手段と、前記第２周辺装置から出力された信
号を入力する入力手段と、この入力手段の出力を格納す
る第１記憶手段と、前記ボード配線が正常である時に前
記第１記憶手段に格納されると期待される値を格納した
第２記憶手段と、前記第１記憶手段の格納値と前記第２
記憶手段の格納値とを比較して前記ボード配線の故障判
定信号を出力する比較判定手段とを備えたものである。
【０００９】請求項５記載の発明に係るボード配線故障
検出装置の出力手段は、アナログ信号を出力するデジタ
ル／アナログ変換手段であり、入力手段はアナログ信号
をデジタル信号に変換するアナログ／デジタル変換手段
であり、第１記憶手段および第２記憶手段はレジスタで
あることを特徴とするものである。
検出装置の出力手段は、アナログ信号を出力するデジタ
ル／アナログ変換手段であり、入力手段はアナログ信号
をデジタル信号に変換するアナログ／デジタル変換手段
であり、第１記憶手段および第２記憶手段はレジスタで
あることを特徴とするものである。
【００１０】請求項６記載の発明に係るボード配線故障
検出装置の出力手段は、リセット信号解除後、所定時間
パルスを出力するパルス出力タイマであり、入力手段は
リセット信号解除後、所定時間入力パルスをカウントす
るパルスカウントタイマであり、第１記憶手段および第
２記憶手段はレジスタであることを特徴とするものであ
る。
検出装置の出力手段は、リセット信号解除後、所定時間
パルスを出力するパルス出力タイマであり、入力手段は
リセット信号解除後、所定時間入力パルスをカウントす
るパルスカウントタイマであり、第１記憶手段および第
２記憶手段はレジスタであることを特徴とするものであ
る。
【００１１】請求項７記載の発明に係るボード配線故障
検出装置の出力手段は、データを出力するシリアル通信
出力手段であり、入力手段はデータを入力するシリアル
通信入力手段であり、第１記憶手段および第２記憶手段
はレジスタであることを特徴とするものである。
検出装置の出力手段は、データを出力するシリアル通信
出力手段であり、入力手段はデータを入力するシリアル
通信入力手段であり、第１記憶手段および第２記憶手段
はレジスタであることを特徴とするものである。
【００１２】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるボ
ード配線故障検出装置を示す構成図である。図におい
て、１はＩＣ実装ボード、２はＩＣ実装ボード１上に設
けた周辺装置、３はＩＣ実装ボード１上に設けたマイク
ロコンピュータ、４はＩＣ実装ボード１上に設け、周辺
装置２とマイクロコンピュータ３とを接続するボード配
線である。
説明する。 実施の形態１．図１はこの発明の実施の形態１によるボ
ード配線故障検出装置を示す構成図である。図におい
て、１はＩＣ実装ボード、２はＩＣ実装ボード１上に設
けた周辺装置、３はＩＣ実装ボード１上に設けたマイク
ロコンピュータ、４はＩＣ実装ボード１上に設け、周辺
装置２とマイクロコンピュータ３とを接続するボード配
線である。
【００１３】上記マイクロコンピュータ３は、周辺装置
２から出力されるアナログ入力電圧をデジタル出力電圧
に変換する入力手段としてのアナログ／デジタル変換器
（以下、Ａ／Ｄ変換器と称する）３１と、前記デジタル
出力電圧を格納する第１記憶手段としてのレジスタ３２
と、ボード配線が正常である時に前記レジスタ３２に格
納されると期待される値を格納した第２記憶手段として
のレジスタ３３と、前記レジスタ３２および前記レジス
タ３３の格納値を比較して前記ボード配線４の故障判定
信号を出力する比較判定手段としての比較判定器３４と
を備え、特にレジスタ３２、レジスタ３３、比較判定器
３４により判定回路３５を構成している。
２から出力されるアナログ入力電圧をデジタル出力電圧
に変換する入力手段としてのアナログ／デジタル変換器
（以下、Ａ／Ｄ変換器と称する）３１と、前記デジタル
出力電圧を格納する第１記憶手段としてのレジスタ３２
と、ボード配線が正常である時に前記レジスタ３２に格
納されると期待される値を格納した第２記憶手段として
のレジスタ３３と、前記レジスタ３２および前記レジス
タ３３の格納値を比較して前記ボード配線４の故障判定
信号を出力する比較判定手段としての比較判定器３４と
を備え、特にレジスタ３２、レジスタ３３、比較判定器
３４により判定回路３５を構成している。
【００１４】次に動作について説明する。まず、全体の
動作について説明する。ボード使用時にリセット信号を
解除すると、ボード故障検出モードとなる。このボード
故障検出モードとは、通常ボード上のマイクロコンピュ
ータ３と周辺装置２間のデータ通信のために、使用して
いるボード配線４を、通常使用している周辺装置２また
はマイクロコンピュータ３から出力される信号をチェッ
ク信号として利用して故障検出しようとするものであ
り、リセット解除後毎に行う。周辺装置２は故障検出の
ために、任意の一定時間アナログ値を出力した後、通常
の動作に復帰する。マイクロコンピュータ３は任意の一
定時間の間に故障判定を行った後、通常の動作に復帰す
る。
動作について説明する。ボード使用時にリセット信号を
解除すると、ボード故障検出モードとなる。このボード
故障検出モードとは、通常ボード上のマイクロコンピュ
ータ３と周辺装置２間のデータ通信のために、使用して
いるボード配線４を、通常使用している周辺装置２また
はマイクロコンピュータ３から出力される信号をチェッ
ク信号として利用して故障検出しようとするものであ
り、リセット解除後毎に行う。周辺装置２は故障検出の
ために、任意の一定時間アナログ値を出力した後、通常
の動作に復帰する。マイクロコンピュータ３は任意の一
定時間の間に故障判定を行った後、通常の動作に復帰す
る。
【００１５】次にボード故障検出動作を詳細に説明す
る。上記のように、リセット信号解除後、ボード故障検
出モードになると、周辺装置２は故障検出のために、一
定時間ハードウエアまたはソフトウエアによって設定さ
れたアナログ電圧を出力する。周辺回路２から出力され
たアナログ電圧は、ボード配線４によってマイクロコン
ピュータ３内のＡ／Ｄ変換器３１に供給される。Ａ／Ｄ
変換器３１は、任意の一定時間アナログ値をデジタル値
に変換しレジスタ３２にデータを格納する。このレジス
タ３２に格納された値はレジスタ３３の格納値と比較判
定器３４で比較される。
る。上記のように、リセット信号解除後、ボード故障検
出モードになると、周辺装置２は故障検出のために、一
定時間ハードウエアまたはソフトウエアによって設定さ
れたアナログ電圧を出力する。周辺回路２から出力され
たアナログ電圧は、ボード配線４によってマイクロコン
ピュータ３内のＡ／Ｄ変換器３１に供給される。Ａ／Ｄ
変換器３１は、任意の一定時間アナログ値をデジタル値
に変換しレジスタ３２にデータを格納する。このレジス
タ３２に格納された値はレジスタ３３の格納値と比較判
定器３４で比較される。
【００１６】比較された結果、レジスタ３２とレジスタ
３３の内容に違いがある場合、判定結果ＮＧの信号を判
定回路３５から出力し、マイクロコンピュータ３は停止
する。故障判定の信号が出力されるため、外部からボー
ド故障の判断が可能となり、ボードの使用を中止するこ
とができる。
３３の内容に違いがある場合、判定結果ＮＧの信号を判
定回路３５から出力し、マイクロコンピュータ３は停止
する。故障判定の信号が出力されるため、外部からボー
ド故障の判断が可能となり、ボードの使用を中止するこ
とができる。
【００１７】また、比較された結果、レジスタ３２とレ
ジスタ３３の内容が一致した場合、判定結果ＯＫの信号
を判定回路３５から出力し、マイクロコンピュータ３は
任意の一定時間経過後に、通常の動作に復帰する。周辺
装置２も任意の一定時間経過後に、通常の動作に復帰す
る。
ジスタ３３の内容が一致した場合、判定結果ＯＫの信号
を判定回路３５から出力し、マイクロコンピュータ３は
任意の一定時間経過後に、通常の動作に復帰する。周辺
装置２も任意の一定時間経過後に、通常の動作に復帰す
る。
【００１８】周辺装置２とマイクロコンピュータ３が故
障検出をする時間やタイミングは、ハードウエアまたは
ソフトウエアによって同期設定されている。また、周辺
装置２とマイクロコンピュータ３が通常の動作に復帰す
る時間やタイミングは、ハードウエアまたはソフトウエ
アによって同期設定されているため、以後の動作が可能
である。
障検出をする時間やタイミングは、ハードウエアまたは
ソフトウエアによって同期設定されている。また、周辺
装置２とマイクロコンピュータ３が通常の動作に復帰す
る時間やタイミングは、ハードウエアまたはソフトウエ
アによって同期設定されているため、以後の動作が可能
である。
【００１９】以上のように、この実施の形態１によれ
ば、リセット信号解除後毎に周辺装置２から出力される
アナログ電圧を、ボード配線４を介してマイクロコンピ
ュータ３のアナログ／デジタル変換器３１に入力するこ
とにより、ボード配線４の故障検出を行うことができ、
ボード配線４の故障に気付かず使用した場合における不
具合、事故等を未然に防止できる。また、ボード配線４
の故障検出をマイクロコンピュータ３に内蔵されて使用
しているアナログ／デジタル変換器３１、レジスタ３
２，３３を利用して行うので、故障検出用ＩＣを新たに
追加する必要がなく、コストと設計時間を削減できる。
ば、リセット信号解除後毎に周辺装置２から出力される
アナログ電圧を、ボード配線４を介してマイクロコンピ
ュータ３のアナログ／デジタル変換器３１に入力するこ
とにより、ボード配線４の故障検出を行うことができ、
ボード配線４の故障に気付かず使用した場合における不
具合、事故等を未然に防止できる。また、ボード配線４
の故障検出をマイクロコンピュータ３に内蔵されて使用
しているアナログ／デジタル変換器３１、レジスタ３
２，３３を利用して行うので、故障検出用ＩＣを新たに
追加する必要がなく、コストと設計時間を削減できる。
【００２０】実施の形態２．図２はこの発明の実施の形
態２によるボード配線故障検出装置を示す構成図であ
る。図において、３６は周辺装置２から供給されるパル
スをカウントする入力手段としてのパルスカウントタイ
マであり、他の構成要素は前記図１に示す構成と同一で
あるから、同一部分には同一符号を付して重複説明を省
略する。
態２によるボード配線故障検出装置を示す構成図であ
る。図において、３６は周辺装置２から供給されるパル
スをカウントする入力手段としてのパルスカウントタイ
マであり、他の構成要素は前記図１に示す構成と同一で
あるから、同一部分には同一符号を付して重複説明を省
略する。
【００２１】次に動作について説明する。まず、全体の
動作について説明する。ボード使用時にリセット信号を
解除すると、ボード故障検出モードとなり、周辺装置２
は故障検出のために、任意の一定時間パルスを出力した
後、通常の動作に復帰する。マイクロコンピュータ３は
任意の一定時間の間に故障判定を行った後、通常の動作
に復帰する。
動作について説明する。ボード使用時にリセット信号を
解除すると、ボード故障検出モードとなり、周辺装置２
は故障検出のために、任意の一定時間パルスを出力した
後、通常の動作に復帰する。マイクロコンピュータ３は
任意の一定時間の間に故障判定を行った後、通常の動作
に復帰する。
【００２２】次にボード故障検出動作を詳細に説明す
る。上記のように、リセット信号解除後、ボード故障検
出モードになると、周辺装置２は故障検出のために、一
定時間ハードウエアまたはソフトウエアによって設定さ
れた回数のパルスを出力する。周辺回路２から出力され
たパルスは、ボード配線４によってマイクロコンピュー
タ３内のパルスカウントタイマ３６に供給される。パル
スカウントタイマ３６は、任意の一定時間パルスをカウ
ントしレジスタ３２にデータを格納する。このレジスタ
３２に格納された値はレジスタ３３の格納値と比較判定
器３４で比較される。
る。上記のように、リセット信号解除後、ボード故障検
出モードになると、周辺装置２は故障検出のために、一
定時間ハードウエアまたはソフトウエアによって設定さ
れた回数のパルスを出力する。周辺回路２から出力され
たパルスは、ボード配線４によってマイクロコンピュー
タ３内のパルスカウントタイマ３６に供給される。パル
スカウントタイマ３６は、任意の一定時間パルスをカウ
ントしレジスタ３２にデータを格納する。このレジスタ
３２に格納された値はレジスタ３３の格納値と比較判定
器３４で比較される。
【００２３】比較された結果、レジスタ３２とレジスタ
３３の内容に違いがある場合、判定結果ＮＧの信号を判
定回路３５から出力し、マイクロコンピュータ３は停止
する。故障判定の信号が出力されるため、外部からボー
ド故障の判断が可能となり、ボードの使用を中止するこ
とができる。
３３の内容に違いがある場合、判定結果ＮＧの信号を判
定回路３５から出力し、マイクロコンピュータ３は停止
する。故障判定の信号が出力されるため、外部からボー
ド故障の判断が可能となり、ボードの使用を中止するこ
とができる。
【００２４】また、比較された結果、レジスタ３２とレ
ジスタ３３の内容が一致した場合、判定結果ＯＫの信号
を判定回路３５から出力し、マイクロコンピュータ３は
任意の一定時間経過後に、通常の動作に復帰する。周辺
装置２も任意の一定時間経過後に、通常の動作に復帰す
る。
ジスタ３３の内容が一致した場合、判定結果ＯＫの信号
を判定回路３５から出力し、マイクロコンピュータ３は
任意の一定時間経過後に、通常の動作に復帰する。周辺
装置２も任意の一定時間経過後に、通常の動作に復帰す
る。
【００２５】周辺装置２とマイクロコンピュータ３が故
障検出をする時間やタイミングは、ハードウエアまたは
ソフトウエアによって同期設定されている。また、周辺
装置２とマイクロコンピュータ３が通常の動作に復帰す
る時間やタイミングは、ハードウエアまたはソフトウエ
アによって同期設定されているため、以後の動作が可能
である。
障検出をする時間やタイミングは、ハードウエアまたは
ソフトウエアによって同期設定されている。また、周辺
装置２とマイクロコンピュータ３が通常の動作に復帰す
る時間やタイミングは、ハードウエアまたはソフトウエ
アによって同期設定されているため、以後の動作が可能
である。
【００２６】以上のように、この実施の形態２によれ
ば、リセット信号解除後毎に周辺装置２から出力される
パルスを、ボード配線４を介してマイクロコンピュータ
３のパルスカウントタイマでカウントすることにより、
ボード配線４の故障検出を行うことができ、ボード配線
４の故障に気付かず使用した場合における不具合、事故
等を未然に防止できる。また、ボード配線４の故障検出
をマイクロコンピュータ３に内蔵されたパルスカウント
タイマ３６、レジスタ３２，３３を利用して行うので、
故障検出用ＩＣを新たに追加する必要がない。
ば、リセット信号解除後毎に周辺装置２から出力される
パルスを、ボード配線４を介してマイクロコンピュータ
３のパルスカウントタイマでカウントすることにより、
ボード配線４の故障検出を行うことができ、ボード配線
４の故障に気付かず使用した場合における不具合、事故
等を未然に防止できる。また、ボード配線４の故障検出
をマイクロコンピュータ３に内蔵されたパルスカウント
タイマ３６、レジスタ３２，３３を利用して行うので、
故障検出用ＩＣを新たに追加する必要がない。
【００２７】実施の形態３．図３はこの発明の実施の形
態３によるボード配線故障検出装置を示す構成図であ
る。図において、３は第１周辺装置２ａおよび第２周辺
装置２ｂと第１ボード配線４ａおよび第２ボード配線４
ｂを介して接続されたマイクロコンピュータ、５ａおよ
び５ｂはリセット信号解除後、任意に設定された時間、
第１ボード配線４ａおよび第２ボード配線４ｂを配線チ
ェック用支線６に切り替え接続する第１切替スイッチお
よび第２切替スイッチである。
態３によるボード配線故障検出装置を示す構成図であ
る。図において、３は第１周辺装置２ａおよび第２周辺
装置２ｂと第１ボード配線４ａおよび第２ボード配線４
ｂを介して接続されたマイクロコンピュータ、５ａおよ
び５ｂはリセット信号解除後、任意に設定された時間、
第１ボード配線４ａおよび第２ボード配線４ｂを配線チ
ェック用支線６に切り替え接続する第１切替スイッチお
よび第２切替スイッチである。
【００２８】上記マイクロコンピュータ３は、第１周辺
装置２ａに信号を出力する出力手段としてデジタル／ア
ナログ変換器（以下、Ｄ／Ａ変換器と称する）３７、前
記第２周辺装置２ｂから出力された信号を入力する入力
手段としてのアナログ／デジタル変換器（以下、Ａ／Ｄ
変換器と称する）３８を有し、他の構成要素は前記図１
に示す構成と同一であるから、同一部分には同一符号を
付して重複説明を省略する。
装置２ａに信号を出力する出力手段としてデジタル／ア
ナログ変換器（以下、Ｄ／Ａ変換器と称する）３７、前
記第２周辺装置２ｂから出力された信号を入力する入力
手段としてのアナログ／デジタル変換器（以下、Ａ／Ｄ
変換器と称する）３８を有し、他の構成要素は前記図１
に示す構成と同一であるから、同一部分には同一符号を
付して重複説明を省略する。
【００２９】次に動作について説明する。まず、全体の
動作について説明する。ボード使用時にリセット信号を
解除すると、ボード検出モードとなる。第１、第２周辺
装置２ａ，２ｂはリセット信号解除後は停止しており、
任意の一定時間経過後に通常動作に復帰する。第１、第
２切替スイッチ５ａおよび５ｂは、リセット信号解除
後、通常使用する経路（Ａ−Ｂ，Ｄ−Ｅ）から配線チェ
ック用支線６（Ａ−Ｃ，Ｄ−Ｆ）に切り替わり、任意の
一定時間後に通常使用する経路に復帰する。マイクロコ
ンピュータ３は任意の一定時間の間に故障判定を行った
後、通常の動作に復帰する。
動作について説明する。ボード使用時にリセット信号を
解除すると、ボード検出モードとなる。第１、第２周辺
装置２ａ，２ｂはリセット信号解除後は停止しており、
任意の一定時間経過後に通常動作に復帰する。第１、第
２切替スイッチ５ａおよび５ｂは、リセット信号解除
後、通常使用する経路（Ａ−Ｂ，Ｄ−Ｅ）から配線チェ
ック用支線６（Ａ−Ｃ，Ｄ−Ｆ）に切り替わり、任意の
一定時間後に通常使用する経路に復帰する。マイクロコ
ンピュータ３は任意の一定時間の間に故障判定を行った
後、通常の動作に復帰する。
【００３０】次にボード故障検出動作を詳細に説明す
る。上記のように、リセット信号解除後、ボード故障検
出モードになると、第１、第２周辺装置２ａ，２ｂはハ
ードウエアまたはソフトウエアによって設定された任意
の一定時間停止する。第１、第２切替スイッチ５ａおよ
び５ｂは、通常使用する経路（Ａ−Ｂ，Ｄ−Ｅ）から配
線チェック用支線６（Ａ−Ｃ，Ｄ−Ｆ）に切り替わる。
る。上記のように、リセット信号解除後、ボード故障検
出モードになると、第１、第２周辺装置２ａ，２ｂはハ
ードウエアまたはソフトウエアによって設定された任意
の一定時間停止する。第１、第２切替スイッチ５ａおよ
び５ｂは、通常使用する経路（Ａ−Ｂ，Ｄ−Ｅ）から配
線チェック用支線６（Ａ−Ｃ，Ｄ−Ｆ）に切り替わる。
【００３１】これによって、Ｄ／Ａ変換器３７−ボード
配線４ａ−切替スイッチ５ａ（Ａ−Ｃ）−配線チェック
用支線６−切替スイッチ５ｂ（Ｆ−Ｄ）−ボード配線４
ｂ−Ａ／Ｄ変換器３８のボード配線チェック用のパスが
できる。次にハードウエアまたはソフトウエアによって
設定されたアナログ電圧をＤ／Ａ変換器３７から一定時
間出力する。このアナログ電圧は、ボード配線４ａ−切
替スイッチ５ａ（Ａ−Ｃ）−配線チェック用支線６−切
替スイッチ５ｂ（Ｆ−Ｄ）−ボード配線４ｂを通じてＡ
／Ｄ変換器３８に供給される。Ａ／Ｄ変換器３８はハー
ドウエアまたはソフトウエアによって設定された任意の
一定時間、デジタル変換出力をレジスタ３２に格納す
る。判定回路３５内のレジスタ３３にはボード配線が正
常である時にレジスタ３２に格納されると期待される値
が任意に格納されており、比較判定器３４によって比較
される。
配線４ａ−切替スイッチ５ａ（Ａ−Ｃ）−配線チェック
用支線６−切替スイッチ５ｂ（Ｆ−Ｄ）−ボード配線４
ｂ−Ａ／Ｄ変換器３８のボード配線チェック用のパスが
できる。次にハードウエアまたはソフトウエアによって
設定されたアナログ電圧をＤ／Ａ変換器３７から一定時
間出力する。このアナログ電圧は、ボード配線４ａ−切
替スイッチ５ａ（Ａ−Ｃ）−配線チェック用支線６−切
替スイッチ５ｂ（Ｆ−Ｄ）−ボード配線４ｂを通じてＡ
／Ｄ変換器３８に供給される。Ａ／Ｄ変換器３８はハー
ドウエアまたはソフトウエアによって設定された任意の
一定時間、デジタル変換出力をレジスタ３２に格納す
る。判定回路３５内のレジスタ３３にはボード配線が正
常である時にレジスタ３２に格納されると期待される値
が任意に格納されており、比較判定器３４によって比較
される。
【００３２】比較された結果、レジスタ３２とレジスタ
３３の内容に違いがある場合、判定結果、ＮＧの信号を
判定回路３５から出力し、マイクロコンピュータ３は停
止する。故障判定の信号が出力されるため、外部からボ
ード故障の判断が可能なので、ボードの使用を中止する
ことができる。
３３の内容に違いがある場合、判定結果、ＮＧの信号を
判定回路３５から出力し、マイクロコンピュータ３は停
止する。故障判定の信号が出力されるため、外部からボ
ード故障の判断が可能なので、ボードの使用を中止する
ことができる。
【００３３】また、比較された結果、レジスタ３２とレ
ジスタ３３の内容が一致した場合、判定結果ＯＫの信号
を判定回路３５から出力し、マイクロコンピュータ３は
任意の一定時間経過後に、通常の動作に復帰する。周辺
装置２も任意の一定時間経過後に、通常の動作に復帰す
る。
ジスタ３３の内容が一致した場合、判定結果ＯＫの信号
を判定回路３５から出力し、マイクロコンピュータ３は
任意の一定時間経過後に、通常の動作に復帰する。周辺
装置２も任意の一定時間経過後に、通常の動作に復帰す
る。
【００３４】周辺装置２とマイクロコンピュータ３が故
障検出をする時間やタイミングは、ハードウエアまたは
ソフトウエアによって同期設定されている。また、周辺
装置２とマイクロコンピュータ３が通常の動作に復帰す
る時間やタイミングは、ハードウエアまたはソフトウエ
アによって同期設定されているため、以後の動作が可能
である。
障検出をする時間やタイミングは、ハードウエアまたは
ソフトウエアによって同期設定されている。また、周辺
装置２とマイクロコンピュータ３が通常の動作に復帰す
る時間やタイミングは、ハードウエアまたはソフトウエ
アによって同期設定されているため、以後の動作が可能
である。
【００３５】以上のように、実施の形態３によれば、リ
セット信号解除後毎にマイクロコンピュータ３のＤ／Ａ
変換器３７から出力されるアナログ信号を、ボード配線
４を介してマイクロコンピュータのＡ／Ｄ変換器３８に
入力することにより、マイクロコンピュータ自身でボー
ド配線４の故障検出を行うことができ、ボード配線４の
故障に気付かず使用した場合における不具合、事故等を
未然に防止できる。また、ボード配線４の故障検出をマ
イクロコンピュータ３に内蔵されたＤ／Ａ変換器３７、
Ａ／Ｄ変換器３８、レジスタ３２，３３を利用して行う
ので、故障検出用ＩＣを新たに追加する必要がない。
セット信号解除後毎にマイクロコンピュータ３のＤ／Ａ
変換器３７から出力されるアナログ信号を、ボード配線
４を介してマイクロコンピュータのＡ／Ｄ変換器３８に
入力することにより、マイクロコンピュータ自身でボー
ド配線４の故障検出を行うことができ、ボード配線４の
故障に気付かず使用した場合における不具合、事故等を
未然に防止できる。また、ボード配線４の故障検出をマ
イクロコンピュータ３に内蔵されたＤ／Ａ変換器３７、
Ａ／Ｄ変換器３８、レジスタ３２，３３を利用して行う
ので、故障検出用ＩＣを新たに追加する必要がない。
【００３６】実施の形態４．図４はこの発明の実施の形
態４によるボード配線故障検出装置を示す構成図であ
る。図において、マイクロコンピュータ３は、リセット
信号解除後、所定時間パルスを出力するパルス出力タイ
マ（出力手段）３９、リセット信号解除後、所定時間入
力パルスをカウントするパルスカウントタイマ（入力手
段）４０を備えており、他の構成要素は図３に示す構成
と同一であるから、同一部分には同一符号を付して重複
説明を省略する。
態４によるボード配線故障検出装置を示す構成図であ
る。図において、マイクロコンピュータ３は、リセット
信号解除後、所定時間パルスを出力するパルス出力タイ
マ（出力手段）３９、リセット信号解除後、所定時間入
力パルスをカウントするパルスカウントタイマ（入力手
段）４０を備えており、他の構成要素は図３に示す構成
と同一であるから、同一部分には同一符号を付して重複
説明を省略する。
【００３７】次に動作について説明する。まず、全体の
動作について説明する。ボード使用時にリセット信号を
解除すると、ボード検出モードとなる。第１、第２周辺
装置２ａ，２ｂはリセット信号解除後は停止しており、
任意の一定時間経過後に通常動作に復帰する。第１、第
２切替スイッチ５ａおよび５ｂは、リセット信号解除
後、通常使用する経路（Ａ−Ｂ，Ｄ−Ｅ）から配線チェ
ック用支線６（Ａ−Ｃ，Ｄ−Ｆ）に切り替わり、任意の
一定時間後に通常使用する経路に復帰する。マイクロコ
ンピュータ３は任意の一定時間の間に故障判定を行った
後、通常の動作に復帰する。
動作について説明する。ボード使用時にリセット信号を
解除すると、ボード検出モードとなる。第１、第２周辺
装置２ａ，２ｂはリセット信号解除後は停止しており、
任意の一定時間経過後に通常動作に復帰する。第１、第
２切替スイッチ５ａおよび５ｂは、リセット信号解除
後、通常使用する経路（Ａ−Ｂ，Ｄ−Ｅ）から配線チェ
ック用支線６（Ａ−Ｃ，Ｄ−Ｆ）に切り替わり、任意の
一定時間後に通常使用する経路に復帰する。マイクロコ
ンピュータ３は任意の一定時間の間に故障判定を行った
後、通常の動作に復帰する。
【００３８】次にボード故障検出動作を詳細に説明す
る。上記のように、リセット信号解除後、ボード故障検
出モードになると、第１、第２周辺装置２ａ，２ｂはハ
ードウエアまたはソフトウエアによって設定された任意
の一定時間停止する。第１、第２切替スイッチ５ａおよ
び５ｂは、通常使用する経路（Ａ−Ｂ，Ｄ−Ｅ）から配
線チェック用支線６（Ａ−Ｃ，Ｄ−Ｆ）に切り替わる。
る。上記のように、リセット信号解除後、ボード故障検
出モードになると、第１、第２周辺装置２ａ，２ｂはハ
ードウエアまたはソフトウエアによって設定された任意
の一定時間停止する。第１、第２切替スイッチ５ａおよ
び５ｂは、通常使用する経路（Ａ−Ｂ，Ｄ−Ｅ）から配
線チェック用支線６（Ａ−Ｃ，Ｄ−Ｆ）に切り替わる。
【００３９】これによって、パルス出力タイマ３９−ボ
ード配線４ａ−切替スイッチ５ａ（Ａ−Ｃ）−配線チェ
ック用支線６−切替スイッチ５ｂ（Ｆ−Ｄ）−ボード配
線４ｂ−パルスカウントタイマ４０のボード配線チェッ
ク用のパスができる。次にハードウエアまたはソフトウ
エアによって設定された回数のパルスをパルス出力タイ
マ３９から一定時間出力する。このパルスは、ボード配
線４ａ−切替スイッチ５ａ（Ａ−Ｃ）−配線チェック用
支線６−切替スイッチ５ｂ（Ｆ−Ｄ）−ボード配線４ｂ
を通じてパルスカウントタイマ４０に供給される。パル
スカウントタイマ４０はハードウエアまたはソフトウエ
アによって設定された任意の一定時間、信号をカウント
しレジスタ３２に格納する。判定回路３５内のレジスタ
３３にはボード配線が正常である時にレジスタ３２に格
納されると期待される値が任意に格納されており、比較
判定器３４によって比較される。
ード配線４ａ−切替スイッチ５ａ（Ａ−Ｃ）−配線チェ
ック用支線６−切替スイッチ５ｂ（Ｆ−Ｄ）−ボード配
線４ｂ−パルスカウントタイマ４０のボード配線チェッ
ク用のパスができる。次にハードウエアまたはソフトウ
エアによって設定された回数のパルスをパルス出力タイ
マ３９から一定時間出力する。このパルスは、ボード配
線４ａ−切替スイッチ５ａ（Ａ−Ｃ）−配線チェック用
支線６−切替スイッチ５ｂ（Ｆ−Ｄ）−ボード配線４ｂ
を通じてパルスカウントタイマ４０に供給される。パル
スカウントタイマ４０はハードウエアまたはソフトウエ
アによって設定された任意の一定時間、信号をカウント
しレジスタ３２に格納する。判定回路３５内のレジスタ
３３にはボード配線が正常である時にレジスタ３２に格
納されると期待される値が任意に格納されており、比較
判定器３４によって比較される。
【００４０】比較された結果、レジスタ３２とレジスタ
３３の内容に違いがある場合、判定結果ＮＧの信号を判
定回路３５から出力し、マイクロコンピュータ３は停止
する。故障判定の信号が出力されるため、外部からボー
ド故障の判断が可能となり、ボードの使用を中止するこ
とができる。
３３の内容に違いがある場合、判定結果ＮＧの信号を判
定回路３５から出力し、マイクロコンピュータ３は停止
する。故障判定の信号が出力されるため、外部からボー
ド故障の判断が可能となり、ボードの使用を中止するこ
とができる。
【００４１】また、比較された結果、レジスタ３２とレ
ジスタ３３の内容が一致した場合、判定結果ＯＫの信号
を判定回路３５から出力し、マイクロコンピュータ３は
任意の一定時間経過後に、通常の動作に復帰する。周辺
装置２も任意の一定時間経過後に、通常の動作に復帰す
る。
ジスタ３３の内容が一致した場合、判定結果ＯＫの信号
を判定回路３５から出力し、マイクロコンピュータ３は
任意の一定時間経過後に、通常の動作に復帰する。周辺
装置２も任意の一定時間経過後に、通常の動作に復帰す
る。
【００４２】周辺装置２とマイクロコンピュータ３およ
び切替スイッチ５ａ，５ｂが故障検出をする時間やタイ
ミングは、ハードウエアまたはソフトウエアによって同
期設定されている。また、周辺装置２とマイクロコンピ
ュータ３および切替スイッチ５ａ，５ｂが通常の動作に
復帰する時間やタイミングは、ハードウエアまたはソフ
トウエアによって同期設定されているため、以後の動作
が可能である。
び切替スイッチ５ａ，５ｂが故障検出をする時間やタイ
ミングは、ハードウエアまたはソフトウエアによって同
期設定されている。また、周辺装置２とマイクロコンピ
ュータ３および切替スイッチ５ａ，５ｂが通常の動作に
復帰する時間やタイミングは、ハードウエアまたはソフ
トウエアによって同期設定されているため、以後の動作
が可能である。
【００４３】以上のように、この実施の形態４によれ
ば、リセット信号解除後毎にマイクロコンピュータ３の
パルス出力タイマ３９から出力されるパルスを、ボード
配線４を介してマイクロコンピュータ３のパルスカウン
トタイマ４０でカウントすることにより、マイクロコン
ピュータ自身でボード配線４の故障検出を行うことがで
き、ボード配線の故障に気付かず使用した場合における
不具合、事故等を未然に防止できる。また、故障検出を
マイクロコンピュータ３に内蔵されたパルス出力タイマ
３９、パルスカウントタイマ４０、レジスタ３２，３３
を利用して行うので、故障検出用ＩＣを新たに追加する
必要がない。
ば、リセット信号解除後毎にマイクロコンピュータ３の
パルス出力タイマ３９から出力されるパルスを、ボード
配線４を介してマイクロコンピュータ３のパルスカウン
トタイマ４０でカウントすることにより、マイクロコン
ピュータ自身でボード配線４の故障検出を行うことがで
き、ボード配線の故障に気付かず使用した場合における
不具合、事故等を未然に防止できる。また、故障検出を
マイクロコンピュータ３に内蔵されたパルス出力タイマ
３９、パルスカウントタイマ４０、レジスタ３２，３３
を利用して行うので、故障検出用ＩＣを新たに追加する
必要がない。
【００４４】実施の形態５．図５はこの発明の実施の形
態５によるボード配線故障検出装置を示す構成図であ
る。図において、マイクロコンピュータ３は、データを
出力する出力手段としてのシリアル通信出力回路４１
と、データを入力する入力手段としてのシリアル通信入
力回路４２を備えており、他の構成要素は前記図３に示
す構成と同一であるから、同一部分には同一符号を付し
て重複説明を省略する。
態５によるボード配線故障検出装置を示す構成図であ
る。図において、マイクロコンピュータ３は、データを
出力する出力手段としてのシリアル通信出力回路４１
と、データを入力する入力手段としてのシリアル通信入
力回路４２を備えており、他の構成要素は前記図３に示
す構成と同一であるから、同一部分には同一符号を付し
て重複説明を省略する。
【００４５】次に動作について説明する。まず、全体の
動作について説明する。ボード使用時にリセット信号を
解除すると、ボード検出モードとなる。第１、第２周辺
装置２ａ，２ｂはリセット信号解除後は停止しており、
任意の一定時間経過後に通常動作に復帰する。第１、第
２切替スイッチ５ａおよび５ｂは、リセット信号解除
後、通常使用する経路（Ａ−Ｂ，Ｄ−Ｅ）から配線チェ
ック用支線６（Ａ−Ｃ，Ｄ−Ｆ）に切り替わり、任意の
一定時間後に通常使用する経路に復帰する。マイクロコ
ンピュータ３は任意の一定時間の間に故障判定を行った
後、通常の動作に復帰する。
動作について説明する。ボード使用時にリセット信号を
解除すると、ボード検出モードとなる。第１、第２周辺
装置２ａ，２ｂはリセット信号解除後は停止しており、
任意の一定時間経過後に通常動作に復帰する。第１、第
２切替スイッチ５ａおよび５ｂは、リセット信号解除
後、通常使用する経路（Ａ−Ｂ，Ｄ−Ｅ）から配線チェ
ック用支線６（Ａ−Ｃ，Ｄ−Ｆ）に切り替わり、任意の
一定時間後に通常使用する経路に復帰する。マイクロコ
ンピュータ３は任意の一定時間の間に故障判定を行った
後、通常の動作に復帰する。
【００４６】次にボード故障検出動作を詳細に説明す
る。上記のように、リセット信号解除後、ボード故障検
出モードになると、第１、第２周辺装置２ａ，２ｂはハ
ードウエアまたはソフトウエアによって設定された任意
の一定時間停止する。第１、第２切替スイッチ５ａおよ
び５ｂは、通常使用する経路（Ａ−Ｂ，Ｄ−Ｅ）から配
線チェック用支線６（Ａ−Ｃ，Ｄ−Ｆ）に切り替わる。
る。上記のように、リセット信号解除後、ボード故障検
出モードになると、第１、第２周辺装置２ａ，２ｂはハ
ードウエアまたはソフトウエアによって設定された任意
の一定時間停止する。第１、第２切替スイッチ５ａおよ
び５ｂは、通常使用する経路（Ａ−Ｂ，Ｄ−Ｅ）から配
線チェック用支線６（Ａ−Ｃ，Ｄ−Ｆ）に切り替わる。
【００４７】これによって、シリアル通信出力回路４１
−ボード配線４ａ−切替スイッチ５ａ（Ａ−Ｃ）−配線
チェック用支線６−切替スイッチ５ｂ（Ｆ−Ｄ）−ボー
ド配線４ｂ−シリアル通信入力回路４２のボード配線チ
ェック用のパスができる。次にハードウエアまたはソフ
トウエアによって設定された回数のシリアル信号をシリ
アル通信出力回路４１から一定時間出力する。このシリ
アル信号は、ボード配線４ａ−切替スイッチ５ａ（Ａ−
Ｃ）−配線チェック用支線６−切替スイッチ５ｂ（Ｆ−
Ｄ）−ボード配線４ｂを通じてシリアル通信入力回路４
２に供給される。シリアル通信入力回路４２はハードウ
エアまたはソフトウエアによって設定された任意の一定
時間、信号を受信しレジスタ３２に格納する。判定回路
３５内のレジスタ３３にはボード配線が正常である時に
レジスタ３２に格納されると期待される値が任意に格納
されており、比較判定器３４によって比較される。
−ボード配線４ａ−切替スイッチ５ａ（Ａ−Ｃ）−配線
チェック用支線６−切替スイッチ５ｂ（Ｆ−Ｄ）−ボー
ド配線４ｂ−シリアル通信入力回路４２のボード配線チ
ェック用のパスができる。次にハードウエアまたはソフ
トウエアによって設定された回数のシリアル信号をシリ
アル通信出力回路４１から一定時間出力する。このシリ
アル信号は、ボード配線４ａ−切替スイッチ５ａ（Ａ−
Ｃ）−配線チェック用支線６−切替スイッチ５ｂ（Ｆ−
Ｄ）−ボード配線４ｂを通じてシリアル通信入力回路４
２に供給される。シリアル通信入力回路４２はハードウ
エアまたはソフトウエアによって設定された任意の一定
時間、信号を受信しレジスタ３２に格納する。判定回路
３５内のレジスタ３３にはボード配線が正常である時に
レジスタ３２に格納されると期待される値が任意に格納
されており、比較判定器３４によって比較される。
【００４８】比較された結果、レジスタ３２とレジスタ
３３の内容に違いがある場合、判定結果ＮＧの信号を判
定回路３５から出力し、マイクロコンピュータ３は停止
する。故障判定の信号が出力されるため、外部からボー
ド故障の判断が可能となり、ボードの使用を中止するこ
とができる。
３３の内容に違いがある場合、判定結果ＮＧの信号を判
定回路３５から出力し、マイクロコンピュータ３は停止
する。故障判定の信号が出力されるため、外部からボー
ド故障の判断が可能となり、ボードの使用を中止するこ
とができる。
【００４９】また、比較された結果、レジスタ３２とレ
ジスタ３３の内容が一致した場合、判定結果ＯＫの信号
を判定回路３５から出力し、マイクロコンピュータ３は
任意の一定時間経過後に、通常の動作に復帰する。周辺
装置２も任意の一定時間経過後に、通常の動作に復帰す
る。
ジスタ３３の内容が一致した場合、判定結果ＯＫの信号
を判定回路３５から出力し、マイクロコンピュータ３は
任意の一定時間経過後に、通常の動作に復帰する。周辺
装置２も任意の一定時間経過後に、通常の動作に復帰す
る。
【００５０】周辺装置２とマイクロコンピュータ３およ
び切替スイッチ５ａ，５ｂが故障検出をする時間やタイ
ミングは、ハードウエアまたはソフトウエアによって同
期設定されている。また、周辺装置２とマイクロコンピ
ュータ３および切替スイッチ５ａ，５ｂが通常の動作に
復帰する時間やタイミングは、ハードウエアまたはソフ
トウエアによって同期設定されているため、以後の動作
が可能である。
び切替スイッチ５ａ，５ｂが故障検出をする時間やタイ
ミングは、ハードウエアまたはソフトウエアによって同
期設定されている。また、周辺装置２とマイクロコンピ
ュータ３および切替スイッチ５ａ，５ｂが通常の動作に
復帰する時間やタイミングは、ハードウエアまたはソフ
トウエアによって同期設定されているため、以後の動作
が可能である。
【００５１】以上のように、この実施の形態５によれ
ば、リセット信号解除後毎にマイクロコンピュータ３の
シリアル通信出力回路４１から出力されるデータを、ボ
ード配線４を介してマイクロコンピュータ３のシリアル
通信入力回路４２に入力することにより、マイクロコン
ピュータ自身でボード配線４の故障検出を行うことがで
き、ボード配線の故障に気付かず使用した場合における
不具合、事故等を未然に防止できる。また、故障検出を
マイクロコンピュータ３に内蔵されたシリアル通信出力
回路４１、シリアル通信入力回路４２、レジスタ３２，
３３を利用して行うので、故障検出用ＩＣを新たに追加
する必要がない。
ば、リセット信号解除後毎にマイクロコンピュータ３の
シリアル通信出力回路４１から出力されるデータを、ボ
ード配線４を介してマイクロコンピュータ３のシリアル
通信入力回路４２に入力することにより、マイクロコン
ピュータ自身でボード配線４の故障検出を行うことがで
き、ボード配線の故障に気付かず使用した場合における
不具合、事故等を未然に防止できる。また、故障検出を
マイクロコンピュータ３に内蔵されたシリアル通信出力
回路４１、シリアル通信入力回路４２、レジスタ３２，
３３を利用して行うので、故障検出用ＩＣを新たに追加
する必要がない。
【００５２】
【発明の効果】以上のように、請求項１記載の発明によ
れば、周辺装置とボード配線を介して接続されたマイク
ロコンピュータに、リセット信号解除後、前記周辺装置
から出力される任意に設定した信号を入力処理する入力
手段と、この入力手段の出力を格納する第１記憶手段
と、ボード配線が正常である時に前記第１記憶手段に格
納されると期待される値を格納した第２記憶手段とを備
え、比較判定手段は前記第１記憶手段の格納値と前記第
２記憶手段の格納値とを比較して前記ボード配線の故障
判定信号を出力するように構成したので、リセット信号
解除後毎にボード配線の故障検出を行うことができ、ボ
ード配線の故障に気付かず使用した場合における不具
合、事故等を未然に防止できる。また、故障検出をマイ
クロコンピュータで行うので、故障検出用ＩＣを新たに
追加する必要がない等の効果がある。
れば、周辺装置とボード配線を介して接続されたマイク
ロコンピュータに、リセット信号解除後、前記周辺装置
から出力される任意に設定した信号を入力処理する入力
手段と、この入力手段の出力を格納する第１記憶手段
と、ボード配線が正常である時に前記第１記憶手段に格
納されると期待される値を格納した第２記憶手段とを備
え、比較判定手段は前記第１記憶手段の格納値と前記第
２記憶手段の格納値とを比較して前記ボード配線の故障
判定信号を出力するように構成したので、リセット信号
解除後毎にボード配線の故障検出を行うことができ、ボ
ード配線の故障に気付かず使用した場合における不具
合、事故等を未然に防止できる。また、故障検出をマイ
クロコンピュータで行うので、故障検出用ＩＣを新たに
追加する必要がない等の効果がある。
【００５３】請求項２記載の発明によれば、入力手段は
周辺装置から出力されるアナログ信号をデジタル信号に
変換するアナログ／デジタル変換手段で、第１記憶手段
および第２記憶手段はレジスタで構成したので、リセッ
ト信号解除後毎にボード配線の故障検出をマイクロコン
ピュータに内蔵されたアナログ／デジタル変換器、レジ
スタを利用して行うことができ、故障検出用ＩＣを新た
に追加する必要がない等の効果がある。
周辺装置から出力されるアナログ信号をデジタル信号に
変換するアナログ／デジタル変換手段で、第１記憶手段
および第２記憶手段はレジスタで構成したので、リセッ
ト信号解除後毎にボード配線の故障検出をマイクロコン
ピュータに内蔵されたアナログ／デジタル変換器、レジ
スタを利用して行うことができ、故障検出用ＩＣを新た
に追加する必要がない等の効果がある。
【００５４】請求項３記載の発明によれば、入力手段は
周辺装置から出力されるパルス信号を任意に設定した時
間カウントするパルスカウントタイマで、第１記憶手段
および第２記憶手段はレジスタで構成したので、リセッ
ト信号解除後毎にボード配線の故障検出をマイクロコン
ピュータに内蔵されたパルスカウントタイマ、レジスタ
を利用して行うことができ、故障検出用ＩＣを新たに追
加する必要がない等の効果がある。
周辺装置から出力されるパルス信号を任意に設定した時
間カウントするパルスカウントタイマで、第１記憶手段
および第２記憶手段はレジスタで構成したので、リセッ
ト信号解除後毎にボード配線の故障検出をマイクロコン
ピュータに内蔵されたパルスカウントタイマ、レジスタ
を利用して行うことができ、故障検出用ＩＣを新たに追
加する必要がない等の効果がある。
【００５５】請求項４記載の発明によれば、第１周辺装
置および第２周辺装置と第１ボード配線および第２ボー
ド配線を介して接続されたマイクロコンピュータと、リ
セット信号解除後、任意に設定した時間、前記第１ボー
ド配線および第２ボード配線を配線チェック用支線に切
り替え接続するタイマ付きの第１切替スイッチおよび第
２切替スイッチと、前記マイクロコンピュータに、前記
第１周辺装置に信号を出力する出力手段と、前記第２周
辺装置から出力された信号を入力する入力手段と、この
入力手段の出力を格納する第１記憶手段と、前記ボード
配線が正常である時に前記第１記憶手段に格納されると
期待される値を格納した第２記憶手段とを備え、比較判
定手段は前記第１記憶手段の格納値と前記第２記憶手段
の格納値とを比較して前記ボード配線の故障判定信号を
出力するように構成したので、リセット信号解除後毎に
ボード配線の故障検出をマイクロコンピュータ自体で行
うことができ、ボード配線の故障に気付かず使用した場
合における不具合、事故等を未然に防止できる。また、
故障検出用ＩＣを新たに追加する必要がない等の効果が
ある。
置および第２周辺装置と第１ボード配線および第２ボー
ド配線を介して接続されたマイクロコンピュータと、リ
セット信号解除後、任意に設定した時間、前記第１ボー
ド配線および第２ボード配線を配線チェック用支線に切
り替え接続するタイマ付きの第１切替スイッチおよび第
２切替スイッチと、前記マイクロコンピュータに、前記
第１周辺装置に信号を出力する出力手段と、前記第２周
辺装置から出力された信号を入力する入力手段と、この
入力手段の出力を格納する第１記憶手段と、前記ボード
配線が正常である時に前記第１記憶手段に格納されると
期待される値を格納した第２記憶手段とを備え、比較判
定手段は前記第１記憶手段の格納値と前記第２記憶手段
の格納値とを比較して前記ボード配線の故障判定信号を
出力するように構成したので、リセット信号解除後毎に
ボード配線の故障検出をマイクロコンピュータ自体で行
うことができ、ボード配線の故障に気付かず使用した場
合における不具合、事故等を未然に防止できる。また、
故障検出用ＩＣを新たに追加する必要がない等の効果が
ある。
【００５６】請求項５記載の発明によれば、出力手段は
アナログ信号を出力するデジタル／アナログ変換手段
で、入力手段はアナログ信号をデジタル信号に変換する
アナログ／デジタル変換手段で、第１記憶手段および第
２記憶手段はレジスタで構成したので、リセット信号解
除後毎にボード配線の故障検出をマイクロコンピュータ
に内蔵されたＤ／Ａ変換器、Ａ／Ｄ変換器、レジスタを
利用して行うことができ、故障検出用ＩＣを新たに追加
する必要がない等の効果がある。
アナログ信号を出力するデジタル／アナログ変換手段
で、入力手段はアナログ信号をデジタル信号に変換する
アナログ／デジタル変換手段で、第１記憶手段および第
２記憶手段はレジスタで構成したので、リセット信号解
除後毎にボード配線の故障検出をマイクロコンピュータ
に内蔵されたＤ／Ａ変換器、Ａ／Ｄ変換器、レジスタを
利用して行うことができ、故障検出用ＩＣを新たに追加
する必要がない等の効果がある。
【００５７】請求項６記載の発明によれば、出力手段は
リセット信号解除後、所定時間パルスを出力するパルス
出力タイマで、入力手段はリセット信号解除後、所定時
間入力パルスをカウントするパルスカウントタイマで、
第１記憶手段および第２記憶手段はレジスタで構成した
ので、リセット信号解除後毎にボード配線の故障検出を
マイクロコンピュータに内蔵されたパルス出力タイマ、
パルスカウントタイマ、レジスタを利用して行うことが
でき、故障検出用ＩＣを新たに追加する必要がない等の
効果がある。
リセット信号解除後、所定時間パルスを出力するパルス
出力タイマで、入力手段はリセット信号解除後、所定時
間入力パルスをカウントするパルスカウントタイマで、
第１記憶手段および第２記憶手段はレジスタで構成した
ので、リセット信号解除後毎にボード配線の故障検出を
マイクロコンピュータに内蔵されたパルス出力タイマ、
パルスカウントタイマ、レジスタを利用して行うことが
でき、故障検出用ＩＣを新たに追加する必要がない等の
効果がある。
【００５８】請求項７記載の発明によれば、出力手段は
データを出力するシリアル通信出力手段で、入力手段は
データを入力するシリアル通信入力手段で、第１記憶手
段および第２記憶手段はレジスタで構成したので、ボー
ド配線の故障検出をマイクロコンピュータに内蔵された
シリアル通信出力回路、シリアル通信入力回路、レジス
タを利用して行うことができ、故障検出用ＩＣを新たに
追加する必要がない等の効果がある。
データを出力するシリアル通信出力手段で、入力手段は
データを入力するシリアル通信入力手段で、第１記憶手
段および第２記憶手段はレジスタで構成したので、ボー
ド配線の故障検出をマイクロコンピュータに内蔵された
シリアル通信出力回路、シリアル通信入力回路、レジス
タを利用して行うことができ、故障検出用ＩＣを新たに
追加する必要がない等の効果がある。
【図１】 この発明の実施の形態１によるボード配線故
障検出装置の構成図である。
障検出装置の構成図である。
【図２】 この発明の実施の形態２によるボード配線故
障検出装置の構成図である。
障検出装置の構成図である。
【図３】 この発明の実施の形態３によるボード配線故
障検出装置の構成図である。
障検出装置の構成図である。
【図４】 この発明の実施の形態４によるボード配線故
障検出装置の構成図である。
障検出装置の構成図である。
【図５】 この発明の実施の形態５によるボード配線故
障検出装置の構成図である。
障検出装置の構成図である。
２ 周辺装置、２ａ 第１周辺装置、２ｂ 第２周辺装
置、３ マイクロコンピュータ、４ ボード配線、４ａ
第１ボード配線、４ｂ 第２ボード配線、５ａ 第１
切替スイッチ、５ｂ 第２切替スイッチ、６ 配線チェ
ック用支線、３１，３８ Ａ／Ｄ変換器（入力手段）、
３２ レジスタ（第１記憶手段）、３３レジスタ（第２
記憶手段）、３４ 比較判定器（比較判定手段）、３６
パルスカウントタイマ（入力手段）、３７ Ｄ／Ａ変
換器（出力手段）、３９ パルス出力タイマ（出力手
段）、４０ パルスカウントタイマ（入力手段）、４１
シリアル通信出力回路（出力手段）、４２ シリアル通
信入力回路（入力手段）。
置、３ マイクロコンピュータ、４ ボード配線、４ａ
第１ボード配線、４ｂ 第２ボード配線、５ａ 第１
切替スイッチ、５ｂ 第２切替スイッチ、６ 配線チェ
ック用支線、３１，３８ Ａ／Ｄ変換器（入力手段）、
３２ レジスタ（第１記憶手段）、３３レジスタ（第２
記憶手段）、３４ 比較判定器（比較判定手段）、３６
パルスカウントタイマ（入力手段）、３７ Ｄ／Ａ変
換器（出力手段）、３９ パルス出力タイマ（出力手
段）、４０ パルスカウントタイマ（入力手段）、４１
シリアル通信出力回路（出力手段）、４２ シリアル通
信入力回路（入力手段）。
Claims (7)
- 【請求項１】 周辺装置とボード配線を介して接続され
たマイクロコンピュータを有し、このマイクロコンピュ
ータは、リセット信号解除後、前記周辺装置から出力さ
れる任意に設定した信号を入力処理する入力手段と、こ
の入力手段の出力を格納する第１記憶手段と、前記ボー
ド配線が正常である時に前記第１記憶手段に格納される
と期待される値を格納した第２記憶手段と、前記第１記
憶手段の格納値と前記第２記憶手段の格納値とを比較し
て前記ボード配線の故障判定信号を出力する比較判定手
段とを備えたボード配線故障検出装置。 - 【請求項２】 入力手段は周辺装置から出力されるアナ
ログ信号をデジタル信号に変換するアナログ／デジタル
変換手段であり、第１記憶手段および第２記憶手段はレ
ジスタであることを特徴とする請求項１記載のボード配
線故障検出装置。 - 【請求項３】 入力手段は周辺装置から出力されるパル
ス信号を任意に設定した時間カウントするパルスカウン
トタイマであり、第１記憶手段および第２記憶手段はレ
ジスタであることを特徴とする請求項１記載のボード配
線故障検出装置。 - 【請求項４】 第１周辺装置および第２周辺装置と第１
ボード配線および第２ボード配線を介して接続されたマ
イクロコンピュータと、リセット信号解除後、任意に設
定した時間、前記第１ボード配線および第２ボード配線
を配線チェック用支線に切り替え接続するタイマ付きの
第１切替スイッチおよび第２切替スイッチとを有し、前
記マイクロコンピュータは、前記第１周辺装置に信号を
出力する出力手段と、前記第２周辺装置から出力された
信号を入力する入力手段と、この入力手段の出力を格納
する第１記憶手段と、前記ボード配線が正常である時に
前記第１記憶手段に格納されると期待される値を格納し
た第２記憶手段と、前記第１記憶手段の格納値と前記第
２記憶手段の格納値とを比較して前記ボード配線の故障
判定信号を出力する比較判定手段とを備えたボード配線
故障検出装置。 - 【請求項５】 出力手段はアナログ信号を出力するデジ
タル／アナログ変換手段であり、入力手段はアナログ信
号をデジタル信号に変換するアナログ／デジタル変換手
段であり、第１記憶手段および第２記憶手段はレジスタ
であることを特徴とする請求項４記載のボード配線故障
検出装置。 - 【請求項６】 出力手段はリセット信号解除後、所定時
間パルスを出力するパルス出力タイマであり、入力手段
はリセット信号解除後、所定時間入力パルスをカウント
するパルスカウントタイマであり、第１記憶手段および
第２記憶手段はレジスタであることを特徴とする請求項
４記載のボード配線故障検出装置。 - 【請求項７】 出力手段はデータを出力するシリアル通
信出力手段であり、入力手段はデータを入力するシリア
ル通信入力手段であり、第１記憶手段および第２記憶手
段はレジスタであることを特徴とする請求項４記載のボ
ード配線故障検出装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9072478A JPH10269100A (ja) | 1997-03-25 | 1997-03-25 | ボード配線故障検出装置 |
| US08/889,582 US6028431A (en) | 1997-03-25 | 1997-07-08 | On-board wiring fault detection device |
| DE19732113A DE19732113C2 (de) | 1997-03-25 | 1997-07-25 | Vorrichtung zur Erfassung von Platinenverdrahtungsfehlern |
| KR1019970046697A KR100266936B1 (ko) | 1997-03-25 | 1997-09-11 | 보드 배선 고장 검출 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9072478A JPH10269100A (ja) | 1997-03-25 | 1997-03-25 | ボード配線故障検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10269100A true JPH10269100A (ja) | 1998-10-09 |
Family
ID=13490480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9072478A Pending JPH10269100A (ja) | 1997-03-25 | 1997-03-25 | ボード配線故障検出装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6028431A (ja) |
| JP (1) | JPH10269100A (ja) |
| KR (1) | KR100266936B1 (ja) |
| DE (1) | DE19732113C2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006202167A (ja) * | 2005-01-24 | 2006-08-03 | Yokogawa Electric Corp | 冗長化装置 |
| CN110031742A (zh) * | 2018-01-12 | 2019-07-19 | 神讯电脑(昆山)有限公司 | 线路板连锡检测电路 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002236149A (ja) * | 2001-02-08 | 2002-08-23 | Mitsubishi Electric Corp | 半導体集積回路の試験装置及び試験方法 |
| US6759851B2 (en) | 2002-07-02 | 2004-07-06 | Delphi Technologies, Inc. | Method and apparatus for control and fault detection of an electric load circuit |
| US6960918B2 (en) * | 2003-01-28 | 2005-11-01 | Delphi Technologies, Inc. | Method and apparatus for control and fault detection of a remote electrical motor |
| JP2005191083A (ja) * | 2003-12-24 | 2005-07-14 | Fujitsu Ltd | 半導体集積回路および半導体集積回路の配線評価方法 |
| FR2873448B1 (fr) * | 2004-07-23 | 2006-11-10 | Valeo Electronique Sys Liaison | Dispositif et procede de test d'au moins un joint conducteur formant une liaison electrique d'un composant electrique avec un circuit imprime |
| US7551412B2 (en) * | 2005-05-09 | 2009-06-23 | Electronic Systems Protection Inc. | Wiring fault correction circuit |
| US20070022333A1 (en) * | 2005-06-17 | 2007-01-25 | Terry Steven W | Testing of interconnects associated with memory cards |
| PT106994A (pt) | 2013-06-09 | 2014-12-09 | Active Space Technologies Actividades Aeroespaciais Lda | Método e sistema de monitorização de envelhecimento de cablagens eléctricas |
| CN104391205B (zh) * | 2014-12-03 | 2017-04-19 | 中国航空综合技术研究所 | 一种增益可调的电压故障注入器 |
| TWI598599B (zh) * | 2016-02-19 | 2017-09-11 | 啟碁科技股份有限公司 | 雙電路板組合、電路板與模組化電路板 |
| JP6572290B2 (ja) * | 2017-11-22 | 2019-09-04 | ファナック株式会社 | 電子機器の異常検出装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4196386A (en) * | 1978-04-13 | 1980-04-01 | Ncr Corporation | Method and portable apparatus for testing digital printed circuit boards |
| US4194113A (en) * | 1978-04-13 | 1980-03-18 | Ncr Corporation | Method and apparatus for isolating faults in a logic circuit |
| JPS57139861A (en) * | 1981-02-25 | 1982-08-30 | Nissan Motor Co Ltd | Multicomputer system |
| JPS60116040A (ja) * | 1983-11-28 | 1985-06-22 | Nec Corp | デ−タ処理装置 |
| JP2906073B2 (ja) * | 1990-04-26 | 1999-06-14 | キヤノン株式会社 | Ｄｃテスト用回路を含むｌｓｉ |
| JP2608208B2 (ja) * | 1991-09-30 | 1997-05-07 | 富士通株式会社 | 半導体回路素子とその試験処理方法 |
| US5285152A (en) * | 1992-03-23 | 1994-02-08 | Ministar Peripherals International Limited | Apparatus and methods for testing circuit board interconnect integrity |
| JPH07311695A (ja) * | 1994-05-18 | 1995-11-28 | Mitsubishi Electric Corp | 暴走監視タイマ回路装置 |
| US5537052A (en) * | 1994-06-17 | 1996-07-16 | Emc Corporation | System and method for executing on board diagnostics and maintaining an event history on a circuit board |
| JPH08123704A (ja) * | 1994-10-20 | 1996-05-17 | Toshiba Corp | 制御装置 |
-
1997
- 1997-03-25 JP JP9072478A patent/JPH10269100A/ja active Pending
- 1997-07-08 US US08/889,582 patent/US6028431A/en not_active Expired - Fee Related
- 1997-07-25 DE DE19732113A patent/DE19732113C2/de not_active Expired - Fee Related
- 1997-09-11 KR KR1019970046697A patent/KR100266936B1/ko not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006202167A (ja) * | 2005-01-24 | 2006-08-03 | Yokogawa Electric Corp | 冗長化装置 |
| CN110031742A (zh) * | 2018-01-12 | 2019-07-19 | 神讯电脑(昆山)有限公司 | 线路板连锡检测电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19732113C2 (de) | 1999-09-16 |
| US6028431A (en) | 2000-02-22 |
| KR19980079360A (ko) | 1998-11-25 |
| DE19732113A1 (de) | 1998-10-01 |
| KR100266936B1 (ko) | 2000-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10269100A (ja) | ボード配線故障検出装置 | |
| KR970071268A (ko) | 전자제어장치용 감시시스템 | |
| JP2980304B2 (ja) | クロック障害検出回路 | |
| JPH08202589A (ja) | 情報処理装置及び故障診断方法 | |
| JP2908135B2 (ja) | マイクロプロセッサの故障検出装置 | |
| GB2384868A (en) | Method and circuit for monitoring a microcomputer for an onboard electronic control device | |
| JP2749994B2 (ja) | 数値制御装置 | |
| JP2569892B2 (ja) | 切替制御監視回路 | |
| JP2891188B2 (ja) | 信号送出回路 | |
| JP2731594B2 (ja) | パリティエラー検出監視システム | |
| JP2677200B2 (ja) | 正常系即時選択回路 | |
| JP2558728B2 (ja) | 異常割込み処理装置 | |
| JP3204177B2 (ja) | 波形整形回路の故障診断装置 | |
| JP2005078534A (ja) | 情報処理装置及びシステム障害監視方法 | |
| JPH07160521A (ja) | 耐障害機能を有する情報処理装置 | |
| JP2004317365A (ja) | 制御機器用リセットｉｃの故障検出回路 | |
| JP2001186652A (ja) | ディジタル形保護継電装置 | |
| JPH08194670A (ja) | 監視装置 | |
| JPS62217347A (ja) | バス診断装置 | |
| JP2002278800A (ja) | 監視装置およびその方法 | |
| JPH0259827A (ja) | 情報処理装置の診断確認方式 | |
| JPS62162155A (ja) | 情報処理システム | |
| JP2000357001A (ja) | 外部機器制御装置の評価装置 | |
| JPH10294723A (ja) | 多重通信システム | |
| KR20010011631A (ko) | 이중화 시스템에서 보드 선택 및 에러 복구장치 및 방법 |