JPH10269146A - 情報処理装置及び情報処理装置の制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 配線基板上に半田付けなどにより実装された
フラッシュＲＯＭ内の動作制御プログラムが何らかの原
因により破壊され、あるいは、失われた場合に、実装状
態で動作制御プログラムを書換えでき、配線基板を再生
可能とする。 【解決手段】 マイクロプロセッサユニット２は、各種
演算処理及び各種制御を行い、バス強制解放スイッチ６
は、マイクロプロセッサユニット２に対しバスを強制的
に解放させ、フラッシュＲＯＭ４は、マイクロプロセッ
サユニット２の妨害を受けることなく、所定条件下で、
かつ、配線基板上に実装された状態で動作制御プログラ
ムを外部から書換可能となるので、書き換えのための動
作制御プログラムがフラッシュＲＯＭ４に記憶されてお
り、この書き換えのための動作制御プログラムが何らか
の原因により破壊されあるいは失われてしまった場合
や、フラッシュＲＯＭ４が配線基板に半田付け等により
実装されている場合にも、フラッシュＲＯＭ４のデータ
を書き換えでき、再生利用が容易となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報処理装置及び
情報処理装置の制御方法に係り、特に情報処理装置の動
作を制御するための動作制御プログラムを記憶するフラ
ッシュＲＯＭ（Flush Read Only Memory）、ＥＥＰＲＯ
Ｍ（Electrically Erasable and Programable Read Onl
y Memory）等の不揮発性の書換可能なＲＯＭを配線基板
上に実装した情報処理装置及び不揮発性の書換可能なＲ
ＯＭのデータの書き換えを行うための情報処理装置の制
御方法に関する。

【０００２】

【従来の技術】従来より小規模な情報処理装置において
は、マイクロプロセッサユニットを駆動するための動作
制御プログラムを固定的に記憶させるためにＲＯＭ（Re
ad Only Memory）が用いられている。

【０００３】ところで、製品仕様に応じて動作制御プロ
グラムを異ならせたり、製品の使用開始後に動作制御プ
ログラムを更新（アップグレード）する必要がある場合
には、ＲＯＭをＩＣソケットに装着する方式を採用し、
異なる動作制御プログラムを格納したＲＯＭを装着し、
あるいは、新たな動作制御プログラムを格納したＲＯＭ
と差し替えることにより目的を達成していた。

【０００４】しかしながら、ＲＯＭをＩＣソケットに装
着する方式では、接触不良が発生しやすく、信頼性が低
下するとともに、配線基板上にＩＣソケットを設ける必
要があるため、小型化が困難であり、製造コストも上昇
してしまうという問題点があった。

【０００５】そこで、ＲＯＭをＩＣソケットに装着する
方式に代えて、ＲＯＭとして不揮発性を有し、書換可能
なフラッシュＲＯＭを用いる方式が提案されている。フ
ラッシュＲＯＭは、通常、ＥＥＰＲＯＭにより構成され
ており、ＩＣ単位あるいはブロック単位で記憶データの
消去及びデータの記憶が行える。

【０００６】フラッシュＲＯＭを構成するメモリセル
は、フローティングゲート及びコントロールゲートの二
重構造を有し、フローティングゲートに電荷が蓄積され
ているか否かにより情報を記憶する。そして、この記憶
データの消去及びデータの記憶を電気的に行えるため、
配線基板上に半田付けなどにより実装された状態でも動
作制御プログラムを更新することが可能である。

【０００７】ところで、通常フラッシュＲＯＭには、動
作制御プログラムのみならず、動作制御プログラムを更
新するための書換プログラムも記憶されており、マイク
ロプロセッサは、既に書き込まれている動作制御プログ
ラムを更新する際には、まず、フラッシュＲＯＭから書
換プログラムを読み出し、書換プログラムに対応する手
順に沿って動作するように構成されていた。

【０００８】

【発明が解決しようとする課題】従って、上記従来の情
報処理装置においては、フラッシュＲＯＭに記憶されて
いる書換プログラムが何らかの原因により破壊され、あ
るいは、失われた場合には、マイクロプロセッサは、フ
ラッシュＲＯＭの動作制御プログラムを書き換えること
ができなくなってしまうという問題点があった。

【０００９】また、フラッシュＲＯＭは半田付け等によ
り実装された状態であるため、マイクロプロセッサ及び
フラッシュＲＯＭが実装された配線基板自体が再生不能
となり、廃棄しなければならないという問題点があっ
た。そこで、配線基板上に半田付けなどにより実装され
たフラッシュＲＯＭ内の動作制御プログラムが何らかの
原因により破壊され、あるいは、失われた場合に、実装
状態で動作制御プログラムを書換えることが可能で、配
線基板を再生可能とする情報処理装置を提供することに
ある。

【００１０】

【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、バスに接続された不揮発性
の書換可能な記憶手段を有する情報処理装置において、
前記記憶手段のデータを前記記憶手段に電気的に接続さ
れた外部のデータ書込装置により書き換える際に、前記
バスを構成する信号線のうち前記書き換えを阻害する信
号線をハイインピーダンス状態とする強制ハイインピー
ダンス移行手段を備えて構成する。

【００１１】請求項１記載の発明によれば、強制ハイイ
ンピーダンス手段は、記憶手段のデータを記憶手段に電
気的に接続された外部のデータ書込装置により書き換え
る際に、バスを構成する信号線のうち書き換えを阻害す
る信号線をハイインピーダンス状態とする。

【００１２】請求項２記載の発明は、バスに接続された
不揮発性の書換可能な記憶手段を有する情報処理装置に
おいて、前記バスに接続されるとともに、各種演算処理
及び各種制御を行う演算処理制御手段と、前記記憶手段
のデータを前記記憶手段に電気的あるいは光学的に接続
された外部のデータ書込装置により書き換える際に、前
記演算処理制御手段に対し前記バスを強制的に解放させ
る強制解放手段と、を備えて構成する。

【００１３】請求項２記載の発明によれば、演算処理手
段は、各種演算処理及び各種制御を行う。これと並行し
て、強制解放手段は、記憶手段のデータを記憶手段に電
気的あるいは光学的に接続された外部のデータ書込装置
により書き換える際に、演算処理制御手段に対しバスを
強制的に解放させる。

【００１４】請求項３記載の発明は、請求項１または請
求項２記載の発明において、前記データ書込装置を前記
バスを介して前記記憶手段に接続するように構成する。
請求項３記載の発明によれば、請求項１または請求項２
記載の発明の作用に加えて、データ書込装置をバスを介
して記憶手段に接続するので、記憶手段の取り付け位置
に関わらず書換が行える。

【００１５】請求項４記載の発明は、請求項１または請
求項２記載の発明において、前記データ書込装置を前記
記憶手段に直接接続するように構成する。請求項４記載
の発明によれば、請求項１または請求項２記載の発明の
作用に加えて、データ書込装置を記憶手段に直接接続す
るので、何ら装置構成を変更することなく書換が行え
る。

【００１６】請求項５記載の発明は、バスに接続される
とともに、各種演算処理及び各種制御を行う演算処理制
御手段と、前記演算処理制御手段に前記バスを介して接
続されるとともに、前記演算処理制御手段の動作制御プ
ログラムの少なくとも一部を記憶し、所定条件下で、か
つ、配線基板上に実装された状態で前記動作制御プログ
ラムを外部から書換可能な不揮発性の記憶手段と、前記
演算処理制御手段に対し前記バスを強制的に解放させる
強制解放手段と、を備えて構成する。

【００１７】請求項５記載の発明によれば、演算処理制
御手段は、各種演算処理及び各種制御を行う。一方、強
制解放手段は、演算処理制御手段に対しバスを強制的に
解放させる。これにより、記憶手段は、演算処理制御手
段の妨害を受けることなく、所定条件下で、かつ、配線
基板上に実装された状態で動作制御プログラムを外部か
ら書換可能となる。

【００１８】請求項６記載の発明は、請求項５記載の発
明において、前記書き換えは、前記バスを介して行うよ
うに構成する。請求項６記載の発明によれば、請求項５
記載の発明の作用に加えて、書き換えは、バスを介して
行うので、記憶手段の取り付け位置に関わらず書換が行
える。

【００１９】請求項７記載の発明は、請求項５記載の発
明において、前記書き換えは、前記記憶手段に対して直
接行うように構成する。請求項７記載の発明によれば、
請求項５記載の発明の作用に加えて、書き換えは、記憶
手段に対して直接行うので、何ら装置構成を変更するこ
となく書換が行える。

【００２０】請求項８記載の発明は、バスに接続された
不揮発性の書換可能な記憶手段を有する情報処理装置の
制御方法において、前記記憶手段のデータを前記記憶手
段に電気的に接続された外部のデータ書込装置により書
き換える際に、前記バスを構成する信号線のうち前記書
き換えを阻害する信号線をハイインピーダンス状態とす
る強制ハイインピーダンス移行工程を備えて構成する。

【００２１】請求項８記載の発明によれば、強制ハイイ
ンピーダンス移行工程は、記憶手段のデータを記憶手段
に電気的に接続された外部のデータ書込装置により書き
換える際に、バスを構成する信号線のうち書き換えを阻
害する信号線をハイインピーダンス状態とする。

【００２２】請求項９記載の発明は、バスに接続された
不揮発性の書換可能な記憶手段及び前記バスに接続され
るとともに各種演算処理及び各種制御を行う演算処理制
御手段を有する情報処理装置の制御方法において、前記
記憶手段のデータを前記記憶手段に電気的あるいは光学
的に接続された外部のデータ書込装置により書き換える
際に、前記演算処理制御手段に対し前記バスを強制的に
解放させる強制解放工程と、を備えて構成する。

【００２３】請求項９記載の発明によれば、強制解放工
程は、記憶手段のデータを記憶手段に電気的あるいは光
学的に接続された外部のデータ書込装置により書き換え
る際に、演算処理制御手段に対しバスを強制的に解放さ
せる。

【００２４】

【発明の実施の形態】次に図面を参照して本発明の好適
な実施形態を説明する。情報処理装置の構成 図１に実施形態の情報処理装置の概要構成ブロック図を
示す。

【００２５】情報処理装置１は、後述のバス３の使用権
を要求するためのバスリクエスト信号ＳREQが外部より
入力されるバスリクエスト端子ＴREQを有するととも
に、各種演算処理を行い、情報処理装置全体の動作制御
を行うマイクロプロセッサユニット２と、各種アドレス
データを転送するアドレスバス、各種データを転送する
ためのデータバス、各種制御データを転送するためのコ
ントロールバスを含むバス３と、バス３を介してマイク
ロプロセッサユニット２に接続されたフラッシュＲＯＭ
４と、各種プログラム、各種データを一時的に記憶する
ＲＡＭ（Random Access Memory）５と、マイクロプロセ
ッサユニット２のバスリクエスト端子ＴREQに対し、バ
ス３を強制的に解放させるためのバスリクエスト信号Ｓ
REQを入力するバス強制解放スイッチ６と、バス３に外
部のＲＯＭデータ書込装置（以下、ＲＯＭライタとい
う。）７をダイレクトに接続するためのコネクタ８と、
外部の図示しないディスク装置、通信装置等との間のイ
ンターフェース動作を行う外部インターフェース部９
と、を備えて構成されている。

【００２６】図２にフラッシュＲＯＭのデータの格納状
態を示す。フラッシュＲＯＭ４は、各種動作制御プログ
ラムが記憶されたメインプログラム領域４Ａと、フラッ
シュＲＯＭ４の書換用プログラムを記憶した書換用プロ
グラム領域４Ｂと、を備えて構成されている。フラッシュＲＯＭの書換動作 １）正常時の書換動作 まず、書換用プログラムが正常な場合のフラッシュＲＯ
Ｍ４の書換時における情報処理装置１の動作について説
明する。

【００２７】この場合において、バス強制解放スイッチ
６は開（オフ）状態であり、バスリクエスト信号ＳREQ
は“Ｈ”レベル（非アクティブ状態）であり、原則的に
はマイクロプロセッサユニット２がバスの使用権を有し
ているものとする。マイクロプロセッサユニット２は、
書換用プログラム領域４Ｂから書換用プログラムをＲＡ
Ｍ５に読み出すと、例えば、フラッシュＲＯＭ４を構成
するメモリセルのソース端子に書込用高電圧を印加し、
消去を行う。

【００２８】その後、外部インターフェース部９及びバ
ス３を介して図示しないディスク装置、通信装置（ロー
カルエリアネットワーク等も含む）等から新たなデータ
（書換用データ）を読み込むとともに、ドレイン端子に
高電圧を印加することにより発生させたチャネルホット
エレクトロンをフローティングゲートに注入することに
より、各メモリセルにデータを順次書き込む。

【００２９】これにより、フラッシュＲＯＭ４の書換が
行われることとなり、これ以後は、新たなデータに基づ
いて動作が行われることとなる。 ２）異常時の書換動作 続いて、本発明に係る書換用プログラムが破壊され、あ
るいは、失われた場合（異常時）のフラッシュＲＯＭ４
の書換時における情報処理装置１の動作について図３の
処理フローチャートを参照して説明する。

【００３０】この場合においては、マイクロプロセッサ
ユニット２は、フラッシュＲＯＭ４から書換用プログラ
ムを読み出すことはできないため、実質的に動作するこ
とはできない。そこで、本実施形態においては、コネク
タ８に外部のＲＯＭライタ７を接続し、このＲＯＭライ
タ７により直接フラッシュＲＯＭ４にデータを書き込む
ようにしている。

【００３１】まず、操作者は、情報処理装置１の電源未
投入状態において、ＲＯＭライタ７をコネクタ８に接続
する（ステップＳ１）。次に電源投入後にバスリクエス
ト信号ＳREQを“Ｌ”レベル（アクティブ状態）とする
ため、バス強制解放スイッチ６を閉（オン）状態とする
（ステップＳ２）。

【００３２】この状態で、操作者が情報処理装置１の電
源を投入（オン）すると、バスリクエスト端子ＴREQに
入力されるバスリクエスト信号ＳREQは、“Ｌ”レベル
となる（ステップＳ３）。この結果、マイクロプロセッ
サユニット２は、強制的にバス３を解放することとなる
（ステップＳ４）。すなわち、フラッシュＲＯＭ４への
ＲＯＭライタ７による書込動作を阻害する信号線をすべ
てハイインピーダンス状態とすることができる。

【００３３】これにより、操作者は、ＲＯＭライタ７を
動作させることにより書換用プログラムを含む新たなデ
ータをフラッシュＲＯＭ４に書き込む処理を行う（ステ
ップＳ５）。続いて操作者は、ＲＯＭライタ７によるデ
ータ書込が終了したか否かを判別し（ステップＳ６）、
データ書込が終了していない場合（ステップＳ６；Ｎ
ｏ）にはフラッシュＲＯＭ書込処理（ステップＳ５）を
継続する。

【００３４】一方、データ書込が終了した場合（ステッ
プＳ６；Ｙｅｓ）には、情報処理装置１の電源を落と
し、ＲＯＭライタ７を切り離す（ステップＳ７）。そし
て、通常動作を行わせるべく、バス強制解放スイッチを
開（オフ）状態とする（ステップＳ８）。

【００３５】これにより再び電源を投入することにより
情報処理装置１は後述する通常動作に移行することが可
能となる。このように、配線基板上に実装されたフラッ
シュＲＯＭの書換用プログラムが破壊されあるいは失わ
れた場合であっても、フラッシュＲＯＭ４を実装したま
ま書換用プログラムを含む新たなデータに書換えること
が可能で、配線基板を再生可能とすることができる。

【００３６】以上の説明においては、ＲＯＭライタ７を
バス３に接続されているコネクタ８に接続していたが、
フラッシュＲＯＭ４のリード端子を掴むＩＣクリップを
用いて直接ＲＯＭライタ７にフラッシュＲＯＭ４を接続
するように構成することも可能である。この場合におい
ても、バス強制解放スイッチ６は閉（オン）状態として
マイクロプロセッサユニット２がバス３を使用できない
ようにする必要がある。通常動作 次に、通常時の情報処理装置１の動作について説明す
る。

【００３７】この場合において、バス強制解放スイッチ
６は開（オフ）状態であり、バスリクエスト信号ＳREQ
は“Ｈ”レベル（非アクティブ状態）であり、原則的に
はマイクロプロセッサユニット２がバスの使用権を有し
ているものとする。情報処理装置１の電源が投入される
と、マイクロプロセッサユニット２は基本的なハードウ
ェアテストをいくつか行った後、フラッシュＲＯＭ４の
メインプログラム領域４Ａから動作制御プログラムを構
成するコマンドあるいはデータを順次フェッチし、順次
実行することにより当該動作制御プログラムの制御下で
通常の動作を行うことが可能となる。

【００３８】以上の実施形態の説明においては、不揮発
性で書換可能なメモリとしてフラッシュＲＯＭについて
説明したが、通常のＥＥＰＲＯＭ等の電気的に書換が可
能なメモリについても本発明の適用が可能である。さら
に同様にして、光メモリにおいても、光学的に外部から
書換が可能なメモリであれば、本発明の適用が可能であ
る。

【００３９】

【発明の効果】請求項１記載の発明によれば、強制ハイ
インピーダンス手段は、記憶手段のデータを記憶手段に
電気的に接続された外部のデータ書込装置により書き換
える際に、バスを構成する信号線のうち書き換えを阻害
する信号線をハイインピーダンス状態とするので、バス
を介してあるいは直接、記憶手段にＲＯＭライタ等の外
部のデータ書込装置によるデータの書き換えを行う際に
も書き換えが阻害されることはなく、確実にデータの書
換が行える。

【００４０】また、記憶手段が配線基板に半田付けなど
により実装されていたとしても、データを書き換えるこ
とが可能となり、再生利用が可能となる。請求項２記載
の発明によれば、演算処理手段は、各種演算処理及び各
種制御を行い、強制解放手段は、記憶手段のデータを記
憶手段に電気的あるいは光学的に接続された外部のデー
タ書込装置により書き換える際に、演算処理制御手段に
対しバスを強制的に解放させるので、バスを介してある
いは直接、記憶手段にＲＯＭライタ等の外部のデータ書
込装置によるデータの書き換えを行う際にも、書き換え
が阻害されることはなく、確実にデータの書換が行え
る。

【００４１】また、記憶手段が配線基板に半田付けなど
により実装されていたとしても、データを書き換えるこ
とが可能となり、再生利用が可能となる。請求項３記載
の発明によれば、請求項１または請求項２記載の発明の
作用に加えて、データ書込装置をバスを介して記憶手段
に接続するので、記憶手段の取り付け位置に関わらず書
換が行え、作業性が向上する。

【００４２】請求項４記載の発明によれば、請求項１ま
たは請求項２記載の発明の作用に加えて、データ書込装
置を記憶手段に直接接続するので、何ら装置構成を変更
することなく書換が行えるので、記憶手段が配線基板に
半田付けなどにより実装されている場合でも、接続のた
めの部品点数を増加させることなく容易に書き換えが行
える。

【００４３】請求項５記載の発明によれば、演算処理制
御手段は、各種演算処理及び各種制御を行い、強制解放
手段は、演算処理制御手段に対しバスを強制的に解放さ
せ、記憶手段は、演算処理制御手段の妨害を受けること
なく、所定条件下で、かつ、配線基板上に実装された状
態で動作制御プログラムを外部から書換可能となるの
で、書き換えのための動作制御プログラムが記憶手段に
記憶されており、この書き換えのための動作制御プログ
ラムが何らかの原因により破壊されあるいは失われてし
まった場合や、記憶手段が配線基板に半田付け等により
実装されている場合にも、記憶手段のデータを書き換え
ることが可能となり、再生利用が容易に可能となる。

【００４４】請求項６記載の発明によれば、請求項５記
載の発明の作用に加えて、書き換えは、バスを介して行
うので、記憶手段の取り付け位置に関わらず書換が行
え、作業性が向上する。請求項７記載の発明によれば、
請求項５記載の発明の作用に加えて、書き換えは、記憶
手段に対して直接行うので、何ら装置構成を変更するこ
となく書換が行えるので、記憶手段が配線基板に半田付
けなどにより実装されている場合でも、接続のための部
品点数を増加させることなく容易に書き換えが行える。

【００４５】請求項８記載の発明によれば、強制ハイイ
ンピーダンス移行工程は、記憶手段のデータを記憶手段
に電気的に接続された外部のデータ書込装置により書き
換える際に、バスを構成する信号線のうち書き換えを阻
害する信号線をハイインピーダンス状態とするので、バ
スを介してあるいは直接、記憶手段にＲＯＭライタ等の
外部のデータ書込装置によるデータの書き換えを行う際
にも書き換えが阻害されることはなく、確実にデータの
書換が行える。

【００４６】また、記憶手段が配線基板に半田付けなど
により実装されていたとしても、データを書き換えるこ
とが可能となり、再生利用が可能となる。請求項９記載
の発明によれば、強制解放工程は、記憶手段のデータを
記憶手段に電気的あるいは光学的に接続された外部のデ
ータ書込装置により書き換える際に、演算処理制御手段
に対しバスを強制的に解放させるので、バスを介してあ
るいは直接、記憶手段にＲＯＭライタ等の外部のデータ
書込装置によるデータの書き換えを行う際にも、書き換
えが阻害されることはなく、確実にデータの書換が行え
る。

【００４７】また、記憶手段が配線基板に半田付けなど
により実装されていたとしても、データを書き換えるこ
とが可能となり、再生利用が可能となる。

【図面の簡単な説明】

【図１】実施形態の情報処理装置の概要構成ブロック図
である。

【図２】フラッシュＲＯＭ内のデータ格納状態の説明図
である。

【図３】実施形態の処理フローチャートである。

【符号の説明】

１ 情報処理装置 ２ マイクロプロセッサユニット ３ バス ４ フラッシュＲＯＭ ５ ＲＡＭ ６ バス強制解放スイッチ ７ ＲＯＭデータ書込装置（ＲＯＭライタ） ８ コネクタ ４Ａ メインプログラム領域 ４Ｂ 書換用プログラム領域 ＳREQ バスリクエスト信号 ＴREQ バスリクエスト端子

Claims (9)

【特許請求の範囲】
1. 【請求項１】 バスに接続された不揮発性の書換可能な
   記憶手段を有する情報処理装置において、 前記記憶手段のデータを前記記憶手段に電気的に接続さ
   れた外部のデータ書込装置により書き換える際に、前記
   バスを構成する信号線のうち前記書き換えを阻害する信
   号線をハイインピーダンス状態とする強制ハイインピー
   ダンス移行手段を備えたことを特徴とする情報処理装
   置。
2. 【請求項２】 バスに接続された不揮発性の書換可能な
   記憶手段を有する情報処理装置において、 前記バスに接続されるとともに、各種演算処理及び各種
   制御を行う演算処理制御手段と、 前記記憶手段のデータを前記記憶手段に電気的あるいは
   光学的に接続された外部のデータ書込装置により書き換
   える際に、前記演算処理制御手段に対し前記バスを強制
   的に解放させる強制解放手段と、 を備えたことを特徴とする情報処理装置。
3. 【請求項３】 請求項１または請求項２記載の情報処理
   装置において、 前記データ書込装置を前記バスを介して前記記憶手段に
   接続することを特徴とする情報処理装置。
4. 【請求項４】 請求項１または請求項２記載の情報処理
   装置において、 前記データ書込装置を前記記憶手段に直接接続すること
   を特徴とする情報処理装置。
5. 【請求項５】 バスに接続されるとともに、各種演算処
   理及び各種制御を行う演算処理制御手段と、 前記演算処理制御手段に前記バスを介して接続されると
   ともに、前記演算処理制御手段の動作制御プログラムの
   少なくとも一部を記憶し、所定条件下で、かつ、配線基
   板上に実装された状態で前記動作制御プログラムを外部
   から書換可能な不揮発性の記憶手段と、 前記演算処理制御手段に対し前記バスを強制的に解放さ
   せる強制解放手段と、 を備えたことを特徴とする情報処理装置。
6. 【請求項６】 請求項５記載の情報処理装置において、 前記書き換えは、前記バスを介して行うことを特徴とす
   る情報処理装置。
7. 【請求項７】 請求項５記載の情報処理装置において、 前記書き換えは、前記記憶手段に対して直接行うことを
   特徴とする情報処理装置。
8. 【請求項８】 バスに接続された不揮発性の書換可能な
   記憶手段を有する情報処理装置の制御方法において、 前記記憶手段のデータを前記記憶手段に電気的に接続さ
   れた外部のデータ書込装置により書き換える際に、前記
   バスを構成する信号線のうち前記書き換えを阻害する信
   号線をハイインピーダンス状態とする強制ハイインピー
   ダンス移行工程を備えたことを特徴とする情報処理装置
   の制御方法。
9. 【請求項９】 バスに接続された不揮発性の書換可能な
   記憶手段及び前記バスに接続されるとともに各種演算処
   理及び各種制御を行う演算処理制御手段を有する情報処
   理装置の制御方法において、 前記記憶手段のデータを前記記憶手段に電気的あるいは
   光学的に接続された外部のデータ書込装置により書き換
   える際に、前記演算処理制御手段に対し前記バスを強制
   的に解放させる強制解放工程と、 を備えたことを特徴とする情報処理装置の制御方法。