JPH1027004A - 待機冗長システム - Google Patents

Abstract

(57)【要約】 【課題】 トラッキングのアクセスサイクルを短時間に
し、トラッキングの負荷を減少させる。 【解決手段】 本発明は、待機系トラッキングバスに接
続され、稼働系の制御情報を記憶する待機系共有メモリ
（２６）と、稼働系の共有メモリが接続された稼働系ト
ラッキングバスのバス権及び待機系トラッキングバスの
バス権を調停し、且つ稼働系トラッキングバスのバス権
及び待機系トラッキングバスのバス権の存在を一元的に
管理するバス権管理手段（１２）と、バス権管理手段に
より稼働系トラッキングバスのバス権及び待機系トラッ
キングバスのバス権が得られた場合に、稼働系の制御情
報を待機系の共有メモリに書き込む制御情報書き込み手
段（１０〜１５，２３〜２５）とを具備したことを特徴
とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、待機冗長システム
に関する。

【０００２】

【従来の技術】従来より、プラント管理システムなどの
産業用制御装置のコントローラにおいては、待機冗長シ
ステムを使用することにより、システム全体の信頼性を
向上させている。

【０００３】この待機冗長システムは、実際にプラント
などの監視制御を行っている稼働系（ＭＡＳＴＥＲ）
と、稼働系に故障が起きた場合に稼働系の監視制御動作
を引き継ぐ待機系（ＳＬＡＶＥ）とを具備することによ
り信頼性のシステムの信頼性向上を図るものである。

【０００４】上述のように、稼働系に故障が起きた場合
に稼働系の監視制御動作を待機系が引き継ぐためには、
稼働系の制御情報を待機系が引き継ぐ必要がある。この
ような引継を遅滞なく、確実に行なうために正常動作時
から定期的に稼働系の制御情報を待機系に伝える動作を
トラッキング動作と呼ぶ。

【０００５】図４は、従来のこのような待機冗長システ
ムの構成を示す図である。同図における待機冗長システ
ムにおいては、稼働計プロセッサ１０が定期的に待機系
の共有メモリ２６に制御情報を書き込み、待機系は稼働
系への昇格時にこのメモリ内容を読み込み処理を継続す
ることになる。

【０００６】以下、トラッキング動作について説明す
る。まず、稼働系プロセッサ１０から稼働系アドレスデ
コーダ１１に稼働系トラッキングバス権調停回路１２の
アドレスを示すアドレス信号が出力される。アドレスデ
コーダ１１は、このアドレス信号を解読してアドレスを
得、このアドレスに対応するチップにチップセレクト信
号を出力する。

【０００７】ここでは、チップセレクト信号は、稼働系
トラッキングバス権調停回路１２に出力される。稼働系
トラッキングバス権調停回路１２は、チップセレクト信
号が入力されると、待機系トラッキングバス２０２のバ
ス権を得るために、待機系トラッキングバス権調停回路
２２にリクエスト信号を出力する。

【０００８】待機系トラッキングバス権調停回路２２
は、リクエスト信号が入力されると、待機系トラッキン
グバス２０２のバス権の調停を行ない、バス権が得られ
ると稼働系トラッキングバス権調停回路１２にバス権を
取得したことを通知する。

【０００９】次に、待機系トラッキングバス権調停回路
２２は、待機系バッファメモリ制御回路２３に稼働系→
待機系の書き込みモードを指示する。待機系バッファメ
モリ制御回路２３は、待機系トラッキングバス権調停回
路２２から稼働系→待機系の書き込みモードが指示され
るとバッファ２４を「閉」、バッファ２５を「開」にす
る。

【００１０】また、稼働系トラッキングバス権調停回路
１２は、バッファメモリ制御回路１３に稼働系→待機系
の書き込みモードを指示する。稼働系バッファメモリ制
御回路１３は、稼働系トラッキングバス権調停回路１２
から稼働系→待機系の書き込みモードが指示されるとバ
ッファ１４及びバッファ１５を「開」にする。

【００１１】これにより、稼働系プロセッサ１０から出
力される制御データを、稼働系メインバス１０１、バス
バッファ１４、稼働系トラッキングバス１０２、バスバ
ッファ１５、稼働系ー待機系間バスバッファ３０１、待
機系バスバッファ２５、待機系トラッキングバス２０２
を介して、待機系の共有メモリ２６に書き込むことが可
能になる。

【００１２】次に、この待機系の共有メモリ２６への制
御情報の書き込みが終了すると、待機系バッファメモリ
制御回路２３が稼働系トラッキングバス権調停回路１２
に書き込みが終了したことを通知する。

【００１３】そして、稼働系トラッキングバス権調停回
路１２が稼働系プロセッサ１０にアクセスサイクルが終
了したことを通知する。上記動作を１つのサイクルと
し、この１サイクルで１つのアドレスにデータを書き込
んだことになる。この動作を制御データの大きさだけ繰
り返して行なうことになる。

【００１４】なお、待機系プロセッサ２０が稼働系に昇
格した場合のトラッキング動作も、上述の場合と同様
に、制御情報が待機系メインバス２０１、バスバッファ
２４、待機系トラッキングバス２０２、バスバッファ２
５、稼働系ー待機系間バスバッファ３０１、バスバッフ
ァ１５、稼働系トラッキングバス１０２を介して共有メ
モリ１６に書き込まれる。

【００１５】

【発明が解決しようとする課題】上述のように、従来の
待機冗長システムにおいては、稼働系には稼働系トラッ
キングバス権調停回路１２、待機系には待機系トラッキ
ングバス権調停回路２２があり、稼働系のトラッキング
バス１０２は稼働系トラッキングバス権調停回路１２
が、待機系のトラッキングバス２０２は待機系トラッキ
ングバス権調停回路２２がバス権を調停していた。

【００１６】従って、２つの調停回路１２，２２により
バス権を得なければならないため、稼働系と待機系との
間のやりとりが複雑になり、トラッキング動作を行なう
のにかなりの時間を要していた。

【００１７】しかしながら、トラッキング動作は制御動
作ではなく、このトラッキング処理に時間がとられる
と、本来の制御処理に支障を及ぼすことになるという問
題があった。

【００１８】本発明は、上記実情に鑑みてなされたもの
であり、トラッキングのアクセスサイクルを短時間に
し、トラッキングの負荷を減少させることができる待機
冗長システムを提供することを目的とする。

【００１９】

【課題を解決するための手段】従って、まず、上記目的
を達成するために請求項１に係る発明は、待機系のトラ
ッキングバスに接続され、前記稼働系の制御情報を記憶
する待機系共有メモリと、前記稼働系のトラッキングバ
スのバス権及び前記待機系のトラッキングバスのバス権
を調停し、且つ前記稼働系のトラッキングバスのバス権
及び前記待機系のトラッキングバスのバス権の存在を一
元的に管理するバス権管理手段と、前記バス権管理手段
により前記稼働系のトラッキングバスのバス権及び前記
待機系のトラッキングバスのバス権が得られた場合に、
前記稼働系の制御情報を前記待機系の共有メモリに書き
込む制御情報書き込み手段とを具備したことを特徴とす
る。

【００２０】また、請求項２に係る発明は、待機系のト
ラッキングバスに接続され、前記稼働系の制御情報を記
憶する待機系共有メモリと、前記稼働系のトラッキング
バスのバス権及び前記待機系のトラッキングバスのバス
権の存在を管理するバス権管理手段と、前記バス権管理
手段により前記待機系のトラッキングバスのバス権が存
在していることが示されている場合に前記待機系のトラ
ッキングバスの調停を行なう調停手段と、前記調停手段
により調停が行われた前記待機系のトラッキングバスを
介して前記待機系の共有メモリの自己診断を行なう自己
診断手段とを具備したことを特徴とする。

【００２１】次に、各請求項に係る発明の作用について
説明する。請求項１に係る発明は、バス権管理手段によ
り稼働系のトラッキングバスのバス権及び待機系のトラ
ッキングバスのバス権の存在を一元的に管理する。そし
て、このバス権管理手段により稼働系のトラッキングバ
スのバス権及び待機系のトラッキングバスのバス権が得
られた場合に、制御情報書き込み手段が稼働系の制御情
報を待機系の共有メモリに書き込むので、トラッキング
のアクセスサイクルが短時間になり、その結果、システ
ムの信頼性が向上する。

【００２２】請求項２に係る発明は、バス権管理手段に
より稼働系のトラッキングバスのバス権及び待機系のト
ラッキングバスのバス権の存在を管理する。そして、調
停手段によりバス権管理手段により待機系のトラッキン
グバスのバス権が存在していることが示されている場合
に待機系のトラッキングバスの調停を行ない、自己診断
手段により調停手段により調停が行われた待機系のトラ
ッキングバスを介して前記待機系の共有メモリの自己診
断を行なうので、自己診断を高速に行なうことができ
る。

【００２３】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。 ＜第１の実施の形態＞図１は、本発明の第１の実施の形
態に係る待機冗長システムの構成を示す図である。な
お、図４と同一部分には、同一符号を付して説明する。

【００２４】同図に示すように、この待機冗長システム
は、稼働系プロセッサ１０、稼働系アドレスデコーダ１
１、トラッキングバス権調停回路３１、稼働系バッファ
メモリ制御回路１３、バスバッファ１４，１５、稼働系
共有メモリ１６、待機系プロセッサ２０、待機系アドレ
スデコーダ２１、待機系バッファメモリ制御回路２３、
バスバッファ２４、バスバッファ２５、待機系共有メモ
リ２６を備えている。

【００２５】稼働系プロセッサ１０は、制御情報を稼働
系メインバス１０１に出力する。また、稼働系プロセッ
サ１０は、アドレスを示すアドレス信号を稼働系アドレ
スデコーダ１１に出力する。

【００２６】稼働系アドレスデコーダ１１は、稼働系プ
ロセッサ１０から出力されるアドレス信号を解読し、こ
の解読の結果得られるアドレスに対応するチップにチッ
プセレクト信号を出力する。

【００２７】トラッキングバス権調停回路３１は、稼働
系トラッキングバス１０２のバス権及び待機系トラッキ
ングバス２０２のバス権を調停し、且つ稼働系トラッキ
ングバス１０２のバス権及び待機系トラッキングバス２
０２のバス権の存在をそれぞれフラグによって一元的に
管理する。

【００２８】また、トラッキングバス権調停回路３１
は、トラッキング動作時に、バッファメモリ制御回路１
３に稼働系→待機系の書き込みモードを指示する。稼働
系バッファメモリ制御回路１３は、稼働系トラッキング
バス権調停回路１２から稼働系→待機系の書き込みモー
ドが指示されるとバッファ１４及びバッファ１５を
「開」にする。

【００２９】さらに、トラッキングバス権調停回路３１
は、待機系バッファメモリ制御回路２３から制御情報の
共有メモリ２６への書き込みが終了したことが通知され
ると、稼働系プロセッサ１０にアクセスサイクルが終了
したことを通知する。

【００３０】稼働系共有メモリ１６は、待機系が稼働系
に昇格したときの稼働系の制御情報を記憶する。待機系
プロセッサ２０は、稼働系に昇格した時に、稼働系プロ
セッサ１０と同様に、制御情報を待機系メインバス２０
１に出力したり、待機系アドレスデコーダ２１にアドレ
スを示すアドレス信号を出力する。

【００３１】待機系バッファメモリ制御回路２３は、ト
ラッキングバス権調停回路３１から稼働系→待機系の書
き込みモードが指示されると、バッファ２４を「閉」、
バッファ２５を「開」にする。

【００３２】また、待機系バッファメモリ制御回路２３
は、稼働系プロセッサ１０からの制御情報の共有メモリ
２６への書き込みが終了すると、トラッキングバス権調
停回路３１に書き込みが終了したことを通知する。

【００３３】待機系共有メモリ２６は、稼働系の制御情
報を記憶する。次に、このような待機冗長システムのト
ラッキング動作について説明する。まず、稼働系プロセ
ッサ１０から稼働系アドレスデコーダ１１にアドレスを
示すアドレス信号が出力される。アドレスデコーダ１１
は、このアドレス信号を解読してアドレスを得、このア
ドレスに対応するチップにチップセレクト信号を出力す
る。

【００３４】ここでは、チップセレクト信号は、トラッ
キングバス権調停回路３１に出力される。トラッキング
バス権調停回路３１は、チップセレクト信号が入力され
ると、稼働系トラッキングバス１０２のバス権及び待機
系トラッキングバス２０２のバス権の存在をフラグに基
づいて判断し、稼働系トラッキングバス１０２及び待機
系トラッキングバス２０２のバス権を取得することがで
きるか否かを判断する。

【００３５】上記稼働系トラッキングバス１０２及び待
機系トラッキングバス２０２のバス権を取得することが
できる場合には、両バスのバス権を取得し、稼働系バッ
ファメモリ制御回路１３及び待機系バッファメモリ制御
回路２３に稼働系→待機系の書き込みモードを通知す
る。

【００３６】稼働系バッファメモリ制御回路１３は、ト
ラッキングバス権調停回路３１から書き込みモードの通
知があると、稼働系バスバッファ１４，１５を「開」に
する。また、待機系バッファメモリ制御回路２３は、ト
ラッキングバス権調停回路３１から書き込みモードの通
知があると、待機系バスバッファ２４を「閉」、待機系
バスバッファ２５を「開」にする。

【００３７】これにより、稼働系プロセッサ１０から出
力される制御データを、稼働系メインバス１０１、バス
バッファ１４、稼働系トラッキングバス１０２、バスバ
ッファ１５、稼働系ー待機系間バスバッファ３０１、待
機系バスバッファ２５、待機系トラッキングバス２０２
を介して、待機系の共有メモリ２６に書き込むことが可
能になる。

【００３８】次に、この待機系の共有メモリ２６への制
御情報の書き込みが終了すると、待機系バッファメモリ
制御回路２３がトラッキングバス権調停回路３１に書き
込みが終了したことを通知する。

【００３９】そして、トラッキングバス権調停回路３１
が稼働系プロセッサ１０にアクセスサイクルが終了した
ことを通知する。上記動作を１つのサイクルとし、この
１サイクルで１つのアドレスにデータを書き込んだこと
になる。この動作を制御データの大きさだけ繰り返して
行なうことになる。

【００４０】なお、待機系プロセッサ２０が稼働系に昇
格した場合のトラッキング動作も、上述の場合と同様
に、制御情報が待機系メインバス２０１、バスバッファ
２４、待機系トラッキングバス２０２、バスバッファ２
５、稼働系−待機系間バスバッファ３０１、バスバッフ
ァ１５、稼働系トラッキングバス１０２を介して共有メ
モリ１６に書き込まれる。

【００４１】また、待機系の共有メモリ２６の自己診断
を行なう場合には、待機系プロセッサ２０からトラッキ
ングバス権調停回路３１を示すアドレスが出力される
と、待機系アドレスデコーダ２１はアドレス信号を解読
してアドレスを得て、チップセレクト信号をトラッキン
グバス権調停回路３１に出力する。

【００４２】トラッキングバス権調停回路３１は、待機
系アドレスデコーダ２１からチップセレクト信号が入力
されると、待機系トラッキングバス２０２にバス権が存
在するか否かの判断を行なう。

【００４３】そして、待機系トラッキングバス２０２に
バス権が存在する場合には、待機系バッファメモリ制御
回路２３に自己診断モードを通知する。待機系バッファ
メモリ制御回路２３は、待機系トラッキングバス権調停
回路２２から自己診断モードであることが通知される
と、待機系バスバッファ２５を「閉」にし、待機系バス
バッファ２４を「開」にする。

【００４４】これにより、待機系プロセッサ２０が、待
機系メインバス２０１、待機系トラッキングバス２０２
を介して、共有メモリ２６に自己診断データの書き込み
及び読み込みを行なうことができ、その結果、共有メモ
リ２６の自己診断を行なうことが可能になる。

【００４５】従って、本実施の形態の待機冗長システム
によれば、トラッキングバス権調停回路３１が稼働系ト
ラッキングバス１０２のバス権及び待機系トラッキング
バス２０２のバス権を一元的に管理しているので、稼働
系−待機系の信号のやり取りが少なくなることからトラ
ッキングの負荷を減少させることができ、その結果、本
来の制御処理に影響を及ぼすことなく短時間でトラッキ
ング処理を行なうことができる。 ＜第２の実施の形態＞図２は、本発明の第２の実施の形
態に係る待機冗長システムの構成を示す図である。な
お、図４と同一部分には同一符号を付して説明する。

【００４６】本実施の形態の待機冗長システムと上述の
第１の実施の形態の待機冗長システムと異なる点は、ト
ラッキングバス権調停回路が一元的に稼働系及び待機系
のバス権の状態を管理するのではなく、新たに調停権管
理回路１７を設け、この調停権管理回路１７により稼働
系及び待機系のバス権の状態を管理することにある。

【００４７】同図に示すように、この待機冗長システム
は、稼働系プロセッサ１０、稼働系アドレスデコーダ１
１、調停権管理回路１７、稼働系トラッキングバス権調
停回路１２、稼働系バッファメモリ制御回路１３、バス
バッファ１４，１５、稼働系共有メモリ１６、待機系プ
ロセッサ２０、待機系アドレスデコーダ２１、待機系バ
ッファメモリ制御回路２３、バスバッファ２４、バスバ
ッファ２５、待機系共有メモリ２６を備えている。

【００４８】稼働系プロセッサ１０は、制御情報を稼働
系メインバス１０１に出力する。また、稼働系プロセッ
サ１０は、アドレスを示すアドレス信号を稼働系アドレ
スデコーダ１１に出力する。

【００４９】稼働系アドレスデコーダ１１は、稼働系プ
ロセッサ１０から出力されるアドレス信号を解読し、こ
の解読の結果得られるアドレスに対応するチップにチッ
プセレクト信号を出力する。

【００５０】調停権管理回路１７は、稼働系トラッキン
グバス１０２のバス権及び待機系トラッキングバス２０
２のバス権を調停し、且つ稼働系トラッキングバス１０
２のバス権及び待機系トラッキングバス２０２のバス権
の存在をそれぞれフラグによって一元的に管理する。

【００５１】また、調停権管理回路１７は、バス権が取
得されている場合に、バッファメモリ制御回路１３及び
待機系バッファメモリ制御回路２３に稼働系→待機系の
書き込みモードを指示する。

【００５２】稼働系バッファメモリ制御回路１３は、調
停権管理回路１７から稼働系→待機系の書き込みモード
が指示されるとバッファ１４及びバッファ１５を「開」
にする。

【００５３】稼働系トラッキングバス権調停回路１２
は、待機系バッファメモリ制御回路２３から制御情報の
共有メモリ２６への書き込みが終了したことが通知され
ると、稼働系プロセッサ１０にアクセスサイクルが終了
したことを通知する。

【００５４】稼働系共有メモリ１６は、待機系が稼働系
に昇格したときの稼働系の制御情報を記憶する。待機系
プロセッサ２０は、稼働系に昇格した時に、稼働系プロ
セッサ１０と同様に、制御情報を待機系メインバス２０
１に出力したり、待機系アドレスデコーダ２１にアドレ
スを示すアドレス信号を出力する。

【００５５】待機系バッファメモリ制御回路２３は、調
停権管理回路１７から稼働系→待機系の書き込みモード
が指示されると、バッファ２４を「閉」、バッファ２５
を「開」にする。

【００５６】また、待機系バッファメモリ制御回路２３
は、稼働系プロセッサ１０からの制御情報の共有メモリ
２６への書き込みが終了すると、稼働系トラッキングバ
ス権調停回路１２に書き込みが終了したことを通知す
る。

【００５７】待機系共有メモリ２６は、稼働系の制御情
報を記憶する。次に、このような待機冗長システムのト
ラッキング動作について説明する。まず、稼働系プロセ
ッサ１０から稼働系アドレスデコーダ１１に調停権管理
回路１７のアドレスを示すアドレス信号が出力される。
アドレスデコーダ１１は、このアドレス信号を解読して
アドレスを得、このアドレスに対応するチップにチップ
セレクト信号を出力する。

【００５８】ここでは、チップセレクト信号は、調停権
管理回路１７に出力される。調停権管理回路１７は、チ
ップセレクト信号が入力されると、稼働系トラッキング
バス１０２のバス権及び待機系トラッキングバス２０２
のバス権の存在をフラグに基づいて判断し、稼働系トラ
ッキングバス１０２及び待機系トラッキングバス２０２
のバス権を取得することができるか否かを判断する。

【００５９】上記稼働系トラッキングバス１０２及び待
機系トラッキングバス２０２のバス権を取得することが
できる場合には、調停権管理回路１７は、両バスのバス
権を取得し、稼働系バッファメモリ制御回路１３及び待
機系バッファメモリ制御回路２３に稼働系→待機系の書
き込みモードを通知する。

【００６０】稼働系バッファメモリ制御回路１３は、調
停権管理回路１７から書き込みモードの通知があると、
稼働系バスバッファ１４，１５を「開」にする。また、
待機系バッファメモリ制御回路２３は、調停権管理回路
１７から書き込みモードの通知があると、待機系バスバ
ッファ２４を「閉」、待機系バスバッファ２５を「開」
にする。

【００６１】これにより、稼働系プロセッサ１０から出
力される制御データを、稼働系メインバス１０１、バス
バッファ１４、稼働系トラッキングバス１０２、バスバ
ッファ１５、稼働系ー待機系間バスバッファ３０１、待
機系バスバッファ２５、待機系トラッキングバス２０２
を介して、待機系の共有メモリ２６に書き込むことが可
能になる。

【００６２】次に、この待機系の共有メモリ２６への制
御情報の書き込みが終了すると、待機系バッファメモリ
制御回路２３が稼働系トラッキングバス権調停回路１２
に書き込みが終了したことを通知する。

【００６３】そして、稼働系トラッキングバス権調停回
路１２が稼働系プロセッサ１０にアクセスサイクルが終
了したことを通知する。上記動作を１つのサイクルと
し、この１サイクルで１つのアドレスにデータを書き込
んだことになる。この動作を制御データの大きさだけ繰
り返して行なうことになる。

【００６４】なお、待機系プロセッサ２０が稼働系に昇
格した場合のトラッキング動作も、上述の場合と同様
に、制御情報が待機系メインバス２０１、バスバッファ
２４、待機系トラッキングバス２０２、バスバッファ２
５、稼働系ー待機系間バスバッファ３０１、バスバッフ
ァ１５、稼働系トラッキングバス１０２を介して共有メ
モリ１６に書き込まれる。

【００６５】本実施の形態のトラッキング動作は、上述
の第１の実施の形態の待機冗長システムとほぼ同様であ
るが、待機系の共有メモリ２６を待機系プロセッサが自
己の共有メモリ２６の自己診断を高速に行なうことがで
きる点で異なる。

【００６６】次に、このような待機系の共有メモリ２６
の自己診断動作について図３を参照して説明する。待機
系プロセッサ２０から待機系トラッキングバス権調停回
路２２のアドレスを示すアドレス信号が待機系アドレス
デコーダ２１に出力されると、待機系アドレスデコーダ
２１はアドレス信号を解読してアドレスを得て、チップ
セレクト信号を待機系トラッキングバス権調停回路２２
に出力する。

【００６７】調停権管理回路１７は、上述のように、待
機系トラッキングバス２０２のバス権の管理を行なって
いるので、待機系トラッキングバス権調停回路２２は、
調停権管理回路１７の待機系トラッキングバス２０２の
バス権の存在を示すフラグに基づいて待機系トラッキン
グバス２０２のバス権が存在しているか否かを判断す
る。

【００６８】そして、待機系トラッキングバス２０２の
バス権が存在している場合には、待機系バッファメモリ
制御回路２３に自己診断モードを通知する。待機系バッ
ファメモリ制御回路２３は、待機系トラッキングバス権
調停回路２２から自己診断モードであることが通知され
ると、待機系バスバッファ２５を「閉」にし、待機系バ
スバッファ２４を「開」にする。

【００６９】これにより、待機系プロセッサ２０が、待
機系メインバス２０１、待機系トラッキングバス２０２
を介して、共有メモリ２６に自己診断データの書き込み
及び読み込みを行なうことができ、その結果、共有メモ
リ２６の自己診断を行なうことが可能になる。

【００７０】従って、本実施の形態の待機冗長システム
によれば、待機系トラッキングバス権調停回路２２が調
停権管理回路１７の待機系トラッキングバス２０２のバ
ス権の存在を示すフラグに基づいて待機系トラッキング
バス２０２のバス権が存在しているか否かの判断を行な
うことができるので、上述の第１の実施の形態の待機冗
長システムに比して自己診断時間を短縮することができ
る。

【００７１】

【発明の効果】以上詳記したように、本発明によれば、
トラッキングのアクセスサイクルを短時間にし、トラッ
キングの負荷を減少させることができる待機冗長システ
ムを提供することができる。また、待機系の共有メモリ
の自己診断を短時間で行なうことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る待機冗長シス
テムの構成を示す図である。

【図２】本発明の第２の実施の形態に係る待機冗長シス
テムの構成を示す図である。

【図３】同第２の実施の形態に係る待機冗長システムの
構成を示す図である。

【図４】従来の待機冗長システムの構成を示す図であ
る。

【符号の説明】

１０…稼働系プロセッサ、 １１…稼働系アドレスデコーダ、 １２…稼働系トラッキングバス権調停回路、 １３…バッファメモリ制御回路、 １４…バスバッファ、 １５…バスバッファ、 １６…共有メモリ、 １７…調停権管理回路、 ２０…待機系プロセッサ、 ２１…待機系アドレスデコーダ、 ２２…待機系トラッキングバス権調停回路、 ２３…待機系バッファメモリ制御回路、 ２４…バスバッファ、 ２５…バスバッファ、 ２６…共有メモリ、 ３１…トラッキングバス権調停回路、 １０１…稼働系メインバス、 １０２…稼働系トラッキングバス、 ２０１…稼働系メインバス、 ２０２…稼働系トラッキングバス、 ３０１…稼働系−待機系間バス。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 待機系のトラッキングバスに接続され、
   前記稼働系の制御情報を記憶する待機系共有メモリと、 前記稼働系のトラッキングバスのバス権及び前記待機系
   のトラッキングバスのバス権を調停し、且つ前記稼働系
   のトラッキングバスのバス権及び前記待機系のトラッキ
   ングバスのバス権の存在を一元的に管理するバス権管理
   手段と、 前記バス権管理手段により前記稼働系のトラッキングバ
   スのバス権及び前記待機系のトラッキングバスのバス権
   が得られた場合に、前記稼働系の制御情報を前記待機系
   の共有メモリに書き込む制御情報書き込み手段とを具備
   したことを特徴とする待機冗長システム。
2. 【請求項２】 待機系のトラッキングバスに接続され、
   前記稼働系の制御情報を記憶する待機系共有メモリと、 前記稼働系のトラッキングバスのバス権及び前記待機系
   のトラッキングバスのバス権の存在を管理するバス権管
   理手段と、 前記バス権管理手段により前記待機系のトラッキングバ
   スのバス権が存在していることが示されている場合に前
   記待機系のトラッキングバスの調停を行なう調停手段
   と、 前記調停手段により調停が行われた前記待機系のトラッ
   キングバスを介して前記待機系の共有メモリの自己診断
   を行なう自己診断手段とを具備したことを特徴とする待
   機冗長システム。