JPH10270145A - 放電ギャップ素子およびサージ防護デバイス - Google Patents
放電ギャップ素子およびサージ防護デバイスInfo
- Publication number
- JPH10270145A JPH10270145A JP7674897A JP7674897A JPH10270145A JP H10270145 A JPH10270145 A JP H10270145A JP 7674897 A JP7674897 A JP 7674897A JP 7674897 A JP7674897 A JP 7674897A JP H10270145 A JPH10270145 A JP H10270145A
- Authority
- JP
- Japan
- Prior art keywords
- discharge gap
- insulator
- gap element
- protection device
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Thermistors And Varistors (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 放電開始電圧のバラツキが小さい放電ギャッ
プ素子、およびそれを内蔵したサージ防護デバイスを得
ることを目的とする。 【解決手段】 絶縁体と内部電極を積層し、それを切断
した断面の電極間をギャップとして放電ギャップ素子を
得る。また、この放電ギャップ素子を不活性ガスで封止
することによりサージ防護デバイスを得る。
プ素子、およびそれを内蔵したサージ防護デバイスを得
ることを目的とする。 【解決手段】 絶縁体と内部電極を積層し、それを切断
した断面の電極間をギャップとして放電ギャップ素子を
得る。また、この放電ギャップ素子を不活性ガスで封止
することによりサージ防護デバイスを得る。
Description
【０００１】
【発明の属する技術分野】本発明は、電子機器に侵入し
て機器の破壊あるいは誤動作の原因となる異常電圧を吸
収するサージ防護デバイスに関する。さらに詳しくは、
電源回路、通信あるいは信号線等の外部と接続される入
出力部に使用されるサージ防護デバイスにおいて、放電
により異常電圧を吸収するギャップ素子の構造に関する
ものである。
て機器の破壊あるいは誤動作の原因となる異常電圧を吸
収するサージ防護デバイスに関する。さらに詳しくは、
電源回路、通信あるいは信号線等の外部と接続される入
出力部に使用されるサージ防護デバイスにおいて、放電
により異常電圧を吸収するギャップ素子の構造に関する
ものである。
【０００２】
【従来の技術】近年、急速に電子機器のインテリジェン
ト化が進行し、半導体部品が多数使用されるようにな
り、サージ電圧による誤動作や破壊が多くなってきてい
る。これは、半導体部品の過電圧に対する余裕が少ない
ためである。特に雷サージは、ある確率で商用電源の配
電線や電話線等から侵入するため、サージ防護デバイス
を使用してサージ電圧を吸収する必要性が高くなってき
ている。
ト化が進行し、半導体部品が多数使用されるようにな
り、サージ電圧による誤動作や破壊が多くなってきてい
る。これは、半導体部品の過電圧に対する余裕が少ない
ためである。特に雷サージは、ある確率で商用電源の配
電線や電話線等から侵入するため、サージ防護デバイス
を使用してサージ電圧を吸収する必要性が高くなってき
ている。
【０００３】サージ防護デバイスには、大別して放電ギ
ャップ素子、シリコン半導体素子、および酸化亜鉛バリ
スタの３種類があり、また、それらを組み合わせた複合
型のものもある。
ャップ素子、シリコン半導体素子、および酸化亜鉛バリ
スタの３種類があり、また、それらを組み合わせた複合
型のものもある。
【０００４】シリコン半導体素子、および酸化亜鉛バリ
スタは放電開始電圧のバラツキが小さく、機器の保護電
圧レベルの設計が容易であるが、サージ耐量が小さいた
め素子の適用範囲が限定されていた。
スタは放電開始電圧のバラツキが小さく、機器の保護電
圧レベルの設計が容易であるが、サージ耐量が小さいた
め素子の適用範囲が限定されていた。
【０００５】これに対し放電ギャップ素子は、静電容量
が小さく、サージ電流耐量も大きくできるが、サージ応
答性が悪いという欠点があった。それを改善したものが
マイクロギャップ式放電ギャップ素子（特開昭５５−１
２８２８３）である。このマイクロギャップ式放電ギャ
ップ素子は、図５に示すように絶縁体表面に形成された
導電性セラミックス被膜に、レーザー光線を使用して幅
の狭い線条を均一に設けることにより形成されている。
マイクロギャップ式の放電は、数１０μｍ間隔のギャッ
プ電極間に印加される高電界により電子放出されること
によって開始する。このため、ギャップ間隔を狭くする
ほど安定して高速にサージを吸収できるようになる。こ
の改善により、従来の利点はそのままで、サージ応答性
の優れたサージ防護デバイスが得られている。
が小さく、サージ電流耐量も大きくできるが、サージ応
答性が悪いという欠点があった。それを改善したものが
マイクロギャップ式放電ギャップ素子（特開昭５５−１
２８２８３）である。このマイクロギャップ式放電ギャ
ップ素子は、図５に示すように絶縁体表面に形成された
導電性セラミックス被膜に、レーザー光線を使用して幅
の狭い線条を均一に設けることにより形成されている。
マイクロギャップ式の放電は、数１０μｍ間隔のギャッ
プ電極間に印加される高電界により電子放出されること
によって開始する。このため、ギャップ間隔を狭くする
ほど安定して高速にサージを吸収できるようになる。こ
の改善により、従来の利点はそのままで、サージ応答性
の優れたサージ防護デバイスが得られている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記し
たように従来のマイクロギャップ式放電ギャップ素子は
絶縁体表面に形成された導電性薄膜を切断することによ
りマイクロギャップを得ているが、この切断時のバラツ
キが大きくなってしまうため、放電開始電圧を安定させ
ることが難かしかった。また、放電開始電圧のバラツキ
は、製造コストの上昇の要因ともなっていた。
たように従来のマイクロギャップ式放電ギャップ素子は
絶縁体表面に形成された導電性薄膜を切断することによ
りマイクロギャップを得ているが、この切断時のバラツ
キが大きくなってしまうため、放電開始電圧を安定させ
ることが難かしかった。また、放電開始電圧のバラツキ
は、製造コストの上昇の要因ともなっていた。
【０００７】本発明はこのような事情に顧みてなされた
ものであり、放電開始電圧のバラツキが小さい放電ギャ
ップ素子およびそれを内蔵したサージ防護デバイスを得
ることを目的とする。
ものであり、放電開始電圧のバラツキが小さい放電ギャ
ップ素子およびそれを内蔵したサージ防護デバイスを得
ることを目的とする。
【０００８】
【課題を解決するための手段】上記目的は以下（１）〜
（７）の本発明により達成される。
（７）の本発明により達成される。
【０００９】（１） 絶縁体と内部電極を積層し、それ
を切断した断面の電極間をギャップとした放電ギャップ
素子。
を切断した断面の電極間をギャップとした放電ギャップ
素子。
【００１０】（２） 絶縁体と内部電極を積層し、一体
焼成することを特徴とする（１）の放電ギャップ素子。
焼成することを特徴とする（１）の放電ギャップ素子。
【００１１】（３） ギャップ間隔が７〜１００μｍの
範囲にあることを特徴とする（１）または（２）の放電
ギャップ素子。
範囲にあることを特徴とする（１）または（２）の放電
ギャップ素子。
【００１２】（４） 絶縁体がアルミナ系セラミックで
あることを特徴とする（１）の放電ギャップ素子。
あることを特徴とする（１）の放電ギャップ素子。
【００１３】（５） 内部電極が珪化モリブデンまたは
珪化モリブデンとアルミナ系セラミックとの混合物であ
ることを特徴とする（１）または（２）に記載の放電ギ
ャップ素子。
珪化モリブデンとアルミナ系セラミックとの混合物であ
ることを特徴とする（１）または（２）に記載の放電ギ
ャップ素子。
【００１４】（６） （１）〜（５）の放電ギャップ素
子を内蔵したことを特徴とするサージ防護デバイス。
子を内蔵したことを特徴とするサージ防護デバイス。
【００１５】（７） 放電ギャップ素子を不活性ガスで
封止することを特徴とする（６）のサージ防護デバイ
ス。
封止することを特徴とする（６）のサージ防護デバイ
ス。
【００１６】
【発明の実施の形態】本発明のマイクロギャップ式放電
ギャップ素子は、絶縁体と内部電極を積層し、切断した
断面の電極間をマイクロギャップとするものである。こ
の構成によれば、絶縁体のシート厚によりマイクロギャ
ップ間隔が決まるため、電極間隔の精度が従来に比べて
格段に向上する。また、従来の薄膜切断による方法では
得られなかった幅の狭いギャップを得ることも可能にな
る。
ギャップ素子は、絶縁体と内部電極を積層し、切断した
断面の電極間をマイクロギャップとするものである。こ
の構成によれば、絶縁体のシート厚によりマイクロギャ
ップ間隔が決まるため、電極間隔の精度が従来に比べて
格段に向上する。また、従来の薄膜切断による方法では
得られなかった幅の狭いギャップを得ることも可能にな
る。
【００１７】本発明においては、絶縁体と内部電極とが
積層された構造であればよく、その製造には種々の方法
が採用される。たとえば樹脂、ガラス等の絶縁体と金属
箔とを積層しながら接着する方法や、熱硬化性樹脂と金
属ペーストとを積層し、熱処理を行って樹脂を硬化させ
る方法により製造される。またはセラミック絶縁体と内
部電極とを積層し、一体焼成する方法であってもよい。
なお、一体焼成により耐久性の優れた素子が得られるの
でこの方法により製造することが好ましい。いずれの場
合も最後に所定の大きさに切断し、端子電極を焼付等に
より形成しマイクロギャップ式放電ギャップ素子とされ
る。断面を切断することにより、表面状態の安定した電
極が得られる。このことにより、放電開始電圧のバラツ
キが小さなマイクロギャップ式放電ギャップ素子が得ら
れる。
積層された構造であればよく、その製造には種々の方法
が採用される。たとえば樹脂、ガラス等の絶縁体と金属
箔とを積層しながら接着する方法や、熱硬化性樹脂と金
属ペーストとを積層し、熱処理を行って樹脂を硬化させ
る方法により製造される。またはセラミック絶縁体と内
部電極とを積層し、一体焼成する方法であってもよい。
なお、一体焼成により耐久性の優れた素子が得られるの
でこの方法により製造することが好ましい。いずれの場
合も最後に所定の大きさに切断し、端子電極を焼付等に
より形成しマイクロギャップ式放電ギャップ素子とされ
る。断面を切断することにより、表面状態の安定した電
極が得られる。このことにより、放電開始電圧のバラツ
キが小さなマイクロギャップ式放電ギャップ素子が得ら
れる。
【００１８】絶縁体シート厚を変えることにより目的に
応じたマイクロギャップを得ることができるが、絶縁体
シート厚は通常７〜１００μｍとする。この理由は以下
の通りである。厚さが１００μｍを越えると放電バラツ
キが大きくなるからであり、好ましくは５０μｍ以下で
ある。また７μ未満であると電極間隔が狭くなりすぎ、
短絡破壊を起こしやすくなる。なお、積層時の作業性を
考慮すると厚さは１０μｍ以上とすることが好ましい。
応じたマイクロギャップを得ることができるが、絶縁体
シート厚は通常７〜１００μｍとする。この理由は以下
の通りである。厚さが１００μｍを越えると放電バラツ
キが大きくなるからであり、好ましくは５０μｍ以下で
ある。また７μ未満であると電極間隔が狭くなりすぎ、
短絡破壊を起こしやすくなる。なお、積層時の作業性を
考慮すると厚さは１０μｍ以上とすることが好ましい。
【００１９】上記したように、セラミック絶縁体と内部
電極とを積層、一体焼成して製造することにより、耐久
性の優れた放電ギャップ素子が得られる。このとき、絶
縁体としてはアルミナ系セラミックが使用される。ま
た、内部電極としては金属導体または導電性セラミック
のいずれを用いてもかまわない。
電極とを積層、一体焼成して製造することにより、耐久
性の優れた放電ギャップ素子が得られる。このとき、絶
縁体としてはアルミナ系セラミックが使用される。ま
た、内部電極としては金属導体または導電性セラミック
のいずれを用いてもかまわない。
【００２０】しかしながら、内部電極として金属導体を
用いた場合、素子を使用していくうちに金属のマイグレ
ーションが起こり、短絡破壊を起こすことがある。この
ため、導電性セラミックを用いることが好ましい。導電
性セラミックとしては珪化モリブデンまたは珪化モリブ
デンとアルミナ系セラミックとの混合物が使用される。
このような導電性セラミック内部電極を使用することに
より、耐久性が高く、短絡破壊しないサージ防護デバイ
スが得られる。さらに、従来のマイクロギャップ式放電
ギャップ素子を構成する絶縁体表面の導電性薄膜に比
べ、膜厚の厚い電極を使用することも容易であり、さら
に耐久性を向上させることが可能である。
用いた場合、素子を使用していくうちに金属のマイグレ
ーションが起こり、短絡破壊を起こすことがある。この
ため、導電性セラミックを用いることが好ましい。導電
性セラミックとしては珪化モリブデンまたは珪化モリブ
デンとアルミナ系セラミックとの混合物が使用される。
このような導電性セラミック内部電極を使用することに
より、耐久性が高く、短絡破壊しないサージ防護デバイ
スが得られる。さらに、従来のマイクロギャップ式放電
ギャップ素子を構成する絶縁体表面の導電性薄膜に比
べ、膜厚の厚い電極を使用することも容易であり、さら
に耐久性を向上させることが可能である。
【００２１】また、セラミック絶縁層と内部電極層を複
数積層することにより、有効電極長を長くでき、さらに
耐久性を向上させることができる。
数積層することにより、有効電極長を長くでき、さらに
耐久性を向上させることができる。
【００２２】本発明のマイクロギャップ素子は、セラミ
ックパッケージにガラス封止することによりサージ防護
デバイスとされる。このとき、Ａｒ、Ｎｅ、Ｎ２等の不
活性ガスで封止することにより放電開始電圧を下げるこ
ともできる。
ックパッケージにガラス封止することによりサージ防護
デバイスとされる。このとき、Ａｒ、Ｎｅ、Ｎ２等の不
活性ガスで封止することにより放電開始電圧を下げるこ
ともできる。
【００２３】
【実施例】以下、実施例を説明する。
【００２４】絶縁体としてアルミナを、内部電極として
珪化モリブデンおよびアルミナの混合物（体積比：Ｍｏ
Ｓｉ2／Ａｉ2Ｏ3＝８０／２０）を使用した。それぞれ
についてバインダとしてメタアクリル系バインダを、溶
剤としてトルエンを加え、ボールミルで２４時間混合し
てスラリーを作製した。これらを用いてドクターブレー
ド法によりシートを作製し、図１の層構造になるように
金型中に積層した。なお、シート厚みは、ベース絶縁体
１１：２００μｍ（焼成後約１７０μｍ）、内部電極１
２：４０μｍ（焼成後約３５μｍ）、絶縁体１３：４０
μｍ（焼成後約３５μｍ）、内部電極１４：４０μｍ
（焼成後約３５μｍ）、カバー絶縁体１５：２００μｍ
（焼成後約１７０μｍ）とした。
珪化モリブデンおよびアルミナの混合物（体積比：Ｍｏ
Ｓｉ2／Ａｉ2Ｏ3＝８０／２０）を使用した。それぞれ
についてバインダとしてメタアクリル系バインダを、溶
剤としてトルエンを加え、ボールミルで２４時間混合し
てスラリーを作製した。これらを用いてドクターブレー
ド法によりシートを作製し、図１の層構造になるように
金型中に積層した。なお、シート厚みは、ベース絶縁体
１１：２００μｍ（焼成後約１７０μｍ）、内部電極１
２：４０μｍ（焼成後約３５μｍ）、絶縁体１３：４０
μｍ（焼成後約３５μｍ）、内部電極１４：４０μｍ
（焼成後約３５μｍ）、カバー絶縁体１５：２００μｍ
（焼成後約１７０μｍ）とした。
【００２５】このようにして得られた成形体を、窒素ガ
ス雰囲気中で昇温速度１℃／分で３５０℃まで昇温し、
この温度で５時間保持し、この後昇温速度５℃／分で９
００℃まで昇温し、この温度で２時間保持した後、５℃
／分で冷却し、脱バインダ処理を行った。この脱バイン
ダ処理した成形体を、真空中で昇温速度５℃／分で１６
５０℃まで昇温し、この温度で１時間保持し、その後３
００℃／分の速度で冷却して焼成を行った。ただし、８
００℃以下は自然炉冷却した。焼成後に切断して、内部
電極間で形成するギャップを得た。図２にその斜視図を
示す。切断後の寸法は、長さ１０ｍｍ、幅１ｍｍとし
た。なお、切断ではなくブレイクによりギャップを得る
こともできる。切断後、端子電極を銀ペーストを塗布し
８００℃で焼き付け、放電ギャップ素子を得た。
ス雰囲気中で昇温速度１℃／分で３５０℃まで昇温し、
この温度で５時間保持し、この後昇温速度５℃／分で９
００℃まで昇温し、この温度で２時間保持した後、５℃
／分で冷却し、脱バインダ処理を行った。この脱バイン
ダ処理した成形体を、真空中で昇温速度５℃／分で１６
５０℃まで昇温し、この温度で１時間保持し、その後３
００℃／分の速度で冷却して焼成を行った。ただし、８
００℃以下は自然炉冷却した。焼成後に切断して、内部
電極間で形成するギャップを得た。図２にその斜視図を
示す。切断後の寸法は、長さ１０ｍｍ、幅１ｍｍとし
た。なお、切断ではなくブレイクによりギャップを得る
こともできる。切断後、端子電極を銀ペーストを塗布し
８００℃で焼き付け、放電ギャップ素子を得た。
【００２６】さらに上記のようにして得られた放電ギャ
ップ素子を、セラミックパッケージに乾燥空気でガラス
封止することによりサンプルを得た。
ップ素子を、セラミックパッケージに乾燥空気でガラス
封止することによりサンプルを得た。
【００２７】次に、比較例として従来の構造の放電ギャ
ップ素子を作製した（図３）。絶縁体２１として、長さ
１０ｍｍ、直径２ｍｍのアルミナ円柱を用いた。導電性
被膜２２として、酸化錫をスパッタリングで２μｍの厚
さに形成した。これをレーザーで切削加工し、２５μｍ
程度のギャップ２３を形成した。最後にキャップ電極２
４およびリード線２５を取り付け、放電ギャップ素子を
得た。
ップ素子を作製した（図３）。絶縁体２１として、長さ
１０ｍｍ、直径２ｍｍのアルミナ円柱を用いた。導電性
被膜２２として、酸化錫をスパッタリングで２μｍの厚
さに形成した。これをレーザーで切削加工し、２５μｍ
程度のギャップ２３を形成した。最後にキャップ電極２
４およびリード線２５を取り付け、放電ギャップ素子を
得た。
【００２８】放電開始電圧の測定は、プログラマブル電
源を測定試料に接続し、出力電圧を０Ｖから、１００Ｖ
／秒の立ち上がり速度で上昇させ、放電が始まり、電流
が流れ出した時点の電圧を読み取った。本発明および比
較例の放電ギャップ素子の放電開始電圧のバラツキを図
４に示す。
源を測定試料に接続し、出力電圧を０Ｖから、１００Ｖ
／秒の立ち上がり速度で上昇させ、放電が始まり、電流
が流れ出した時点の電圧を読み取った。本発明および比
較例の放電ギャップ素子の放電開始電圧のバラツキを図
４に示す。
【００２９】また、耐久性の評価は、８／２０μｓｅ
ｃ．のインパルス電流波形を測定試料に印加して、印加
前後の放電開始電圧の変化で評価した。本発明および比
較例の放電ギャップ素子の耐久性を図５に示す。
ｃ．のインパルス電流波形を測定試料に印加して、印加
前後の放電開始電圧の変化で評価した。本発明および比
較例の放電ギャップ素子の耐久性を図５に示す。
【００３０】図４および図５から、本発明の放電ギャッ
プ素子は、放電開始電圧のバラツキが小さく、また耐久
性が向上していることがわかる。
プ素子は、放電開始電圧のバラツキが小さく、また耐久
性が向上していることがわかる。
【００３１】
【発明の効果】本発明のマイクロギャップ式放電ギャッ
プ素子およびサージ防護デバイスは、従来のマイクロギ
ャップ式放電ギャップ素子の利点を失うことなく、放電
開始電圧のバラツキが大きいという欠点を改善すること
ができる。また、耐久性の高い素子を得ることができ
る。
プ素子およびサージ防護デバイスは、従来のマイクロギ
ャップ式放電ギャップ素子の利点を失うことなく、放電
開始電圧のバラツキが大きいという欠点を改善すること
ができる。また、耐久性の高い素子を得ることができ
る。
【図１】本発明の放電ギャップ素子の一例を示す側面図
である。
である。
【図２】本発明の放電ギャップ素子の一例を示す斜視図
である。
である。
【図３】従来の放電ギャップ素子を示す図である。
【図４】本発明および比較例の放電ギャップ素子の放電
開始電圧のバラツキを示す図である。
開始電圧のバラツキを示す図である。
【図５】本発明および比較例の放電ギャップ素子の耐久
性を示す図である。
性を示す図である。
１ 放電ギャップ素子 １１ ベース絶縁体 １２、１４ 内部電極 １３ 絶縁体 １５ カバー絶縁体 １６ 端子電極
Claims (7)
- 【請求項１】 絶縁体と内部電極を積層し、それを切断
した断面の電極間をギャップとした放電ギャップ素子。 - 【請求項２】 絶縁体と内部電極を積層し、一体焼成す
ることを特徴とする請求項１の放電ギャップ素子。 - 【請求項３】 ギャップ間隔が７〜１００μｍの範囲に
あることを特徴とする請求項１または２の放電ギャップ
素子。 - 【請求項４】 絶縁体がアルミナ系セラミックであるこ
とを特徴とする請求項１の放電ギャップ素子。 - 【請求項５】 内部電極が珪化モリブデンまたは珪化モ
リブデンとアルミナ系セラミックとの混合物であること
を特徴とする請求項１または２に記載の放電ギャップ素
子。 - 【請求項６】 請求項１〜５の放電ギャップ素子を内蔵
したことを特徴とするサージ防護デバイス。 - 【請求項７】 放電ギャップ素子を不活性ガスで封止す
ることを特徴とする請求項６のサージ防護デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7674897A JPH10270145A (ja) | 1997-03-28 | 1997-03-28 | 放電ギャップ素子およびサージ防護デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7674897A JPH10270145A (ja) | 1997-03-28 | 1997-03-28 | 放電ギャップ素子およびサージ防護デバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10270145A true JPH10270145A (ja) | 1998-10-09 |
Family
ID=13614231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7674897A Withdrawn JPH10270145A (ja) | 1997-03-28 | 1997-03-28 | 放電ギャップ素子およびサージ防護デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10270145A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010041661A1 (ja) * | 2008-10-10 | 2010-04-15 | 昭和電工株式会社 | 静電放電保護体 |
| JP2014082003A (ja) * | 2012-10-12 | 2014-05-08 | Murata Mfg Co Ltd | Ｅｓｄ保護デバイスとその製造方法 |
-
1997
- 1997-03-28 JP JP7674897A patent/JPH10270145A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010041661A1 (ja) * | 2008-10-10 | 2010-04-15 | 昭和電工株式会社 | 静電放電保護体 |
| JPWO2010041661A1 (ja) * | 2008-10-10 | 2012-03-08 | 昭和電工株式会社 | 静電放電保護体 |
| US8625248B2 (en) | 2008-10-10 | 2014-01-07 | Showa Denko K.K. | Electrostatic discharge protector |
| JP2014082003A (ja) * | 2012-10-12 | 2014-05-08 | Murata Mfg Co Ltd | Ｅｓｄ保護デバイスとその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103650071B (zh) | 过电压保护元件 | |
| JP5221794B1 (ja) | 静電気保護素子とその製造方法 | |
| JP2001345161A (ja) | チップ型サージアブソーバおよびその製造方法 | |
| JP3528655B2 (ja) | チップ型サージアブソーバ及びその製造方法 | |
| US20050195549A1 (en) | Electrostatic discharge protection component | |
| US6498715B2 (en) | Stack up type low capacitance overvoltage protective device | |
| JPH1064703A (ja) | 積層チップ型電子部品 | |
| CN103918144B (zh) | 静电保护元件的制造方法 | |
| JP2004022976A (ja) | 積層型電圧非直線抵抗体、及びその製造方法 | |
| JPH10270145A (ja) | 放電ギャップ素子およびサージ防護デバイス | |
| JP3303025B2 (ja) | チップ型マイクロギャップ式サージアブソーバ | |
| JP2001267037A (ja) | サージ吸収素子及びその製造方法 | |
| JPH11265808A (ja) | サージ吸収素子及びその製造方法 | |
| JPH10199709A (ja) | 積層型バリスタ | |
| JP3286855B2 (ja) | チップ型ｐｔｃサーミスタの製造方法 | |
| JPH056806A (ja) | チツプバリスタ | |
| JP2000188169A (ja) | サ―ジ吸収素子 | |
| JP2000311764A (ja) | サージ吸収素子及びその製造方法 | |
| JP2005183593A (ja) | 接合型電圧依存性抵抗器およびその製造方法 | |
| JPH0992430A (ja) | サージ吸収素子 | |
| JP2008270391A (ja) | 積層型チップバリスタおよびその製造方法 | |
| KR100340130B1 (ko) | 정 온도 계수 서미스터와 배리스터 복합소자 및 그 제조방법 | |
| JPH11354249A (ja) | サージ吸収素子 | |
| JPH0613206A (ja) | 積層型バリスタ | |
| JPH0431163B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040601 |