JPH10270289A - チップ型ｌｃバリスタ及びその製造方法 - Google Patents
チップ型ｌｃバリスタ及びその製造方法Info
- Publication number
- JPH10270289A JPH10270289A JP6964197A JP6964197A JPH10270289A JP H10270289 A JPH10270289 A JP H10270289A JP 6964197 A JP6964197 A JP 6964197A JP 6964197 A JP6964197 A JP 6964197A JP H10270289 A JPH10270289 A JP H10270289A
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- electrode
- capacitance
- main surface
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Filters And Equalizers (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】 高周波ノイズを抑制するＬＣフィルタの特性
と静電気等のサージを吸収するバリスタの特性との両方
の特性を有する、小型で安価な信頼性が高いチップ型Ｌ
Ｃバリスタを提供する。 【解決手段】 バリスタ磁器単板１の一方の主面Ａに第
１の容量取得用電極２が形成され、その他方の主面Ｂに
第２の容量取得用電極４が形成され、第１の容量取得用
電極２を覆うように、フェライト磁粉を含んだガラスペ
ーストを熱処理してなる絶縁層３が形成されている。バ
リスタ磁器単板１の長手方向の両端部には、第１容量取
得用電極２と電気的に接続した入出力電極５が形成さ
れ、バリスタ磁器単板１の少なくとも一側面には、第２
の容量取得用電極４と電気的に接続した接地用電極６が
形成されている。通常はＬＣフイルタとして作動してい
るが、サージが侵入した場合には、バリスタとして機能
する。
と静電気等のサージを吸収するバリスタの特性との両方
の特性を有する、小型で安価な信頼性が高いチップ型Ｌ
Ｃバリスタを提供する。 【解決手段】 バリスタ磁器単板１の一方の主面Ａに第
１の容量取得用電極２が形成され、その他方の主面Ｂに
第２の容量取得用電極４が形成され、第１の容量取得用
電極２を覆うように、フェライト磁粉を含んだガラスペ
ーストを熱処理してなる絶縁層３が形成されている。バ
リスタ磁器単板１の長手方向の両端部には、第１容量取
得用電極２と電気的に接続した入出力電極５が形成さ
れ、バリスタ磁器単板１の少なくとも一側面には、第２
の容量取得用電極４と電気的に接続した接地用電極６が
形成されている。通常はＬＣフイルタとして作動してい
るが、サージが侵入した場合には、バリスタとして機能
する。
Description
【０００１】
【発明の属する技術分野】本発明は、セラミックバリス
タを利用したインダクタ成分とキャパシタ成分とを有す
るチップ型ＬＣバリスタ及びその製造方法に関する。
タを利用したインダクタ成分とキャパシタ成分とを有す
るチップ型ＬＣバリスタ及びその製造方法に関する。
【０００２】
【従来の技術】近年、社会の様々な分野で電子機器が使
用されているが、これらの大部分はノイズ成分を多く含
むディジタル信号を利用している。従って、これらの電
子機器を使用する際には、ノイズ障害を防止するための
対策を講じておく必要がある。ノイズ対策には、ＥＭＩ
（Electro Magnetic Interference)対策（ノイズを発生
させないこと）と、イミュニティ（Immunity）対策（ノ
イズがあっても機器が誤動作しないこと）とがあり、こ
れらの両方を合わせたＥＭＣ（Electro MagneticCompat
ibility）の研究が盛んに進められている。
用されているが、これらの大部分はノイズ成分を多く含
むディジタル信号を利用している。従って、これらの電
子機器を使用する際には、ノイズ障害を防止するための
対策を講じておく必要がある。ノイズ対策には、ＥＭＩ
（Electro Magnetic Interference)対策（ノイズを発生
させないこと）と、イミュニティ（Immunity）対策（ノ
イズがあっても機器が誤動作しないこと）とがあり、こ
れらの両方を合わせたＥＭＣ（Electro MagneticCompat
ibility）の研究が盛んに進められている。
【０００３】このようなＥＭＣの研究において、従来か
ら一般的に、高周波ノイズを抑制するためにインダクタ
またはＬＣフィルタが用いられ、静電気等のサージを吸
収するためにバリスタが用いられている。そして、最近
急速に需要が増加しているワードプロセッサ，パーソナ
ルコンピュータ等の電子機器においては、主としてディ
ジタル信号の高調波に起因する高周波ノイズに加えて、
キーボード等の入力装置でデータを入力する場合に人体
から生じる静電気により、電子機器のＩＣ，ＬＳＩ等の
回路が誤動作または損傷する虞もあり、ＬＣフィルタと
バリスタとの両方の素子を用いる必要性が高く、これら
の素子の特性を合わせ持つ複合素子の開発が望まれてい
る。
ら一般的に、高周波ノイズを抑制するためにインダクタ
またはＬＣフィルタが用いられ、静電気等のサージを吸
収するためにバリスタが用いられている。そして、最近
急速に需要が増加しているワードプロセッサ，パーソナ
ルコンピュータ等の電子機器においては、主としてディ
ジタル信号の高調波に起因する高周波ノイズに加えて、
キーボード等の入力装置でデータを入力する場合に人体
から生じる静電気により、電子機器のＩＣ，ＬＳＩ等の
回路が誤動作または損傷する虞もあり、ＬＣフィルタと
バリスタとの両方の素子を用いる必要性が高く、これら
の素子の特性を合わせ持つ複合素子の開発が望まれてい
る。
【０００４】また、電子機器の小型化が押し進められる
中で、このようなノイズ抑制素子にあっても小型化が要
求されており、上記複合素子はその小型化の要求に合致
するものである。この小型化の要求に応じるべく、積層
型の複合素子が特開平４−２５７１１０号公報に提案さ
れている。この複合素子は、帯状導体線路が形成された
フェライトシートが積層されてなる積層チップインダク
クタと対向電極が形成されたバリスタシートが積層され
てなる積層チップコンデンサとを積層一体化して外形を
直方体状に形成した構成をなしている。
中で、このようなノイズ抑制素子にあっても小型化が要
求されており、上記複合素子はその小型化の要求に合致
するものである。この小型化の要求に応じるべく、積層
型の複合素子が特開平４−２５７１１０号公報に提案さ
れている。この複合素子は、帯状導体線路が形成された
フェライトシートが積層されてなる積層チップインダク
クタと対向電極が形成されたバリスタシートが積層され
てなる積層チップコンデンサとを積層一体化して外形を
直方体状に形成した構成をなしている。
【０００５】
【発明が解決しようとする課題】特開平４−２５７１１
０号公報に提案された複合素子は、従来別々に実装する
必要があったＬＣフィルタとバリスタとを一体化して１
つの部品で構成されているので、電子機器の小型化に寄
与している。しかしながら、この複合素子は、磁性体材
料とバリスタ材料とを張り合わせた後に一体的に焼成し
て作製するが、その焼成時にそれぞれの材料の成分が相
互に拡散してしまう。そのため、磁性体材料単体または
バリスタ材料単体で作製したそれぞれの素子では優れた
特性を有していても、複合素子にすることによって、そ
れらの特性が劣化してしまう。また、２種の材料を積層
して焼成する場合に、その２種の材料の収縮率を整合さ
せる必要があり、製造工程における管理は、それぞれの
材料単体を用いて素子単体を製造する場合に比べて、難
しい条件選定が必要である。以上のような異種材料の張
り合わせ及び異種材料の共焼に起因する理由により、特
開平４−２５７１１０号公報に提案された複合素子は、
安定した特性と信頼性とを確保することが困難であり、
歩留りも悪く、製造コストが高くなって安価な製品を供
給できないという問題点がある。
０号公報に提案された複合素子は、従来別々に実装する
必要があったＬＣフィルタとバリスタとを一体化して１
つの部品で構成されているので、電子機器の小型化に寄
与している。しかしながら、この複合素子は、磁性体材
料とバリスタ材料とを張り合わせた後に一体的に焼成し
て作製するが、その焼成時にそれぞれの材料の成分が相
互に拡散してしまう。そのため、磁性体材料単体または
バリスタ材料単体で作製したそれぞれの素子では優れた
特性を有していても、複合素子にすることによって、そ
れらの特性が劣化してしまう。また、２種の材料を積層
して焼成する場合に、その２種の材料の収縮率を整合さ
せる必要があり、製造工程における管理は、それぞれの
材料単体を用いて素子単体を製造する場合に比べて、難
しい条件選定が必要である。以上のような異種材料の張
り合わせ及び異種材料の共焼に起因する理由により、特
開平４−２５７１１０号公報に提案された複合素子は、
安定した特性と信頼性とを確保することが困難であり、
歩留りも悪く、製造コストが高くなって安価な製品を供
給できないという問題点がある。
【０００６】本発明は斯かる事情に鑑みてなされたもの
であり、特開平４−２５７１１０号公報に提案された複
合素子の問題点を解消できると共に、表面実装が可能で
あり、ＬＣフィルタ及びバリスタの両方の機能を１つの
部品で有し、その製造コストが安く、小型で信頼性が高
くて安価なチップ型ＬＣバリスタ、及び、それを製造す
る方法を提供することを目的とする。
であり、特開平４−２５７１１０号公報に提案された複
合素子の問題点を解消できると共に、表面実装が可能で
あり、ＬＣフィルタ及びバリスタの両方の機能を１つの
部品で有し、その製造コストが安く、小型で信頼性が高
くて安価なチップ型ＬＣバリスタ、及び、それを製造す
る方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】請求項１に係るチップ型
ＬＣバリスタは、インダクタ成分とキャパシタ成分とを
有するチップ型ＬＣバリスタにおいて、直方体状のセラ
ミックバリスタと、該セラミックバリスタの第１の主面
に設けた第１の容量取得用電極と、前記第１の主面と対
向する第２の主面に設けた第２の容量取得用電極と、前
記第１の容量取得用電極の一部または全部を覆う態様に
て形成された磁性体粉を含む絶縁層とを有することを特
徴とする。
ＬＣバリスタは、インダクタ成分とキャパシタ成分とを
有するチップ型ＬＣバリスタにおいて、直方体状のセラ
ミックバリスタと、該セラミックバリスタの第１の主面
に設けた第１の容量取得用電極と、前記第１の主面と対
向する第２の主面に設けた第２の容量取得用電極と、前
記第１の容量取得用電極の一部または全部を覆う態様に
て形成された磁性体粉を含む絶縁層とを有することを特
徴とする。
【０００８】請求項２に係るチップ型ＬＣバリスタは、
請求項１において、前記第２の容量取得用電極の一部ま
たは全部を覆う態様にて形成された絶縁層を更に有する
ことを特徴とする。
請求項１において、前記第２の容量取得用電極の一部ま
たは全部を覆う態様にて形成された絶縁層を更に有する
ことを特徴とする。
【０００９】請求項３に係るチップ型ＬＣバリスタは、
請求項１または２において、前記セラミックバリスタの
両端部に設けられ、前記第１の容量取得用電極と電気的
に接続される入出力電極と、前記セラミックバリスタの
両端部を除いた前記第１及び第２の主面と実質的に垂直
である面に設けられ、前記第２の容量取得用電極と電気
的に接続される接地用電極とを更に有することを特徴と
する。
請求項１または２において、前記セラミックバリスタの
両端部に設けられ、前記第１の容量取得用電極と電気的
に接続される入出力電極と、前記セラミックバリスタの
両端部を除いた前記第１及び第２の主面と実質的に垂直
である面に設けられ、前記第２の容量取得用電極と電気
的に接続される接地用電極とを更に有することを特徴と
する。
【００１０】請求項４に係るチップ型ＬＣバリスタは、
請求項１〜３の何れかにおいて、前記セラミックバリス
タは、チタン酸ストロンチウムを主成分とする半導体磁
器単板であることを特徴とする。
請求項１〜３の何れかにおいて、前記セラミックバリス
タは、チタン酸ストロンチウムを主成分とする半導体磁
器単板であることを特徴とする。
【００１１】請求項５に係るチップ型ＬＣバリスタの製
造方法は、インダクタ成分とキャパシタ成分とを有する
チップ型ＬＣバリスタを製造する方法において、直方体
状のセラミックバリスタの第１の主面に第１の容量取得
用電極を形成する工程と、前記第１の主面と対向する前
記セラミックバリスタの第２の主面に第２の容量取得用
電極を形成する工程と、前記第１の容量取得用電極の一
部または全部を覆う態様にて、磁性体粉を含む絶縁層を
形成する工程とを有することを特徴とする。
造方法は、インダクタ成分とキャパシタ成分とを有する
チップ型ＬＣバリスタを製造する方法において、直方体
状のセラミックバリスタの第１の主面に第１の容量取得
用電極を形成する工程と、前記第１の主面と対向する前
記セラミックバリスタの第２の主面に第２の容量取得用
電極を形成する工程と、前記第１の容量取得用電極の一
部または全部を覆う態様にて、磁性体粉を含む絶縁層を
形成する工程とを有することを特徴とする。
【００１２】本発明のチップ型ＬＣバリスタでは、セラ
ミックバリスタの表面に容量取得用電極を形成し、その
容量取得用電極の一部または全部を覆うように、磁性体
粉を含む絶縁層を形成している。よって、本発明のチッ
プ型ＬＣバリスタは、図２に示すような等価回路を有す
る。絶縁層は、従来、部品の信頼性を高めるために形成
していたが、その絶縁層に磁性体粉を混ぜることにより
信頼性の向上を図るだけでなく、素子にインダクタ成分
（Ｌ成分）を持たせることができる。また、セラミック
バリスタを素体として使用しているので、通常はＬＣフ
イルタとして作動しているが、サージが侵入した場合に
は、バリスタとして機能する。
ミックバリスタの表面に容量取得用電極を形成し、その
容量取得用電極の一部または全部を覆うように、磁性体
粉を含む絶縁層を形成している。よって、本発明のチッ
プ型ＬＣバリスタは、図２に示すような等価回路を有す
る。絶縁層は、従来、部品の信頼性を高めるために形成
していたが、その絶縁層に磁性体粉を混ぜることにより
信頼性の向上を図るだけでなく、素子にインダクタ成分
（Ｌ成分）を持たせることができる。また、セラミック
バリスタを素体として使用しているので、通常はＬＣフ
イルタとして作動しているが、サージが侵入した場合に
は、バリスタとして機能する。
【００１３】本発明では、容量取得用電極及び磁性体粉
を混ぜた絶縁層をセラミックバリスタに形成することに
より、ＬＣフィルタとバリスタとの両方の特性を有する
複合素子を作製できるので、２種の材料を張り合わせて
焼成する場合のように、材料特性の劣化が生じない。ま
た、２種の材料を用いる場合のように、収縮率の整合を
考える必要がなく、製造工程における管理が簡単にな
り、製造コストの低減を図れる。このように本発明で
は、異種材料の張り合わせ及び共焼という、コスト的に
高く、しかも十分な信頼性を確保することが困難である
技術を用いることなく、小型で安価な信頼性が高いチッ
プ型ＬＣバリスタを得ることができる。
を混ぜた絶縁層をセラミックバリスタに形成することに
より、ＬＣフィルタとバリスタとの両方の特性を有する
複合素子を作製できるので、２種の材料を張り合わせて
焼成する場合のように、材料特性の劣化が生じない。ま
た、２種の材料を用いる場合のように、収縮率の整合を
考える必要がなく、製造工程における管理が簡単にな
り、製造コストの低減を図れる。このように本発明で
は、異種材料の張り合わせ及び共焼という、コスト的に
高く、しかも十分な信頼性を確保することが困難である
技術を用いることなく、小型で安価な信頼性が高いチッ
プ型ＬＣバリスタを得ることができる。
【００１４】
【発明の実施の形態】以下、本発明をその実施の形態を
示す図面を参照して具体的に説明する。
示す図面を参照して具体的に説明する。
【００１５】（第１の実施の形態）図１（ａ）は本発明
のチップ型ＬＣバリスタ（第１の実施の形態）の斜視
図、図１（ｂ）は同じくその側面図である。図におい
て、１はチップ型ＬＣバリスタの素体としてのバリスタ
磁器単板である。バリスタ磁器単板１は、長さ３．２ｍ
ｍ，幅１．６ｍｍ，厚さ０．８ｍｍ程度の直方体状をな
し、図１（ａ），（ｂ）で上側の面である第１の主面Ａ
と、主面Ａと平行で対向する第２の主面Ｂとを有する。
また、バリスタ磁器単板１は、チタン酸ストロンチウム
（ＳｒＴｉＯ3 ）を主成分とするセラミック材料を焼成
して得られたものである。
のチップ型ＬＣバリスタ（第１の実施の形態）の斜視
図、図１（ｂ）は同じくその側面図である。図におい
て、１はチップ型ＬＣバリスタの素体としてのバリスタ
磁器単板である。バリスタ磁器単板１は、長さ３．２ｍ
ｍ，幅１．６ｍｍ，厚さ０．８ｍｍ程度の直方体状をな
し、図１（ａ），（ｂ）で上側の面である第１の主面Ａ
と、主面Ａと平行で対向する第２の主面Ｂとを有する。
また、バリスタ磁器単板１は、チタン酸ストロンチウム
（ＳｒＴｉＯ3 ）を主成分とするセラミック材料を焼成
して得られたものである。
【００１６】バリスタ磁器単板１の主面Ａには、その幅
方向の中央部（幅０．４〜０．８ｍｍ）に長手方向全域
にわたって厚さ５〜１０μｍの第１の容量取得用電極２
が形成されている。第１の容量取得用電極２は、銀（Ａ
ｇ）ペーストを熱処理したものである。また、第１の容
量取得用電極２と第１の容量取得用電極２が形成されて
いないバリスタ磁器単板１の主面Ａとの上には、バリス
タ磁器単板１の長手方向の両端部を除く全域にわたっ
て、厚さ３０〜４０μｍの絶縁層３が形成されており、
絶縁層３が第１の容量取得用電極２の大部分の領域を覆
っている。絶縁層３は、フェライト磁粉を５〜５０重量
％含んだガラスペーストを熱処理したものである。ま
た、バリスタ磁器単板１の主面Ｂには、その長手方向の
中央部に幅方向全域にわたって、第１の容量取得用電極
２と同材質の第２の容量取得用電極４が厚さ５〜１０μ
ｍで形成されている。
方向の中央部（幅０．４〜０．８ｍｍ）に長手方向全域
にわたって厚さ５〜１０μｍの第１の容量取得用電極２
が形成されている。第１の容量取得用電極２は、銀（Ａ
ｇ）ペーストを熱処理したものである。また、第１の容
量取得用電極２と第１の容量取得用電極２が形成されて
いないバリスタ磁器単板１の主面Ａとの上には、バリス
タ磁器単板１の長手方向の両端部を除く全域にわたっ
て、厚さ３０〜４０μｍの絶縁層３が形成されており、
絶縁層３が第１の容量取得用電極２の大部分の領域を覆
っている。絶縁層３は、フェライト磁粉を５〜５０重量
％含んだガラスペーストを熱処理したものである。ま
た、バリスタ磁器単板１の主面Ｂには、その長手方向の
中央部に幅方向全域にわたって、第１の容量取得用電極
２と同材質の第２の容量取得用電極４が厚さ５〜１０μ
ｍで形成されている。
【００１７】バリスタ磁器単板１の長手方向の両端部に
は、入出力電極５が形成されており、入出力電極５は、
第１の容量取得用電極２と電気的に接続している。ま
た、バリスタ磁器単板１の少なくとも一側面には、その
長手方向の中央部において、接地用電極６が形成されて
おり、接地用電極６は、第２の容量取得用電極４と電気
的に接続している。
は、入出力電極５が形成されており、入出力電極５は、
第１の容量取得用電極２と電気的に接続している。ま
た、バリスタ磁器単板１の少なくとも一側面には、その
長手方向の中央部において、接地用電極６が形成されて
おり、接地用電極６は、第２の容量取得用電極４と電気
的に接続している。
【００１８】このような構成をなす本発明のチップ型Ｌ
Ｃバリスタでは、バリスタ磁器単板１の両主面Ａ，Ｂに
第１の容量取得用電極２，第２の容量取得用電極４を形
成し、第１の容量取得用電極２の大部分を覆うように、
フェライト磁粉を含む絶縁層３を形成することにより、
図２に示すような等価回路のチップ型ＬＣバリスタが得
られ、高周波ノイズと静電気等のサージとを合わせて吸
収できる、ノイズ対策用の複合素子となっている。ま
た、上述した寸法のバリスタ磁器単板１に薄膜の容量取
得用電極，絶縁層等を形成した構成であるので、十分な
小型化を実現できている。
Ｃバリスタでは、バリスタ磁器単板１の両主面Ａ，Ｂに
第１の容量取得用電極２，第２の容量取得用電極４を形
成し、第１の容量取得用電極２の大部分を覆うように、
フェライト磁粉を含む絶縁層３を形成することにより、
図２に示すような等価回路のチップ型ＬＣバリスタが得
られ、高周波ノイズと静電気等のサージとを合わせて吸
収できる、ノイズ対策用の複合素子となっている。ま
た、上述した寸法のバリスタ磁器単板１に薄膜の容量取
得用電極，絶縁層等を形成した構成であるので、十分な
小型化を実現できている。
【００１９】次に、このような本発明のチップ型ＬＣバ
リスタの製造方法について説明する。まず、以下の手順
にてバリスタ磁器単板１を作製する。チタン酸ストロン
チウムを主成分とする半導体磁器用原料をプレス成形ま
たはシート成形して、単板状成形体を得る。この単板状
成形体を大気中で脱バインダした後、還元雰囲気中１３
００〜１５００℃で焼成して、半導体磁器単板を得る。
得られた半導体磁器単板の片面に例えば炭酸ナトリウム
（Ｎａ2 ＣＯ3 ）を主成分とした拡散剤を塗布し、大気
中で粒界絶縁化のための熱処理を９００〜１１００℃で
行って、粒界絶縁型のバリスタ磁器単板１を得る。
リスタの製造方法について説明する。まず、以下の手順
にてバリスタ磁器単板１を作製する。チタン酸ストロン
チウムを主成分とする半導体磁器用原料をプレス成形ま
たはシート成形して、単板状成形体を得る。この単板状
成形体を大気中で脱バインダした後、還元雰囲気中１３
００〜１５００℃で焼成して、半導体磁器単板を得る。
得られた半導体磁器単板の片面に例えば炭酸ナトリウム
（Ｎａ2 ＣＯ3 ）を主成分とした拡散剤を塗布し、大気
中で粒界絶縁化のための熱処理を９００〜１１００℃で
行って、粒界絶縁型のバリスタ磁器単板１を得る。
【００２０】次に、このように作製したバリスタ磁器単
板１の両主面Ａ，Ｂに銀ペーストを、主面Ａではバリス
タ磁器単板１の幅方向の中央部に長手方向全域にわたっ
た態様で、主面Ｂではバリスタ磁器単板１の長手方向の
中央部に幅方向全域にわたった態様で、塗布した後、大
気中で熱処理を６００〜８００℃で行って、第１の容量
取得用電極２及び第２の容量取得用電極４を形成する。
図３は、これらの第１の容量取得用電極２及び第２の容
量取得用電極４を形成した後の状態を示す斜視図であ
り、図３（ａ）は主面Ａに第１の容量取得用電極２を形
成した状態、図３（ｂ）は主面Ｂに第２の容量取得用電
極４を形成した状態をそれぞれ示している。
板１の両主面Ａ，Ｂに銀ペーストを、主面Ａではバリス
タ磁器単板１の幅方向の中央部に長手方向全域にわたっ
た態様で、主面Ｂではバリスタ磁器単板１の長手方向の
中央部に幅方向全域にわたった態様で、塗布した後、大
気中で熱処理を６００〜８００℃で行って、第１の容量
取得用電極２及び第２の容量取得用電極４を形成する。
図３は、これらの第１の容量取得用電極２及び第２の容
量取得用電極４を形成した後の状態を示す斜視図であ
り、図３（ａ）は主面Ａに第１の容量取得用電極２を形
成した状態、図３（ｂ）は主面Ｂに第２の容量取得用電
極４を形成した状態をそれぞれ示している。
【００２１】次に、バリスタ磁器単板１の主面Ａ上にそ
の長手方向の両端部を除く全域にわたって、第１の容量
取得用電極２の大部分の領域を覆うように、フェライト
磁粉を５〜５０重量％含んだガラスペーストを塗布し、
大気中で熱処理を６００〜８００℃で行って、絶縁層３
を形成する。図４は、この絶縁層３を形成した後の状態
を示す上面図である。
の長手方向の両端部を除く全域にわたって、第１の容量
取得用電極２の大部分の領域を覆うように、フェライト
磁粉を５〜５０重量％含んだガラスペーストを塗布し、
大気中で熱処理を６００〜８００℃で行って、絶縁層３
を形成する。図４は、この絶縁層３を形成した後の状態
を示す上面図である。
【００２２】最後に、バリスタ磁器単板１の長手方向の
両端部に、第１の容量取得用電極２と電気的に接続させ
た態様で、入出力電極５を形成すると共に、バリスタ磁
器単板１の少なくとも一側面の長手方向の中央部に、第
２の容量取得用電極４と電気的に接続させた態様で、接
地用電極６を形成し、大気中で熱処理を６００〜８００
℃で行って、図１に示す構成のチップ型ＬＣバリスタを
製造する。
両端部に、第１の容量取得用電極２と電気的に接続させ
た態様で、入出力電極５を形成すると共に、バリスタ磁
器単板１の少なくとも一側面の長手方向の中央部に、第
２の容量取得用電極４と電気的に接続させた態様で、接
地用電極６を形成し、大気中で熱処理を６００〜８００
℃で行って、図１に示す構成のチップ型ＬＣバリスタを
製造する。
【００２３】（第２の実施の形態）図５は本発明のチッ
プ型ＬＣバリスタ（第２の実施の形態）の側面図であ
る。第２の実施の形態では、上述した第１の実施の形態
の構成に加えて、バリスタ磁器単板１の主面Ｂに絶縁層
を形成している。即ち、第２の容量取得用電極４と第２
の容量取得用電極４が形成されていないバリスタ磁器単
板１の主面Ｂとの上には、バリスタ磁器単板１の幅方向
の両端部を除く全域にわたって、フェライト磁粉を含ま
ないガラスペーストを熱処理してなる絶縁層７が形成さ
れている。なお、他の構成は、上述した第１の実施の形
態と同様であり、同一部分には同一番号を付してそれら
の説明は省略する。
プ型ＬＣバリスタ（第２の実施の形態）の側面図であ
る。第２の実施の形態では、上述した第１の実施の形態
の構成に加えて、バリスタ磁器単板１の主面Ｂに絶縁層
を形成している。即ち、第２の容量取得用電極４と第２
の容量取得用電極４が形成されていないバリスタ磁器単
板１の主面Ｂとの上には、バリスタ磁器単板１の幅方向
の両端部を除く全域にわたって、フェライト磁粉を含ま
ないガラスペーストを熱処理してなる絶縁層７が形成さ
れている。なお、他の構成は、上述した第１の実施の形
態と同様であり、同一部分には同一番号を付してそれら
の説明は省略する。
【００２４】第２の実施の形態にあっても、上述した第
１の実施の形態と同様に、図２に示すような等価回路を
なし、ＬＣフィルタ及びバリスタの両特性を有し、高周
波ノイズと静電気等のサージとを合わせて吸収できる。
また、バリスタ磁器単板１の主面Ｂに絶縁層７を形成し
ているので、第２の容量取得用電極４，接地用電極６の
他の導体との不必要な導通を防止できるので、このチッ
プ型ＬＣバリスタの配置に制限がなくなり配置の自由度
が向上する。
１の実施の形態と同様に、図２に示すような等価回路を
なし、ＬＣフィルタ及びバリスタの両特性を有し、高周
波ノイズと静電気等のサージとを合わせて吸収できる。
また、バリスタ磁器単板１の主面Ｂに絶縁層７を形成し
ているので、第２の容量取得用電極４，接地用電極６の
他の導体との不必要な導通を防止できるので、このチッ
プ型ＬＣバリスタの配置に制限がなくなり配置の自由度
が向上する。
【００２５】バリスタ磁器単板１のチップサイズを含む
作製条件を第１の実施の形態と同じにし、バリスタ磁器
単板１の主面Ｂ側に磁粉を含まない絶縁層７を形成した
第２の実施の形態におけるチップ型ＬＣバリスタは、以
下に示すような特性を有しており、ＬＣフィルタ及びバ
リスタの両方の十分な特性が達成されている。 インダクタ Ｌ＝６５．３ｎＨ キャパシタ Ｃ＝２２１５ｐＦ バリスタ電圧 ＶImA ＝２１．３Ｖ 比直線係数 α＝９．５
作製条件を第１の実施の形態と同じにし、バリスタ磁器
単板１の主面Ｂ側に磁粉を含まない絶縁層７を形成した
第２の実施の形態におけるチップ型ＬＣバリスタは、以
下に示すような特性を有しており、ＬＣフィルタ及びバ
リスタの両方の十分な特性が達成されている。 インダクタ Ｌ＝６５．３ｎＨ キャパシタ Ｃ＝２２１５ｐＦ バリスタ電圧 ＶImA ＝２１．３Ｖ 比直線係数 α＝９．５
【００２６】なお、上述した例では、バリスタ磁器単板
１の半導体磁器材料の主成分としてチタン酸ストロンチ
ウムを使用する場合について説明したが、これ以外に、
酸化亜鉛（ＺｎＯ），チタン酸バリウム（ＢａＴｉ
Ｏ3 ）等、バリスタ特性を示す各種の材料を主成分とし
て使用しても良いことは勿論である。
１の半導体磁器材料の主成分としてチタン酸ストロンチ
ウムを使用する場合について説明したが、これ以外に、
酸化亜鉛（ＺｎＯ），チタン酸バリウム（ＢａＴｉ
Ｏ3 ）等、バリスタ特性を示す各種の材料を主成分とし
て使用しても良いことは勿論である。
【００２７】
【発明の効果】以上のように本発明のチップ型ＬＣバリ
スタでは、第１及び第２の容量取得用電極と磁性体粉を
混ぜた絶縁層とをセラミックバリスタに形成する構成に
したので、高周波ノイズを抑制するＬＣフィルタの特性
と静電気等のサージを吸収するバリスタの特性との両方
の特性を有するノイズ対策用の複合素子が得られる。ま
た、従来の複合素子のような異種材料の張り合わせ及び
共焼という条件選定が難しい工程を必要とせず、製造コ
ストが安くて歩留りが高く小型で安価な信頼性が高いチ
ップ型ＬＣバリスタを提供できる等、本発明は優れた効
果を奏する。
スタでは、第１及び第２の容量取得用電極と磁性体粉を
混ぜた絶縁層とをセラミックバリスタに形成する構成に
したので、高周波ノイズを抑制するＬＣフィルタの特性
と静電気等のサージを吸収するバリスタの特性との両方
の特性を有するノイズ対策用の複合素子が得られる。ま
た、従来の複合素子のような異種材料の張り合わせ及び
共焼という条件選定が難しい工程を必要とせず、製造コ
ストが安くて歩留りが高く小型で安価な信頼性が高いチ
ップ型ＬＣバリスタを提供できる等、本発明は優れた効
果を奏する。
【図１】本発明のチップ型ＬＣバリスタ（第１の実施の
形態）の斜視図及び側面図である。
形態）の斜視図及び側面図である。
【図２】本発明のチップ型ＬＣバリスタの等価回路を示
す図である。
す図である。
【図３】本発明のチップ型ＬＣバリスタの製造工程にお
ける中間状態を示す斜視図である。
ける中間状態を示す斜視図である。
【図４】本発明のチップ型ＬＣバリスタの製造工程にお
ける中間状態を示す上面図である。
ける中間状態を示す上面図である。
【図５】本発明のチップ型ＬＣバリスタ（第２の実施の
形態）の側面図である。
形態）の側面図である。
１ バリスタ磁器単板 ２ 第１の容量取得用電極 ３ フェライト磁粉を含む絶縁層 ４ 第２の容量取得用電極 ５ 入出力電極 ６ 接地用電極 ７ フェライト磁粉を含まない絶縁層 Ａ，Ｂ 主面
Claims (5)
- 【請求項１】 インダクタ成分とキャパシタ成分とを有
するチップ型ＬＣバリスタにおいて、直方体状のセラミ
ックバリスタと、該セラミックバリスタの第１の主面に
設けた第１の容量取得用電極と、前記第１の主面と対向
する第２の主面に設けた第２の容量取得用電極と、前記
第１の容量取得用電極の一部または全部を覆う態様にて
形成された磁性体粉を含む絶縁層とを有することを特徴
とするチップ型ＬＣバリスタ。 - 【請求項２】 前記第２の容量取得用電極の一部または
全部を覆う態様にて形成された絶縁層を更に有すること
を特徴とする請求項１記載のチップ型ＬＣバリスタ。 - 【請求項３】 前記セラミックバリスタの両端部に設け
られ、前記第１の容量取得用電極と電気的に接続される
入出力電極と、前記セラミックバリスタの両端部を除い
た前記第１及び第２の主面と実質的に垂直である面に設
けられ、前記第２の容量取得用電極と電気的に接続され
る接地用電極とを更に有することを特徴とする請求項１
または２記載のチップ型ＬＣバリスタ。 - 【請求項４】 前記セラミックバリスタは、チタン酸ス
トロンチウムを主成分とする半導体磁器単板であること
を特徴とする請求項１〜３の何れかに記載のチップ型Ｌ
Ｃバリスタ。 - 【請求項５】 インダクタ成分とキャパシタ成分とを有
するチップ型ＬＣバリスタを製造する方法において、直
方体状のセラミックバリスタの第１の主面に第１の容量
取得用電極を形成する工程と、前記第１の主面と対向す
る前記セラミックバリスタの第２の主面に第２の容量取
得用電極を形成する工程と、前記第１の容量取得用電極
の一部または全部を覆う態様にて、磁性体粉を含む絶縁
層を形成する工程とを有することを特徴とするチップ型
ＬＣバリスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6964197A JPH10270289A (ja) | 1997-03-24 | 1997-03-24 | チップ型ｌｃバリスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6964197A JPH10270289A (ja) | 1997-03-24 | 1997-03-24 | チップ型ｌｃバリスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10270289A true JPH10270289A (ja) | 1998-10-09 |
Family
ID=13408699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6964197A Pending JPH10270289A (ja) | 1997-03-24 | 1997-03-24 | チップ型ｌｃバリスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10270289A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2419034A (en) * | 2004-10-11 | 2006-04-12 | Samsung Electro Mech | Combined varistor and LC filter device |
| JP2009520368A (ja) * | 2005-12-14 | 2009-05-21 | フリースケール セミコンダクター インコーポレイテッド | 受動集積デバイスのためのｅｓｄ保護 |
-
1997
- 1997-03-24 JP JP6964197A patent/JPH10270289A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2419034A (en) * | 2004-10-11 | 2006-04-12 | Samsung Electro Mech | Combined varistor and LC filter device |
| GB2419034B (en) * | 2004-10-11 | 2007-07-04 | Samsung Electro Mech | Combined varistor and lc filter device |
| JP2009520368A (ja) * | 2005-12-14 | 2009-05-21 | フリースケール セミコンダクター インコーポレイテッド | 受動集積デバイスのためのｅｓｄ保護 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101659151B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| US6324047B1 (en) | Symmetrical feed-thru | |
| KR20120085192A (ko) | 적층 세라믹 전자부품 | |
| KR20140081360A (ko) | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 실장된 회로기판 | |
| US7589953B2 (en) | Multilayer capacitor | |
| JP2005260137A (ja) | 静電気対策部品 | |
| JPH04257112A (ja) | 積層チップｔ型フィルタ | |
| JP2970334B2 (ja) | チップ形３端子コンデンサ | |
| JP2000151325A (ja) | 積層チップ型ノイズフィルタ及びその製造方法 | |
| JPS60249386A (ja) | 機能性基板及びこれを用いた電子回路基板 | |
| JPH10270289A (ja) | チップ型ｌｃバリスタ及びその製造方法 | |
| JPH07220906A (ja) | 複合機能素子 | |
| JP2000021640A (ja) | ノイズフィルタ及びその製造方法 | |
| JPH0416012A (ja) | ノイズ・フイルタ | |
| JPH1127075A (ja) | 積層チップ型ノイズフィルタ及びその製造方法 | |
| JPH05109923A (ja) | 複合多層回路基板 | |
| JPH0722210A (ja) | 複合機能素子 | |
| JP3889179B2 (ja) | アンテナ装置 | |
| KR100691156B1 (ko) | 적층형 유전체 필터 | |
| JP2853088B2 (ja) | 複合容量を有するセラミックブロック | |
| JP3521699B2 (ja) | 積層セラミック複合部品の製造方法 | |
| JPH06291521A (ja) | 高周波多層集積回路 | |
| KR102004809B1 (ko) | 적층 세라믹 커패시터, 및 그 제조방법 | |
| JPH056810A (ja) | 抵抗付チツプバリスタ | |
| JPS6147691A (ja) | セラミツク複合基板 |