JPH10270561A - 半導体集積回路装置の設計方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体集積回路装置の設計方法において、チ
ップサイズの拡大を防止し、また信頼性を向上させる半
導体集積回路装置の設計方法を提供する。 【解決手段】 １チップ３１中に、Ｎ−１層までの配線
を使用したブロック３４を配置している。この場合、ブ
ロック間配線３３は、ブロック３４上を直進して通過で
きるため、配線がブロックを回り込まないので、配線距
離を短縮化することができ、１チップの面積を縮小する
ことができる設計方法となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路装
置、特にスタンダードセル方式ＡＳＩＣ(Application S
pecific IC) の設計方法に関し、そのマスクレイアウト
の設計方法の改良を図ったものに関する。

【０００２】

【従来の技術】従来、この種の半導体集積回路装置にお
いて、１層からＮ層（Ｎは２以上の整数）までの配線を
使用可能な場合には、各ブロックをＮ層までの配線全て
を使用して構成するが、そのレイアウトを実施する際に
は、全てのブロックに対し、Ｎ層までの全ての配線に着
目してブロックの配置配線，又はサイズ見積りを実施
し、１チップでのフロアプランと配線を実施するのが一
般的である。ここで、ブロックとは、周知の如く、イン
バータ，ＡＮＤゲート，ＯＲゲート等の論理回路１つで
構成されたスタンダードセルを多数組み合わせてＲＡ
Ｍ，ＲＯＭ，ＡＬＵ等の一定の機能を有する大規模回路
を構成したものである。また、フロアプランとはそのブ
ロックの形状や位置を決定することである。

【０００３】そして、この１チップ全面でのフロアプラ
ンと配線を実施する場合、１層からＮ層までの配線を用
いてブロックの接続を行うことになる。例えば１層から
３層までの配線を使用可能な場合、１層と３層を横方向
の配線に、２層を縦方向の配線に使用すること等によ
り、互いの配線を交差させながら、ブロック間を相互に
接続することが可能になる。

【０００４】この、従来の半導体集積回路装置の設計方
法の手順について、図９を参照して説明する。図９に示
すように、まず、ステップＳ１１において、１層からＮ
層までの配線層を使用して、ブロックの面積推定，又は
配置配線を実施する。このブロックの面積は、配置配線
ツールにより配置配線を実施すれば確定するが、フロア
プラン用のツールを用いてその面積を推定しておくこと
もある。

【０００５】次に、ステップＳ１２において、仮想的な
演算上の処理として、ステップＳ１１で推定されたブロ
ックサイズを使用して、１チップフロアプランによる面
積推定，及びブロック間配線を実施する。この１チップ
フロアプランは、設計しようとする１チップの全面にわ
たって各ブロックをどの方向にどの位置に配置するか
を、設計者の手作業により位置指定しておくものであ
る。

【０００６】しかしながら、例えば図１０に示すよう
に、１チップ２１上で互いに接続すべきブロック２２
ｂ，２２ｃの間にブロック２２ａが存在し、ブロック２
２ａの周辺に空きスペースが生じており、かつブロック
２２ａはＮ−１層までの配線で他のブロックとの接続を
行っている場合、ブロック２２ａ周辺の空き領域は例え
ばブロック２２ｂ，２２ｃ間の配線用に使用できるが、
このような空きスペースを利用して配線を行うと、Ｎ層
においてはブロック２２ｂ，２２ｃ間を接続する配線２
３がブロック２２ａを回り込む配線経路となる。このた
め、このブロック間配線２３がブロック２２ａを回り込
む配線となることにより、ブロック２２ｂ，２２ｃ間の
配線距離が長くなる他、信号がタイミング的に悪くなっ
たり、或いは、チップサイズが拡大することもあり得る
という問題があった。

【０００７】また、従来、各ブロックで共通に使用する
電圧，信号等を供給する、幹線用の配線経路を指定する
場合には、まず、ブロックレベルで配線経路を指定し、
その後、１チップ全体でブロック間の配線経路を指定し
ていた。このため、配線経路が複雑となり、配線距離の
増大，及びチップ面積の増加を引き起こす場合があっ
た。

【０００８】この従来の半導体集積回路装置の設計方法
の手順について、図１１を参照して説明する。図１１に
示すように、この従来技術では、まず、ステップＳ５１
において、ブロック名の指定，配線の始点，及び終点の
座標，配線幅，配線層，及び配線ネット名等の情報によ
るブロック内の配線経路指定を実施し、この配線経路指
定に基づき、ステップＳ５２において、ブロック内配線
を実施し、ステップＳ５３において、１チップ上の全面
にわたって、ブロックの大きさ，位置，及び方向等の情
報により、ブロックのフロアプランを実施する。そし
て、ステップＳ５４において、チップ名の指定，配線の
始点，及び終点の座標，配線層，及び配線ネット名等の
情報によるブロック間の配線経路指定を実施し、最後
に、ステップＳ５５において、ブロック間配線を実施す
る。

【０００９】次に、この従来技術による半導体集積回路
装置の設計方法を実施した状態について、図１２，及び
図１３を参照して説明する。この従来技術においては、
前記ステップＳ５１ないし前記ステップＳ５３におい
て、１チップ６１上でフロアプランを実施するにあたっ
て、一般的に、図１２のように、ブロック内配線６３を
１層目，及び３層目において横方向に配線し、ブロック
内の幹線配線６４を２層目において縦方向に配線する。

【００１０】このように、ブロック６２中では、既にブ
ロック内の幹線配線６４が作成されており、その後、前
記ステップＳ５４，及び前記ステップＳ５５において、
図１３のように、ブロック間の幹線配線６５を配線しブ
ロック間を接続する。このため、各ブロック内の幹線配
線６４同士には擦れるものが生じ、１チップレベルで見
ると、ブロック間の幹線配線６５全体の配線が複雑にな
る。それ故、電源入力点からの遠近に伴って、ブロック
毎に電源の供給強度に差が生じることになる。また、配
線距離が長くなるとともに、チップ面積にロスが生じる
ことになる。

【００１１】また、従来の半導体集積回路装置では、配
置配線後に残された配線可能な空きスペースは、使用さ
れていないのが一般的である。このため、配線可能な空
きスペースを用いてチップの信頼性を向上する機会を逸
していた。

【００１２】

【発明が解決しようとする課題】このように、従来の半
導体集積回路装置の設計方法では、Ｎ層までの配線を使
用可能な場合には、全てのブロックに対して、Ｎ層まで
の配線層に関してブロックの配置配線，又はサイズ見積
りを実施し、１チップの能動面全面に関するフロアプラ
ンと配線を実施していた。

【００１３】このため、あるブロックの周辺に空きスペ
ースが発生した場合には、その領域は配線用に使用され
るが、この領域をブロック間配線用の領域に使用した場
合、ブロック間配線がブロックを回り込む配線経路とな
るため、その配線距離が長くなり、信号のタイミングが
不利になる他、配線がブロックの回りを回り込むことに
より、半導体集積回路のチップサイズの拡大を引き起こ
す可能性があり、チップ面積が必ずしも効率的に使用さ
れているとは限らない。

【００１４】また、従来の半導体集積回路装置の設計方
法では、幹線用の配線経路を指定する際に、まず、ブロ
ックレベルでこれを実施し、その後、ブロック同士の間
の接続を実施するようにしていた。このため、配線経路
が複雑となり、配線距離の増大，及びチップ面積の増加
を引き起こす場合があった。さらに、配置配線後に残さ
れた配線可能なスペースは、特に使用されておらず、チ
ップ面積の有効な利用の点で問題であった。

【００１５】本発明はこれらの問題点を解決するために
なされたもので、ブロック間配線を直進して配置するこ
とを可能にする半導体集積回路装置の設計方法を提供す
ることを目的としている。

【００１６】また、本発明は、配線距離を簡素化，及び
短縮化し、チップサイズの拡大を防止することのできる
半導体集積回路装置の設計方法を提供することを目的と
している。

【００１７】さらに、本発明は、チップ面積を効率的に
使用し、電源電圧のばらつきをなくし、信頼性の向上，
及び動作の安定を実現できる半導体集積回路装置の設計
方法を提供することを目的としている。

【００１８】

【課題を解決するための手段】本発明の請求項１の半導
体集積回路装置の設計方法は、Ｎ層までの配線層を使用
して形成されたブロックの面積推定，又は配置配線を実
施する工程と、該面積推定，又は配置配線により得られ
たブロックサイズを用いて、１チップ上の全面にわたる
フロアプランにより面積推定，又はブロック間配線を実
施する工程と、前記フロアプランを実施した後に、ブロ
ック周辺に必要以上に空きスペースのあるブロックが存
在するか否かを見極める工程と、前記ブロック周辺に必
要以上に空きスペースのあるブロックについて、該ブロ
ックをＮ−１層までの配線層を使用したブロックに再構
成して、ブロック内の面積推定，又は配置配線を再実施
する工程と、前記Ｎ−１層までの配線層を使用したブロ
ックと前記Ｎ層までの配線層を使用したブロックとの間
を接続するブロック間配線を実施する工程とを含むよう
にしたものである。

【００１９】本発明の請求項２の半導体集積回路装置の
設計方法は、１チップ上の全面にわたってブロックのフ
ロアプランを実施する工程と、ブロック名の指定，チッ
プ内，又はブロック内の配線の始点，及び終点の座標，
配線幅，配線層，及び配線ネット名等の情報に基づいて
配線の経路指定を実施する工程と、前記配線経路指定情
報に加え、各ブロックで共通に使用する電圧，信号等を
供給する幹線配線とブロックとの交点の座標を抽出する
工程と、前記配線経路指定情報及び前記交点座標情報に
基づいて、ブロック間，及びブロック内の配置配線を実
施する工程とを含むようにしたものである。

【００２０】本発明の請求項３の半導体集積回路装置の
設計方法は、請求項１または２記載の半導体集積回路装
置の設計方法において、電源ピン同士が互いに対向する
ように複数のセルを配置する工程と、前記セルの配線を
実施する工程と、前記配置，配線後に残された任意の層
の配線可能な経路を使用して、対向しているセルの同一
ノードの電源ピン間の領域を、必要部分のみ接続する工
程とを含むようにしたものである。

【００２１】本発明の請求項４の半導体集積回路装置の
設計方法は、請求項１または２記載の半導体集積回路装
置の設計方法において、電源ピン同士が互いに対向する
ように複数のセルを配置する工程と、前記セルの配線を
実施する工程と、前記配置，配線後に残された配線可能
な経路を使用して、対向しているセルの同一ノードの電
源ピン間の領域を、電源ピンと同一の配線層で埋める工
程とを含むようにしたものである。

【００２２】

【発明の実施の形態】以下、図１ないし図８を参照しな
がら、本発明に係る実施の形態１ないし４について説明
する。

【００２３】実施の形態１．以下、本発明の実施の形態
１について、図１ないし図４を参照して、説明する。実
施の形態１は、ブロックの配線層を削減して、ブロック
上を配線が直進して通過することを可能にし、チップ面
積を削減することを可能にする半導体集積回路装置の設
計方法を提供するものである。

【００２４】図１は、本発明の実施の形態１による半導
体集積回路装置の設計方法の手順を示したフロー図であ
り、図２は、図１のステップＳ１２において、１チップ
フロアプランによる面積推定を行った例を示した概略平
面図であり、図３は、図１のステップＳ１５において、
ブロック間配線を完了した例を示した概略平面図であ
り、図４は、図３における概略側面図である。

【００２５】まず、本発明の実施の形態１による半導体
集積回路装置の設計方法の手順について、図１を参照し
て説明する。図１に示すように、まず、ステップＳ１１
において、１層からＮ層までの配線層を使用して、ブロ
ックの面積推定，及び配置配線を実施する。このブロッ
クの面積は、配置配線ツールにより配置配線を実施すれ
ば確定するが、フロアプラン用のツールを用いて事前に
その面積を推定しておくものである。

【００２６】次にステップＳ１２において、仮想的な演
算上の処理として、ステップＳ１１で推定されたブロッ
クサイズを使用して、１チップフロアプランによる面積
推定，及びブロック間配線を実施する。この１チップフ
ロアプランは、設計しようとする１チップ全面にわたっ
て各ブロックをどの方向にどの位置に配置するかを、設
計者の手作業により位置指定しておくものである。

【００２７】以上の処理は、図９に示した，従来の技術
と同様のものであり、この従来例においては、前記ステ
ップＳ１２をもって最終状態とされていたが、本実施の
形態１では、更に、ステップＳ１３において、ステップ
Ｓ１２で実施された，ブロックの面積推定，及び配置配
線が終了した状態で、各ブロックの周辺に余裕があるか
否か，及び配線がブロックの周辺を回り込んでいても、
タイミングの制約を満たしているか否か等の見極めを行
う。

【００２８】この各ブロック周辺の余裕の見極めは設計
者が手作業により行うものであり、またタイミングの制
約の見極めは、例えばタイミング検証用のツールを用い
てこれを実施する。

【００２９】このように、前記ステップＳ１３におい
て、図２に示すような、周囲に必要以上に空きスペース
があるブロックが存在することを見極めると、ステップ
Ｓ１４において、例えば配置配線用のツールを用いて、
設計者がコマンドの投入を行うこと等により、この周囲
に空きスペースが存在するＮ層のブロックを、Ｎ−１層
以下の配線層を使用したブロックに変換し、そのブロッ
ク内の面積推定，又は配置配線を実施する。

【００３０】即ち、周囲に必要以上に空きスペースがあ
るＮ層のブロックについては、これを、周囲の空きスペ
ースに達するようにその面積を拡張するとともに、配線
層についてはＮ−１層以下の配線層のみを使用するブロ
ックに変換する。これにより、この変換後のブロック
は、面積は大きくなるが、そのブロックの厚みはＮ−１
層となり、１層分の厚みを削減することができる。そし
て、このＮ−１層のブロックに対し、再度配置配線ツー
ルを用いてブロック内の面積推定，又は配置配線を実施
する。

【００３１】そして、ステップＳ１５において、例えば
配置配線用のツールを用いて、図３に示すように、ブロ
ック間配線を実施するが、その際、図３，図４に示すよ
うに、ブロック３２ｂ，３２ｃ間を接続するブロック間
配線３３が、Ｎ層目を使用してＮ−１層のブロック３４
上を直進して通過できるので、配線距離の短縮化が可能
となり、かつ信号タイミングの悪化を防止することがで
き、さらに、チップ面積の有効利用により、半導体チッ
プ面積の縮小化を実現することが可能となる。次に、図
２，図３，及び図４を参照して、本発明の実施の形態１
による半導体集積回路装置の設計方法を実施した状態に
ついて説明する。図２のように、１チップ２１中に、仮
想的な演算上の処理として、前記ステップＳ１２におい
て、前記ステップＳ１１より抽出した，Ｎ層までで配線
されたブロックサイズを使用して、１チップフロアプラ
ンによる面積推定を実施する。

【００３２】従来技術においては、この図２の状態をも
って、最終状態としていたが、この図２の状態では、Ｎ
層までで配線されているブロック２２ａの周辺には、比
較的スペースに余裕があり、かつブロック２２ｂ，２２
ｃ同士を接続するブロック間配線２３は、Ｎ層までで配
線されているブロック２２ａの周辺を回り込むように接
続されている。このため、その配線距離が長くなるとと
もに、タイミング的に悪くなり、また、チップ面積が拡
大してしまうという問題がある。

【００３３】そこで、本発明の実施の形態１において
は、図３，及び図４に示すように、前記ステップＳ１３
において、必要以上に周囲に余裕があるブロックが存在
するか否かの見極めを実施する。本実施の形態１の場
合、周囲に必要以上に余裕があると見極められた，Ｎ層
のブロック２２ａに対して、前記ステップＳ１４におい
て、１層分の厚みをブロック２２ａの周囲のスペースに
まで広げることにより、Ｎ−１層以下の配線層を使用し
たブロック３４への再構成を行い、この再構成後のブロ
ックに対し、そのブロック内の面積推定，又はブロック
内の配置配線を実施する。そして、前記ステップＳ１５
において、Ｎ−１層以下の配線層を使用し、再度、ブロ
ック間配線を実施する。この時、１チップ３１中に、前
記ステップＳ１４により抽出したＮ−１層までのブロッ
ク３４を配置していることにより、Ｎ層のブロック３２
ｂ，３２ｃからのブロック間配線３３はＮ−１層のブロ
ック３４上を直進して通過することができる。

【００３４】本実施の形態１による半導体集積回路装置
の設計方法においては、上記の構成としたことにより、
チップ面積を削減させるために、周囲に余裕のあるブロ
ック２２に関しては、その配線層を削減して、そのブロ
ック３４上のＮ層を別の配線が直進して通過することを
可能にしている。それ故、図９に示される従来技術と比
較して、配線距離を短縮化することができるとともに、
配線がブロックの周囲を周り込まないため、タイミング
的に良好となる半導体集積回路装置の設計方法が得られ
る効果がある。また、チップ面積の有効利用が可能とな
り、チップ３１の面積を縮小することも可能となる半導
体集積回路装置の設計方法が得られる効果がある。

【００３５】実施の形態２．以下、本発明の実施の形態
２について、図５および図６を参照して、説明する。実
施の形態２は、配線経路を、まず１チップ上全体で指定
した後に、各ブロック内で指定することにより、配線距
離を簡素化，及び短縮化し、チップサイズの拡大を防止
することを可能にする半導体集積回路装置の設計方法を
提供するものである。

【００３６】図５は、本発明の実施の形態２による半導
体集積回路装置の設計方法の手順を示したフロー図であ
り、図６は、図５のステップＳ４４の１チップのブロッ
ク間配線が完了した状態での幹線配線経路を示す概略平
面図である。

【００３７】既に述べたように、従来の方法では、図１
２に示すように、ブロック内の幹線配線６４が作成され
た後に、図１３のように、ブロック間の配線６５を接続
するため、各ブロック内の幹線配線６４同士には擦れを
生じることがあり、１チップレベルで見ると、ブロック
間の幹線配線６５全体の配線が複雑になる。それ故、電
源入力点からの遠近に伴って、ブロック毎に電源の供給
強度に差が生じることになる。また、配線距離が長くな
るとともに、面積のロスが生じていた。

【００３８】そこで、本発明の実施の形態２では、配線
経路を、まず１チップ上全体で指定することにより上記
の問題を解決したものであり、以下、その手順につい
て、図５を参照して説明する。

【００３９】図５に示すように、まず、ステップＳ４１
において、フロアプラン用のツールを用いて、１チップ
上の全面にわたって、ブロックの大きさ，位置，及び方
向等の情報に基づき、ブロックのフロアプランを実施す
る。次に、ステップＳ４２において、ブロック間配線に
関しては、ブロック名の指定，ブロック内配線に関して
は、配線の始点，及び終点の座標，配線幅，配線層，及
び配線ネット名等の情報に基づき、配線の経路指定を実
施する。なおこれらの指定は設計者が配置配線ツールに
対してこれを行うものである。そして、ステップＳ４３
において、１チップ上での幹線配線の位置関係を決定す
るために、設計者が配置配線ツールより前記配線経路指
定情報及び幹線配線とブロックとの交点座標を抽出す
る。さらに、ステップＳ４４において、前記配線経路指
定情報及び交点座標情報をもとに、ブロック内配線，及
びブロック間配線を、配置配線ツールを用いて同時に実
施する。

【００４０】次に、本発明の実施の形態２による半導体
集積回路装置の設計方法を実施した状態について、図６
を参照して説明する。図６に示すように、１チップ５１
中に、前記ステップＳ４１において実施されたブロック
のフロアプランを使用して、前記ステップＳ４２におい
て、配線のための経路指定を実施し、前記ステップＳ４
３において、前記配線経路指定情報を指定し、前記ステ
ップＳ４４において、前記ステップＳ４３において抽出
された前記配線経路指定情報に基づいて、ブロック内配
線，及びブロック５２間の配線５３を、同時に実施して
いる。尚、この時、一般的に横方向の配線は、ブロック
内配線として、１層目，及び３層目に配置し、縦方向の
配線は、ブロック間配線として、２層目に配置される。
また、ここで、その他の信号配線の配線についてもこれ
を完了させる。このように配置された幹線用の配線は従
来例のような折れ曲がりがなくなり、簡潔に配線できる
ため、電源入力点からの遠近に伴って、ブロック毎に電
源の供給強度に差が生じることがなくなり、また、配線
距離が短くできるとともに、面積のロスが少なくなる。

【００４１】本実施の形態２による半導体集積回路装置
の設計方法においては、上記の構成としたことにより、
配線経路を各ブロック上ではなく１チップ全面上で、ブ
ロック内配線，及びブロック間配線を同時に指定するの
で、配線経路の簡易化を実現することができる。それ
故、電源入力点からの遠近に係わらず、ブロック毎に電
源供給のばらつきがなくなり、タイミング的に良くなる
半導体集積回路装置の設計方法が得られる。また、配線
距離の短縮化とともに、チップサイズの拡大の防止を期
待することができる半導体集積回路装置の設計方法が得
られる効果がある。

【００４２】実施の形態３．以下、本発明の実施の形態
３について、図１，図５，及び図７を参照して、説明す
る。実施の形態３は、配線に使用されていない空きスペ
ースを使用して、これを補強電源用配線及び補強グラン
ド用配線のスペースとすることにより、チップ面積を効
率的に使用し、電源電圧，グランド電圧のばらつきをな
くし、信頼性の向上，及び動作の安定を実現できる半導
体集積回路装置の設計方法を提供するものである。

【００４３】図７は、本発明の実施の形態３による半導
体集積回路装置の設計方法により設計された半導体集積
回路装置を示した構成図である。図７全体は、前記実施
の形態１，及び２において述べた，１ブロックの一部を
示し、図７において、１０１は、ＡＮＤ，ＯＲ，又はＮ
ＯＲ等の論理回路１つに対応するスタンダードセルであ
り、１０２ａは、スタンダードセル１０１の同一ノード
を対向させて配置している電源ピンであり、１０２ｂ
は、スタンダードセル１０１の同一ノードを対向させて
配置しているグランドピンであり、１０３は、スタンダ
ードセル１０１間で信号をやりとりするための配線であ
り、１０４ａは、同一ノードの電源ピン１０２ａ間に、
必要部分に渡設された補強電源配線であり、１０４ｂ
は、同一ノードのグランドピン１０２ｂ間に、必要部分
に渡設された補強グランド配線であり、１０５ａは電源
ピン間に配設された電源ピン間の配線であり、１０５ｂ
はグランドピン間に配設されたグランドピン間の配線で
ある。

【００４４】まず、本発明の実施の形態３による半導体
集積回路装置の設計方法の手順について、図１，及び図
５を参照して説明する。

【００４５】本実施の形態３は、前記実施の形態１，及
び２のブロック間配線後の最終工程として、図１のステ
ップＳ１６，又は図５のステップＳ４５において、実施
されるものである。つまり、従来技術において、有効に
利用されていなかったブロック間配線後に残された配線
可能な経路に配線を作成し、補強電源として使用する。

【００４６】次に、本発明の実施の形態３による半導体
集積回路装置の設計方法を実施した状態について、図７
を参照して説明する。図７のように、セル１０１の同一
ノードの電源ピン１０２ａ同士を、相互に対向する位置
関係に配置し、かつセル１０１の同一ノードのグランド
ピン１０２ｂ同士を、相互に対向する位置関係に配置し
て、配線１０３を作成する。ここまでの作業は配置配線
ツールを用いて実施する。

【００４７】そして、各々のセル１０１の電源ピン１０
２ａ間を接続するために、設計者の手作業により、配線
１０３を形成した後に残された任意の層の配線可能な経
路を使用して、セル１０１の対向している同一ノードの
電源ピン１０２ａ間の空きスペースについて、他のノー
ドとショートすることなく、セル１０１の電源ピン１０
２ａ間の必要部分に補強電源配線１０４ａを渡設して、
電源ピン間の配線１０５ａを作成する。

【００４８】さらに、各々のセル１０１のグランドピン
１０２ｂ間を接続するために、設計者の手作業により、
配線１０３を形成した後に残された任意の層の配線可能
な経路を使用して、セル１０１の対向している同一ノー
ドのグランドピン１０２ｂ間の空きスペースについて、
他ノードとショートすることなく、セル１０１のグラン
ドピン１０２ｂ間の必要部分に補強グランド配線１０４
ｂを渡設して、グランドピン間の配線１０５ｂを作成す
る。

【００４９】本実施の形態３による半導体集積回路装置
の設計方法においては、上記の構成としたことにより、
セル１０１の対向している同一ノードの電源ピン１０２
ａ間及びグランドピン１０２ｂ間において、配線１０３
に使用されていない任意の層の空きスペースを、補強電
源配線及び補強グランド配線として使用する。それ故、
チップ面積を効率的に使用できるとともに、電源電圧及
びグランド電圧のばらつきがなくなり、信頼性の向上，
及び動作の安定化を実現することができる半導体集積回
路装置の設計方法が得られる効果がある。

【００５０】実施の形態４．以下、本発明の実施の形態
４について、図１，図５，及び図８を参照して、説明す
る。実施の形態４も、実施の形態３と同様に、配線に使
用されていない空きスペースを使用して、これを補強電
源用配線及び補強グランド用配線のスペースとすること
により、チップ面積を効率的に使用し、電源電圧，グラ
ンド電圧のばらつきをなくし、信頼性の向上，及び動作
の安定を実現できる半導体集積回路装置の設計方法を提
供するものである。

【００５１】図８は本発明の実施の形態４による半導体
集積回路装置の設計方法により設計された半導体集積回
路装置を示した構成図である。

【００５２】図８全体は、前記実施の形態３と同様に、
前記実施の形態１，及び２の１ブロックの一部を示し、
１１１は、ＡＮＤ，ＯＲ，又はＮＯＲ等の論理回路１つ
に対応するスタンダードセルであり、１１２ａは、スタ
ンダードセル１１１の同一ノードを対向させて配置され
ている電源ピンであり、１１２ｂは、スタンダードセル
１１１の同一ノードを対向させて配置されているグラン
ドピンであり、１１３は、信号のやりとりを行う通常の
配線であり、１１４ａは、補強電源として、電源ピン１
１２ａの間に作成された電源ピン間の配線であり、１１
４ｂは、補強グランドとして、グランドピン１１２ｂの
間に作成された電源ピン間の配線である。

【００５３】まず、本発明の実施の形態４による半導体
集積回路装置の設計方法の手順について、図１，及び図
５を参照して説明する。本実施の形態４は、前記実施の
形態３と同様に、前記実施の形態１，及び２のブロック
間配線後の最終工程として、即ち、図１のステップＳ１
６，及び図５のステップＳ４５において、配置配線ツー
ルを用いて実施されるものである。つまり、従来技術に
おいて、有効に利用されていなかったブロック間配線後
に残された任意の層の配線可能な経路に配線を作成し、
補強電源として使用する。

【００５４】次に、本発明の実施の形態４による半導体
集積回路装置の設計方法を実施した状態について、図８
を参照して説明する。図８のように、セル１１１の同一
ノードの電源ピン１１２ａを、相互に対向する位置関係
に配置し、かつセル１１１の同一ノードのグランドピン
１１２ｂを相互に対向する位置関係に配置して、配線１
１３を作成する。ここまでの作業は配置配線ツールを用
いて実施する。

【００５５】そして、各々のセル１１１の電源ピン１１
２ａ間を接続するために、設計者の手作業により、配線
１１３を形成した後に残された任意の層の配線可能な経
路を使用して、セル１１１の対向している同一ノードの
電源ピン１１２ａ間の空きスペースについて、他ノード
とショートすることなく、電源ピン１１２ａと同一の配
線層で、セル１１１の電源ピン１１２ａ間を埋めて、補
強電源配線１１４ａとすることにより、前記実施の形態
３よりも、更に強化された補強電源として、配線１１４
ａを作成する。

【００５６】さらに、各々のセル１１１のグランドピン
１１２ｂ間を接続するために、設計者の手作業により、
配線１１３を形成した後に残された任意の層の配線可能
な経路を使用して、セル１１１の対向している同一ノー
ドのグランドピン１１２ｂ間の空きスペースについて、
他ノードとショートすることなく、グランドピン１１２
ｂと同一の配線層で、セル１１１のグランドピン１１２
ｂ間を埋めて、補強グランドとすることにより、前記実
施の形態３よりも、更に強化された補強グランドとし
て、配線１１４ｂを作成する。

【００５７】本実施の形態４による半導体集積回路装置
の設計方法においては、上記の構成としたことにより、
配線に使用されていない空きスペースを、補強電源配線
及び補強グランド配線として使用することにより、チッ
プ面積を効率的に使用するとともに、電源電圧のばらつ
きがなくなり、信頼性の向上，及び動作の安定化が見込
まれる半導体集積回路装置の設計方法が得られる効果が
ある。

【００５８】

【発明の効果】本発明の請求項１の半導体集積回路装置
の設計方法によれば、Ｎ層までの配線層を使用して形成
されたブロックの面積推定，又は配置配線を実施する工
程と、該面積推定，又は配置配線により得られたブロッ
クサイズを用いて、１チップ上の全面にわたるフロアプ
ランにより面積推定，又はブロック間配線を実施する工
程と、前記フロアプランを実施した後に、ブロック周辺
に必要以上に空きスペースのあるブロックが存在するか
否かを見極める工程と、前記ブロック周辺に必要以上に
空きスペースのあるブロックについて、該ブロックをＮ
−１層までの配線層を使用したブロックに再構成して、
ブロック内の面積推定，又は配置配線を再実施する工程
と、前記Ｎ−１層までの配線層を使用したブロックと前
記Ｎ層までの配線層を使用したブロックとの間を接続す
るブロック間配線を実施する工程とを含むようにしたの
で、従来技術に比べて、配線距離を短縮化することがで
きるとともに、１チップの面積を縮小化できる設計方法
が得られる効果がある。

【００５９】本発明の請求項２の半導体集積回路装置の
設計方法によれば、１チップ上の全面にわたってブロッ
クのフロアプランを実施する工程と、ブロック名の指
定，チップ内，又はブロック内の配線の始点，及び終点
の座標，配線幅，配線層，及び配線ネット名等の情報に
基づいて配線の経路指定を実施する工程と、前記配線経
路指定情報に加え、各ブロックで共通に使用する電圧，
信号等を供給する幹線配線とブロックとの交点の座標を
抽出する工程と、前記配線経路指定情報及び前記交点座
標情報に基づいて、ブロック間，及びブロック内の配置
配線を実施する工程とを含むようにしたので、ブロック
間の幹線配線時の面積のロスを減少させる設計方法を期
待できる効果がある。また、ブロック間配線の簡素化を
実現できることにより、ブロック毎に電源供給のバラン
スが良くなる設計方法が得られる効果がある。

【００６０】本発明の請求項３の半導体集積回路装置の
設計方法によれば、請求項１または２記載の半導体集積
回路装置の設計方法において、電源ピン同士が互いに対
向するように複数のセルを配置する工程と、前記セルの
配線を実施する工程と、前記配置，配線後に残された任
意の層の配線可能な経路を使用して、対向しているセル
の同一ノードの電源ピン間の領域を、必要部分のみ接続
する工程とを含むようにしたので、セル間の配線として
使用されていない領域を、補強電源として使用できるた
め、電源電圧のばらつきがなくなり、信頼性の向上，及
び動作の安定を期待できる設計方法が得られる効果があ
る。

【００６１】本発明の請求項４の半導体集積回路装置の
設計方法によれば、請求項１または２記載の半導体集積
回路装置の設計方法において、電源ピン同士が互いに対
向するように複数のセルを配置する工程と、前記セルの
配線を実施する工程と、前記配置，配線後に残された配
線可能な経路を使用して、対向しているセルの同一ノー
ドの電源ピン間の領域を、電源ピンと同一の配線層で埋
める工程とを含むようにしたので、セル間の配線として
使用されていない領域を、前記請求項３の設計方法より
も強化された補強電源として使用することができ、電源
電圧のばらつきがなくなり、信頼性の向上，及び動作の
安定を期待できる設計方法が得られる効果がある。

【図面の簡単な説明】

【図１】本発明の実施の形態１に係る半導体集積回路装
置の設計方法のフロー図。

【図２】本発明の実施の形態１に係る半導体集積回路装
置の設計方法のステップＳ１２において１チップフロア
プランによる面積推定を実施した例を示す概略平面図。

【図３】本発明の実施の形態１に係る半導体集積回路装
置の設計方法のステップＳ１５においてブロック間配線
が完了した例を示す概略平面図。

【図４】本発明の実施の形態１に係る半導体集積回路装
置の設計方法のステップＳ１５においてブロック間配線
が完了した例を示す概略側面図。

【図５】本発明の実施の形態２に係る半導体集積回路装
置の設計方法のフロー図。

【図６】本発明の実施の形態２に係る半導体集積回路装
置の設計方法のステップＳ４４において、ブロック間配
線及びブロック内配線を完了した例を示す概略平面図。

【図７】本発明の実施の形態３に係る半導体集積回路装
置の設計方法において、ブロック内配線を完了した例を
示す概略平面図。

【図８】本発明の実施の形態４に係る半導体集積回路装
置の設計方法において、ブロック内配線を完了した例を
示す概略平面図。

【図９】従来の半導体集積回路装置の設計方法のフロー
図。

【図１０】従来の半導体集積回路装置の設計方法のステ
ップＳ１２において１チップフロアプランによる面積推
定を実施した例を示す概略平面図。

【図１１】他の従来の半導体集積回路装置の設計方法の
フロー図。

【図１２】他の従来の半導体集積回路装置の設計方法の
ステップＳ５２において、ブロック内配線を完了した例
を示す概略平面図。

【図１３】他の従来の半導体集積回路装置の設計方法の
ステップＳ５５において、ブロック間配線を完了した例
を示す概略平面図。

【符号の説明】

Ｓ１１：ステップ Ｓ１２：ステップ Ｓ１３：ステップ Ｓ１４：ステップ Ｓ１５：ステップ Ｓ１６：ステップ ２１，３１，５１，６１：１チップ ２２ａ，２２ｂ，２２ｃ，３２ｂ，３２ｃ，５２：Ｎ層
までで配線されているブロック ２３，３３：ブロック間配線 ３４：Ｎ−１層までで配線されているブロック ５２，６２：ブロック ５３：ブロック内配線，及びブロック間配線 Ｓ４１：ステップ Ｓ４２：ステップ Ｓ４３：ステップ Ｓ４４：ステップ Ｓ４５：ステップ ６３：ブロック内配線 ６４：ブロック内幹線配線 ６５：ブロック間幹線配線 １０１，１１１：セル １０２ａ，１１２ａ：電源ピン １０２ｂ，１１２ｂ：グランドピン １０３，１１３：配線 １０４ａ，１１４ａ：補強電源配線 １０４ｂ，１１４ｂ：補強グランド配線 １０５ａ：電源ピン間の配線 １０５ｂ：グランドピン間の配線

Claims (4)

【特許請求の範囲】
1. 【請求項１】 Ｎ層（Ｎは２以上の整数）までの配線層
   を使用して形成されたブロックの面積推定，又は配置配
   線を実施する工程と、 該面積推定，又は配置配線により得られたブロックサイ
   ズを用いて、１チップ上の全面にわたるフロアプランに
   より面積推定，又はブロック間配線を実施する工程と、 前記フロアプランを実施した後に、ブロック周辺に必要
   以上に空きスペースのあるブロックが存在するか否かを
   見極める工程と、 前記ブロック周辺に必要以上に空きスペースのあるブロ
   ックについて、該ブロックをＮ−１層までの配線層を使
   用したブロックに再構成して、ブロック内の面積推定，
   又は配置配線を再実施する工程と、 前記Ｎ−１層までの配線層を使用したブロックと前記Ｎ
   層までの配線層を使用したブロックとの間を接続するブ
   ロック間配線を実施する工程とを含むことを特徴とする
   半導体集積回路装置の設計方法。
2. 【請求項２】 １チップ上の全面にわたってブロックの
   フロアプランを実施する工程と、 ブロック名の指定，チップ内，又はブロック内の配線の
   始点，及び終点の座標，配線幅，配線層，及び配線ネッ
   ト名等の情報に基づいて配線の経路指定を実施する工程
   と、 前記配線経路指定情報に加え、各ブロックで共通に使用
   する電圧，信号等を供給する幹線配線とブロックとの交
   点の座標を抽出する工程と、 前記配線経路指定情報及び前記交点座標情報に基づい
   て、ブロック間，及びブロック内の配置配線を実施する
   工程とを含むことを特徴とする半導体集積回路装置の設
   計方法。
3. 【請求項３】 請求項１または２記載の半導体集積回路
   装置の設計方法において、 電源ピン同士が互いに対向するように複数のセルを配置
   する工程と、 前記セルの配線を実施する工程と、 前記配置，配線後に残された任意の層の配線可能な経路
   を使用して、対向しているセルの同一ノードの電源ピン
   間の領域を、必要部分のみ接続する工程とを含むことを
   特徴とする半導体集積回路装置の設計方法。
4. 【請求項４】 請求項１または２記載の半導体集積回路
   装置の設計方法において、 電源ピン同士が互いに対向するように複数のセルを配置
   する工程と、 前記セルの配線を実施する工程と、 前記配置，配線後に残された配線可能な経路を使用し
   て、対向しているセルの同一ノードの電源ピン間の領域
   を、電源ピンと同一の配線層で埋める工程とを含むこと
   を特徴とする半導体集積回路装置の設計方法。