JPH10270603A - 半導体装置およびその製法 - Google Patents
半導体装置およびその製法Info
- Publication number
- JPH10270603A JPH10270603A JP9071461A JP7146197A JPH10270603A JP H10270603 A JPH10270603 A JP H10270603A JP 9071461 A JP9071461 A JP 9071461A JP 7146197 A JP7146197 A JP 7146197A JP H10270603 A JPH10270603 A JP H10270603A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resin
- semiconductor device
- resin package
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Packaging Frangible Articles (AREA)
Abstract
(57)【要約】
【課題】 エリアパッケージ型の半導体装置を基板の状
態で何枚も重ねて搬送しても外部電極や樹脂パッケージ
に傷がつかないようなエリアパッケージ型の半導体装置
およびその製法を提供する。 【解決手段】 基板２の表面に半導体チップがマウント
され、該基板の裏面にエリア状にならんで外部電極５が
設けられ、前記基板表面の半導体チップ側に樹脂パッケ
ージ３が設けられるエリアパッケージ型の半導体装置で
あって、前記樹脂パッケージの少なくとも２隅の前記基
板上に該樹脂パッケージの高さより高い突起部３ａが設
けられている。
態で何枚も重ねて搬送しても外部電極や樹脂パッケージ
に傷がつかないようなエリアパッケージ型の半導体装置
およびその製法を提供する。 【解決手段】 基板２の表面に半導体チップがマウント
され、該基板の裏面にエリア状にならんで外部電極５が
設けられ、前記基板表面の半導体チップ側に樹脂パッケ
ージ３が設けられるエリアパッケージ型の半導体装置で
あって、前記樹脂パッケージの少なくとも２隅の前記基
板上に該樹脂パッケージの高さより高い突起部３ａが設
けられている。
Description
【０００１】
【発明の属する技術分野】本発明は、たとえばボールグ
リッドアレイ半導体装置のように基板の表面に半導体チ
ップがマウントされ、基板の裏面に格子状に外部電極が
設けられるエリアパッケージ型の半導体装置およびその
製法に関する。さらに詳しくは、基板に複数個のエリア
パッケージ型の半導体装置が形成された状態で搬送など
のため積み重ねられても電極に傷などが付かないように
し、包装前の製造工程で半導体装置に損傷を与えない半
導体装置およびその製法に関する。
リッドアレイ半導体装置のように基板の表面に半導体チ
ップがマウントされ、基板の裏面に格子状に外部電極が
設けられるエリアパッケージ型の半導体装置およびその
製法に関する。さらに詳しくは、基板に複数個のエリア
パッケージ型の半導体装置が形成された状態で搬送など
のため積み重ねられても電極に傷などが付かないように
し、包装前の製造工程で半導体装置に損傷を与えない半
導体装置およびその製法に関する。
【０００２】
【従来の技術】近年の電子機器の軽薄短小化および電子
機器の組立工数の短縮化に伴い、基板の表面に半導体チ
ップがマウントされ、その裏面に外部電極が格子状に設
けられるエリアパッケージ型の半導体装置が多く用いら
れる傾向にある。このようなエリアパッケージ型の半導
体装置は、たとえば図４（ａ）〜（ｂ）に平面説明図お
よび側面説明図が示されるように、ガラスエポキシ樹脂
などからなる樹脂基板２の表面側に半導体チップがマウ
ントされ、基板表面に設けられる銅箔などからなる配線
パターンと半導体チップの各電極が接続されると共に、
樹脂基板２に設けられるスルーホールを介して樹脂基板
２の裏面に設けられる配線パターンと電気的に接続され
て樹脂基板２の裏面にハンダバンプなどからなる外部電
極５が設けられている。そして、その表面側は不透明な
エポキシ樹脂などによりモールドされて樹脂パッケージ
３が形成されている。
機器の組立工数の短縮化に伴い、基板の表面に半導体チ
ップがマウントされ、その裏面に外部電極が格子状に設
けられるエリアパッケージ型の半導体装置が多く用いら
れる傾向にある。このようなエリアパッケージ型の半導
体装置は、たとえば図４（ａ）〜（ｂ）に平面説明図お
よび側面説明図が示されるように、ガラスエポキシ樹脂
などからなる樹脂基板２の表面側に半導体チップがマウ
ントされ、基板表面に設けられる銅箔などからなる配線
パターンと半導体チップの各電極が接続されると共に、
樹脂基板２に設けられるスルーホールを介して樹脂基板
２の裏面に設けられる配線パターンと電気的に接続され
て樹脂基板２の裏面にハンダバンプなどからなる外部電
極５が設けられている。そして、その表面側は不透明な
エポキシ樹脂などによりモールドされて樹脂パッケージ
３が形成されている。
【０００３】図４に示されるように、このような半導体
装置が１枚の樹脂基板２に複数個形成され、その後の製
造工程での搬送の際には、この半導体装置が複数個形成
された基板の状態で図５に示されるように基板を複数枚
重ねて搬送される。そしてユーザへの出荷の前に基板２
を切断して１個１個の半導体装置として包装用のトレイ
に入れて出荷される。
装置が１枚の樹脂基板２に複数個形成され、その後の製
造工程での搬送の際には、この半導体装置が複数個形成
された基板の状態で図５に示されるように基板を複数枚
重ねて搬送される。そしてユーザへの出荷の前に基板２
を切断して１個１個の半導体装置として包装用のトレイ
に入れて出荷される。
【０００４】
【発明が解決しようとする課題】従来のエリアパッケー
ジ型の半導体装置は、前述のように、樹脂基板の表面に
半導体チップがマウントされて樹脂パッケージで被覆さ
れ、その裏面には格子状にハンダバンプからなる外部電
極が形成されている。このハンダバンプは柔らかく、樹
脂パッケージは硬いため、図５に示されるように何個も
積み重ねて搬送されると、外部電極に傷がつく。外部電
極に傷がつくと、実装上問題になる。
ジ型の半導体装置は、前述のように、樹脂基板の表面に
半導体チップがマウントされて樹脂パッケージで被覆さ
れ、その裏面には格子状にハンダバンプからなる外部電
極が形成されている。このハンダバンプは柔らかく、樹
脂パッケージは硬いため、図５に示されるように何個も
積み重ねて搬送されると、外部電極に傷がつく。外部電
極に傷がつくと、実装上問題になる。
【０００５】本発明は、このような問題を解決するため
になされたもので、エリアパッケージ型の半導体装置を
基板の状態で何枚も重ねて搬送しても電極や樹脂パッケ
ージに傷がつかないようなエリアパッケージ型の半導体
装置およびその製法を提供することを目的とする。
になされたもので、エリアパッケージ型の半導体装置を
基板の状態で何枚も重ねて搬送しても電極や樹脂パッケ
ージに傷がつかないようなエリアパッケージ型の半導体
装置およびその製法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明によるエリアパッ
ケージ型の半導体装置は、基板の表面に半導体チップが
マウントされ、該基板の裏面にエリア状（格子状）にな
らんで外部電極が設けられ、前記基板表面の半導体チッ
プ側に樹脂パッケージが設けられ、前記樹脂パッケージ
の少なくとも２隅の前記基板上に該樹脂パッケージの高
さより高い突起部が設けられている。
ケージ型の半導体装置は、基板の表面に半導体チップが
マウントされ、該基板の裏面にエリア状（格子状）にな
らんで外部電極が設けられ、前記基板表面の半導体チッ
プ側に樹脂パッケージが設けられ、前記樹脂パッケージ
の少なくとも２隅の前記基板上に該樹脂パッケージの高
さより高い突起部が設けられている。
【０００７】このような構造にすることにより、何枚も
の基板を積み重ねて搬送しても、樹脂パッケージの少な
くとも２隅に設けられる突起部により上部の基板が支え
られ、上部の基板の外部電極が下部の基板に設けられる
半導体装置の樹脂パッケージには当たらない。その結
果、半導体装置の電極にもパッケージにも傷がつかず、
実装する場合のハンダ付けのトラブルや、外観上の問題
はなくなる。一方、突起部は半導体装置を出荷のために
基板から切り離す前に、僅かな力を加えることにより簡
単に折れて除去されるため、製造上の問題はなく包装時
や使用時にも何等の不都合は生じない。
の基板を積み重ねて搬送しても、樹脂パッケージの少な
くとも２隅に設けられる突起部により上部の基板が支え
られ、上部の基板の外部電極が下部の基板に設けられる
半導体装置の樹脂パッケージには当たらない。その結
果、半導体装置の電極にもパッケージにも傷がつかず、
実装する場合のハンダ付けのトラブルや、外観上の問題
はなくなる。一方、突起部は半導体装置を出荷のために
基板から切り離す前に、僅かな力を加えることにより簡
単に折れて除去されるため、製造上の問題はなく包装時
や使用時にも何等の不都合は生じない。
【０００８】前記基板の前記突起部が設けられる部分に
金メッキが予め施されていることにより、金は樹脂パッ
ケージの樹脂との密着性が悪く、より一層簡単に突起部
を除去することができるため好ましい。
金メッキが予め施されていることにより、金は樹脂パッ
ケージの樹脂との密着性が悪く、より一層簡単に突起部
を除去することができるため好ましい。
【０００９】本発明の半導体装置の製法は、（ａ）表裏
に配線パターンが形成された基板の表面に半導体チップ
をマウントして該半導体チップの各電極と前記配線パタ
ーンとを電気的に接続し、（ｂ）前記基板の半導体チッ
プが設けられた側を樹脂で被覆して樹脂パッケージを形
成すると共に、該樹脂パッケージの隅部に突起部を同時
に形成し、（ｃ）前記基板の裏面に外部電極を形成し、
（ｄ）前記半導体装置を包装する前に前記突起部を除去
することを特徴とする。
に配線パターンが形成された基板の表面に半導体チップ
をマウントして該半導体チップの各電極と前記配線パタ
ーンとを電気的に接続し、（ｂ）前記基板の半導体チッ
プが設けられた側を樹脂で被覆して樹脂パッケージを形
成すると共に、該樹脂パッケージの隅部に突起部を同時
に形成し、（ｃ）前記基板の裏面に外部電極を形成し、
（ｄ）前記半導体装置を包装する前に前記突起部を除去
することを特徴とする。
【００１０】前記樹脂パッケージの形成を上金型と下金
型を有するトランスファモールド装置で行い、該トラン
スファモールド装置のエアベントに溜り部を設けること
により、トランスファモールド装置に僅かな変形を施す
だけで樹脂パッケージと同じ樹脂で簡単に突起部を形成
することができる。
型を有するトランスファモールド装置で行い、該トラン
スファモールド装置のエアベントに溜り部を設けること
により、トランスファモールド装置に僅かな変形を施す
だけで樹脂パッケージと同じ樹脂で簡単に突起部を形成
することができる。
【００１１】
【発明の実施の形態】つぎに、図面を参照しながら本発
明のエリアパッケージ型の半導体装置およびその製法に
ついての説明をする。
明のエリアパッケージ型の半導体装置およびその製法に
ついての説明をする。
【００１２】図１は、本発明のエリアパッケージ型の半
導体装置１０がガラスエポキシ樹脂などの樹脂製の基板
２に形成された状態の平面説明図および側面説明図であ
る。図１に示されるように、本発明の半導体装置１０
は、基板２の表面にマウントされた半導体チップを被覆
する樹脂パッケージ３が形成される際に、その樹脂パッ
ケージ３の少なくとも２つの隅（図１に示される例では
３つの隅）に突起部３ａが設けられていることに特徴が
ある。この突起部３ａを有する半導体装置１０が１枚の
基板２に複数個設けられており、その後の製造工程の際
はこの基板２に複数個の半導体装置１０が設けられたま
まの状態で搬送され、ユーザへの出荷のための包装前に
突起部３ａは除去されると共に、基板２を切断すること
により１個１個の半導体装置に分離して包装用のトレイ
に収納される。包装用トレイは、通常個々の半導体装置
間で外部電極５と樹脂パッケージ３とが接触しないよう
に形成されている。
導体装置１０がガラスエポキシ樹脂などの樹脂製の基板
２に形成された状態の平面説明図および側面説明図であ
る。図１に示されるように、本発明の半導体装置１０
は、基板２の表面にマウントされた半導体チップを被覆
する樹脂パッケージ３が形成される際に、その樹脂パッ
ケージ３の少なくとも２つの隅（図１に示される例では
３つの隅）に突起部３ａが設けられていることに特徴が
ある。この突起部３ａを有する半導体装置１０が１枚の
基板２に複数個設けられており、その後の製造工程の際
はこの基板２に複数個の半導体装置１０が設けられたま
まの状態で搬送され、ユーザへの出荷のための包装前に
突起部３ａは除去されると共に、基板２を切断すること
により１個１個の半導体装置に分離して包装用のトレイ
に収納される。包装用トレイは、通常個々の半導体装置
間で外部電極５と樹脂パッケージ３とが接触しないよう
に形成されている。
【００１３】この突起部３ａは、樹脂パッケージ３と同
時に形成されるもので、樹脂パッケージ３用の樹脂で形
成される。突起部３ａの形状はとくに限定されないが、
樹脂パッケージ３の高さＨより外部電極５の高さ以上高
くなるように形成され、幅は半導体装置１０が形成され
た基板２が複数枚積み重ねられても機械的強度に絶えら
れる程度の断面積があればよい。この突起部３ａは、後
述するように、樹脂パッケージ３を形成する際のトラン
スファモールドの金型のエアベントに溜りを設けておく
ことにより、容易に形成される。
時に形成されるもので、樹脂パッケージ３用の樹脂で形
成される。突起部３ａの形状はとくに限定されないが、
樹脂パッケージ３の高さＨより外部電極５の高さ以上高
くなるように形成され、幅は半導体装置１０が形成され
た基板２が複数枚積み重ねられても機械的強度に絶えら
れる程度の断面積があればよい。この突起部３ａは、後
述するように、樹脂パッケージ３を形成する際のトラン
スファモールドの金型のエアベントに溜りを設けておく
ことにより、容易に形成される。
【００１４】図１に示される半導体装置１０の基板２に
半導体チップ１がマウントされる構造は、たとえばボー
ルグリッドアレイ（以下、ＢＧＡという）の例が図２に
断面説明図で示されるような構造になっている。すなわ
ち、ガラスエポキシ樹脂などからなる樹脂基板２１とそ
の表面に形成される銅箔の配線２２とによりチップキャ
リアである基板２が形成されており、基板２上に半導体
チップ１がマウントされている。そして、半導体チップ
１上に形成されたバンプが配線２２と接続されるように
ボンディングされている。樹脂基板２１の表面に形成さ
れた配線２２は、スルーホール２３を介して基板裏面の
配線２４に接続されており、基板２１の裏面の配線２４
上には外部端子となるハンダバンプ（外部電極）５が形
成されている。このようにして、半導体チップ１の電極
はたとえばハンダバンプからなる外部電極５に接続され
ると共に、基板２の表面に形成された樹脂パッケージ３
によって封止されている。
半導体チップ１がマウントされる構造は、たとえばボー
ルグリッドアレイ（以下、ＢＧＡという）の例が図２に
断面説明図で示されるような構造になっている。すなわ
ち、ガラスエポキシ樹脂などからなる樹脂基板２１とそ
の表面に形成される銅箔の配線２２とによりチップキャ
リアである基板２が形成されており、基板２上に半導体
チップ１がマウントされている。そして、半導体チップ
１上に形成されたバンプが配線２２と接続されるように
ボンディングされている。樹脂基板２１の表面に形成さ
れた配線２２は、スルーホール２３を介して基板裏面の
配線２４に接続されており、基板２１の裏面の配線２４
上には外部端子となるハンダバンプ（外部電極）５が形
成されている。このようにして、半導体チップ１の電極
はたとえばハンダバンプからなる外部電極５に接続され
ると共に、基板２の表面に形成された樹脂パッケージ３
によって封止されている。
【００１５】本発明の半導体装置によれば、樹脂パッケ
ージの周囲の少なくとも２か所に樹脂パッケージの高さ
より高い突起部が基板上に設けられている。そのため、
製造工程中の工程間の搬送のため、図３に示されるよう
に、何枚もの基板２を積み重ねても、各基板２は突起部
３ａにより支えられ、上下の基板２の外部電極５と樹脂
パッケージ３とが接触することがない。そのため、外部
電極５と樹脂パッケージ３とが擦れていずれかに傷がつ
くことがなく、実装段階でのハンダ付けに支障を来した
り、樹脂パッケージ３に傷がついて半導体装置の外観を
損ねることがない。一方、出荷などのための個々の単品
に分離して包装する前には、僅かの力を印加することに
より突起部３ａは折れて簡単に除去されるため、包装時
には突起部はなく、邪魔になることはない。
ージの周囲の少なくとも２か所に樹脂パッケージの高さ
より高い突起部が基板上に設けられている。そのため、
製造工程中の工程間の搬送のため、図３に示されるよう
に、何枚もの基板２を積み重ねても、各基板２は突起部
３ａにより支えられ、上下の基板２の外部電極５と樹脂
パッケージ３とが接触することがない。そのため、外部
電極５と樹脂パッケージ３とが擦れていずれかに傷がつ
くことがなく、実装段階でのハンダ付けに支障を来した
り、樹脂パッケージ３に傷がついて半導体装置の外観を
損ねることがない。一方、出荷などのための個々の単品
に分離して包装する前には、僅かの力を印加することに
より突起部３ａは折れて簡単に除去されるため、包装時
には突起部はなく、邪魔になることはない。
【００１６】前述の突起部を除去する観点からは、その
突起部が形成される部分の基板上に予め金メッキが施さ
れていることにより、その突起部をより簡単に除去する
ことができる。すなわち、樹脂パッケージに用いられる
エポキシ樹脂などは、金との密着性が悪く、接着力が殆
どない。そのため、突起部は樹脂パッケージと連結して
形成されているため、金メッキの上に立っているが、除
去する場合には突起部の横から力を加えて樹脂パッケー
ジとの連結部を断つことにより、基板とは接着されてい
ないため、容易に除去される。
突起部が形成される部分の基板上に予め金メッキが施さ
れていることにより、その突起部をより簡単に除去する
ことができる。すなわち、樹脂パッケージに用いられる
エポキシ樹脂などは、金との密着性が悪く、接着力が殆
どない。そのため、突起部は樹脂パッケージと連結して
形成されているため、金メッキの上に立っているが、除
去する場合には突起部の横から力を加えて樹脂パッケー
ジとの連結部を断つことにより、基板とは接着されてい
ないため、容易に除去される。
【００１７】つぎに図１に示されるエリアパッケージ型
の半導体装置の製法について図１〜２を参照しながら説
明をする。まず、ガラスエポキシ樹脂またはポリイミド
樹脂などの樹脂性基板にスルーホール２３を設けてお
き、銅箔を貼着しパターニングすることにより配線２
２、２４のパターンを形成しておく。そして基板２の表
面に半導体チップ１をマウントし、半導体チップ１のバ
ンプと基板２の表面側の配線２２とが接続されるよう
に、半導体チップ１をボンディングする。
の半導体装置の製法について図１〜２を参照しながら説
明をする。まず、ガラスエポキシ樹脂またはポリイミド
樹脂などの樹脂性基板にスルーホール２３を設けてお
き、銅箔を貼着しパターニングすることにより配線２
２、２４のパターンを形成しておく。そして基板２の表
面に半導体チップ１をマウントし、半導体チップ１のバ
ンプと基板２の表面側の配線２２とが接続されるよう
に、半導体チップ１をボンディングする。
【００１８】ついで、半導体チップ１がボンディングさ
れた基板２をトランスファモールド装置の金型内に配置
する。すなわち、上金型と下金型の間に基板２を配置
し、クランプする。この上金型のキャビティの角部で、
ゲート（樹脂注入口）以外のところに設けられるエアベ
ントを少し大きくして溜り部を形成しておく。この状態
で金型キャビティ内に溶融樹脂を流し込み樹脂封止を行
う。この際エアベントの溜り部にも樹脂が流れ込み、樹
脂パッケージ３と共に突起部３ａが同時に形成される。
れた基板２をトランスファモールド装置の金型内に配置
する。すなわち、上金型と下金型の間に基板２を配置
し、クランプする。この上金型のキャビティの角部で、
ゲート（樹脂注入口）以外のところに設けられるエアベ
ントを少し大きくして溜り部を形成しておく。この状態
で金型キャビティ内に溶融樹脂を流し込み樹脂封止を行
う。この際エアベントの溜り部にも樹脂が流れ込み、樹
脂パッケージ３と共に突起部３ａが同時に形成される。
【００１９】その後、トランスファモールド装置から基
板２を取り出し、基板２の裏面の配線２４にハンダバン
プなどを設けることにより、外部電極５を形成する。こ
の１枚の基板２にたくさんの半導体装置１０が形成され
た状態で、何枚もの基板２が積み重ねられ、つぎの試験
などの工程に搬送される。そしてユーザへの出荷のた
め、突起部３ａを除去し、基板を切断して各半導体装置
に分離し、包装用のトレイに収納される。そして、セッ
トの回路基板などに組み込まれる。
板２を取り出し、基板２の裏面の配線２４にハンダバン
プなどを設けることにより、外部電極５を形成する。こ
の１枚の基板２にたくさんの半導体装置１０が形成され
た状態で、何枚もの基板２が積み重ねられ、つぎの試験
などの工程に搬送される。そしてユーザへの出荷のた
め、突起部３ａを除去し、基板を切断して各半導体装置
に分離し、包装用のトレイに収納される。そして、セッ
トの回路基板などに組み込まれる。
【００２０】本発明の製法によれば、たとえばトランス
ファモールドの金型のエアベントに溜り部を設けておく
だけでモールド工程で樹脂パッケージと同時に突起部を
形成することができ、工数増などを招くことがない。し
かも積み重ねても相互に傷がつかないエリアパッケージ
型の半導体装置が得られる。
ファモールドの金型のエアベントに溜り部を設けておく
だけでモールド工程で樹脂パッケージと同時に突起部を
形成することができ、工数増などを招くことがない。し
かも積み重ねても相互に傷がつかないエリアパッケージ
型の半導体装置が得られる。
【００２１】
【発明の効果】本発明によれば、エリアパッケージ型の
半導体装置が何個も基板に形成された状態で、搬送など
のため基板が積み重ねられても、外部電極と樹脂パッケ
ージとが接触せず、相互に傷がつくことがない。その結
果、製造工程での取扱が容易になると共に、製品価値を
低下させることがない。
半導体装置が何個も基板に形成された状態で、搬送など
のため基板が積み重ねられても、外部電極と樹脂パッケ
ージとが接触せず、相互に傷がつくことがない。その結
果、製造工程での取扱が容易になると共に、製品価値を
低下させることがない。
【図１】本発明のエリアパッケージ型の半導体装置の一
実施形態の説明図である。
実施形態の説明図である。
【図２】図１の半導体装置の一例の樹脂パッケージ内の
断面説明図である。
断面説明図である。
【図３】図１の半導体装置が形成された基板を積み重ね
た状態の説明図である。
た状態の説明図である。
【図４】従来のエリアパッケージ型の半導体装置の説明
図である。
図である。
【図５】図４の半導体装置を積み重ねた状態の説明図で
ある。
ある。
１ 半導体チップ ２ 基板 ３ 樹脂パッケージ ３ａ 突起部 ５ 外部電極
Claims (4)
- 【請求項１】 基板の表面に半導体チップがマウントさ
れ、該基板の裏面にエリア状にならんで外部電極が設け
られ、前記基板表面の半導体チップ側に樹脂パッケージ
が設けられるエリアパッケージ型の半導体装置であっ
て、前記樹脂パッケージの少なくとも２隅の前記基板上
に該樹脂パッケージの高さより高い突起部が設けられて
なる半導体装置。 - 【請求項２】 前記基板の前記突起部が設けられる部分
に金メッキが予め施されてなる請求項１記載の半導体装
置。 - 【請求項３】 （ａ）表裏に配線パターンが形成された
基板の表面に半導体チップをマウントして該半導体チッ
プの各電極と前記配線パターンとを電気的に接続し、
（ｂ）前記基板の半導体チップが設けられた側を樹脂で
被覆して樹脂パッケージを形成すると共に、該樹脂パッ
ケージの隅部に突起部を同時に形成し、（ｃ）前記基板
の裏面に外部電極を形成し、（ｄ）前記半導体装置を包
装する前に前記突起部を除去することを特徴とする半導
体装置の製法。 - 【請求項４】 前記樹脂パッケージの形成を上金型と下
金型を有するトランスファモールド装置で行い、該トラ
ンスファモールド装置のエアベントに溜り部を設けるこ
とにより、樹脂パッケージと同じ樹脂で前記突起部を形
成する請求項３記載の半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07146197A JP3713123B2 (ja) | 1997-03-25 | 1997-03-25 | 半導体装置およびその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07146197A JP3713123B2 (ja) | 1997-03-25 | 1997-03-25 | 半導体装置およびその製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10270603A true JPH10270603A (ja) | 1998-10-09 |
| JP3713123B2 JP3713123B2 (ja) | 2005-11-02 |
Family
ID=13461259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07146197A Expired - Fee Related JP3713123B2 (ja) | 1997-03-25 | 1997-03-25 | 半導体装置およびその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3713123B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6670220B2 (en) | 2000-08-31 | 2003-12-30 | Hitachi, Ltd. | Semiconductor device and manufacture method of that |
| JP2009164358A (ja) * | 2008-01-08 | 2009-07-23 | Fujitsu Microelectronics Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2014160767A (ja) * | 2013-02-20 | 2014-09-04 | Dainippon Printing Co Ltd | 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体 |
-
1997
- 1997-03-25 JP JP07146197A patent/JP3713123B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6670220B2 (en) | 2000-08-31 | 2003-12-30 | Hitachi, Ltd. | Semiconductor device and manufacture method of that |
| KR100829278B1 (ko) * | 2000-08-31 | 2008-05-13 | 엘피다 메모리 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| JP2009164358A (ja) * | 2008-01-08 | 2009-07-23 | Fujitsu Microelectronics Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2014160767A (ja) * | 2013-02-20 | 2014-09-04 | Dainippon Printing Co Ltd | 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3713123B2 (ja) | 2005-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5172303A (en) | Electronic component assembly | |
| KR101225622B1 (ko) | 칩 유닛 및 이의 제조방법과 이를 갖는 스택 패키지 | |
| KR100493063B1 (ko) | 스택 반도체 칩 비지에이 패키지 및 그 제조방법 | |
| US7679178B2 (en) | Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof | |
| USRE39628E1 (en) | Stackable flex circuit IC package and method of making same | |
| US6528348B2 (en) | Semiconductor device having protruding electrodes higher than a sealed portion | |
| JP3142723B2 (ja) | 半導体装置及びその製造方法 | |
| US6918178B2 (en) | Method of attaching a heat sink to an IC package | |
| US20080111224A1 (en) | Multi stack package and method of fabricating the same | |
| JP2002093831A (ja) | 半導体装置およびその製造方法 | |
| US20050285250A1 (en) | Stacked multi-chip semiconductor package improving connection reliability of stacked chips | |
| KR980012324A (ko) | 칩 스케일 패키지의 제조 방법 | |
| JPH02125633A (ja) | 集積回路 | |
| US20020003308A1 (en) | Semiconductor chip package and method for fabricating the same | |
| JP2000040676A (ja) | 半導体装置の製造方法 | |
| JP3713123B2 (ja) | 半導体装置およびその製法 | |
| US7585700B2 (en) | Ball grid array package stack | |
| KR100652440B1 (ko) | 반도체 패키지, 그 패키지를 이용한 스택 패키지 및 그스택 패키지 형성 방법 | |
| JP3781998B2 (ja) | 積層型半導体装置の製造方法 | |
| JPH0789280A (ja) | Ｉｃモジュール | |
| CN101226915B (zh) | 封装基板及其制造方法 | |
| US6551855B1 (en) | Substrate strip and manufacturing method thereof | |
| KR100508261B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR100379086B1 (ko) | 반도체패키지제조방법 | |
| KR100612761B1 (ko) | 칩 스케일 적층 칩 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050809 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050819 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110826 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110826 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120826 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |