JPH10270961A - Automatic gain control circuit - Google Patents

Automatic gain control circuit

Info

Publication number
JPH10270961A
JPH10270961A JP9071787A JP7178797A JPH10270961A JP H10270961 A JPH10270961 A JP H10270961A JP 9071787 A JP9071787 A JP 9071787A JP 7178797 A JP7178797 A JP 7178797A JP H10270961 A JPH10270961 A JP H10270961A
Authority
JP
Japan
Prior art keywords
circuit
gain control
voltage
resistor
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9071787A
Other languages
Japanese (ja)
Inventor
Etsuya Shibata
悦哉 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP9071787A priority Critical patent/JPH10270961A/en
Publication of JPH10270961A publication Critical patent/JPH10270961A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

PROBLEM TO BE SOLVED: To realize an automatic gain control circuit that makes a stable automatic gain control operation in following to a rapid change in a level of a television signal. SOLUTION: The control circuit is provided with that detects a continuous synchronizing signal and provides an output of a detection voltage and a smoothing circuit 8 that has a resistor 9 and a capacitor 10 and charges the detection voltage to the capacitor 10 via the resistor 9 to smooth the detection voltage. First and second diodes 11, 12 in anti-parallel connection are connected in parallel with the resistor 9, and a voltage smoothed from the smoothing circuit 8 is given to a variable gain circuit 1 as a gain control voltage.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、CATV(ケ−
ブルテレビ)システムの送信基地の送信装置であるヘッ
ドエンド等に使用される、いわゆる先頭値型の自動利得
制御回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention
The present invention relates to a so-called head-value type automatic gain control circuit used for a head end or the like which is a transmission device of a transmission base of a television system.

【0002】[0002]

【従来の技術】CATVシステムでは、一般の地上波の
テレビ信号や衛星放送信号等(以下、単にテレビ信号と
いう)を、専用のケ−ブルを介してCATVの加入者に
送信している。そのため、ヘッドエンドは、このような
テレビ信号を受信するとともに中間周波帯に周波数変換
し、周波数変換されたテレビ信号を再びCATVシステ
ムに割り当てられたチャンネルの周波数に乗せて(周波
数変換して)送出するようにしている。
2. Description of the Related Art In a CATV system, general terrestrial television signals, satellite broadcast signals, and the like (hereinafter, simply referred to as television signals) are transmitted to a CATV subscriber via a dedicated cable. Therefore, the head end receives such a television signal, converts the frequency into an intermediate frequency band, and places the frequency-converted television signal on the frequency of the channel assigned to the CATV system again (frequency conversion) and transmits the signal. I am trying to do it.

【0003】図2は、このような従来のヘッドエンドに
使用されている自動利得制御回路を示す。図2におい
て、図示しない周波数変換回路で中間周波数IF(米国
仕様では、映像中間周波数が45.75MHz)に周波
数変換されたテレビ信号は、可変利得増幅回路あるいは
可変アッテネ−タ等の可変利得回路21を介して分配器
22に入力される。
FIG. 2 shows an automatic gain control circuit used in such a conventional head end. In FIG. 2, a television signal frequency-converted by a frequency conversion circuit (not shown) into an intermediate frequency IF (the video intermediate frequency is 45.75 MHz in the U.S. specification) is converted into a variable gain circuit Is input to the distributor 22 via the.

【0004】テレビ信号は、この分配器22で2分配さ
れ、その一方は図示しない混合回路でCATVシステム
のチャンネルの周波数に周波数変換(アップコンバ−
ト)され、ケ−ブルを介して加入者に送信されるように
なっている。一方、分配器22で2分配された他方のテ
レビ信号は、ビデオ検波回路23でビデオ信号に復調さ
れ、図示しないビデオ増幅回路で適宜増幅されて水平同
期信号のピ−ク値を保持するピ−クホ−ルド回路24に
入力される。
[0004] The television signal is divided into two by the distributor 22, one of which is converted to the frequency of the channel of the CATV system by a mixing circuit (not shown) (up-converter).
) And transmitted to the subscriber via a cable. On the other hand, the other television signal divided into two by the distributor 22 is demodulated into a video signal by a video detection circuit 23, and is appropriately amplified by a video amplifier circuit (not shown) to hold a peak value of the horizontal synchronization signal. It is input to the hold circuit 24.

【0005】このピ−クホ−ルド回路24は、水平同期
信号を検波してこれを保持し、この水平同期信号のピ−
ク値に比例した利得制御電圧を出力する。ピ−クホ−ル
ド回路24からの利得制御電圧は、次の演算増幅回路2
5に入力され、入力抵抗26と帰還抵抗27との比で決
まる増幅度で適宜のレベルまで直流増幅される。演算増
幅回路25で増幅された利得制御電圧は次の時定数回路
28に入力される。
The peak hold circuit 24 detects and holds the horizontal synchronizing signal, and peaks the horizontal synchronizing signal.
Outputs the gain control voltage proportional to the peak value. The gain control voltage from the peak hold circuit 24 is applied to the next operational amplifier 2
5 and is DC-amplified to an appropriate level at an amplification determined by the ratio of the input resistance 26 and the feedback resistance 27. The gain control voltage amplified by the operational amplifier circuit 25 is input to the next time constant circuit 28.

【0006】この時定数回路28は、抵抗29とコンデ
ンサ30とからなる積分回路で構成され、ピ−クホ−ル
ド回路24からの利得制御電圧の変化をさらに平滑し、
しかも、利得制御電圧の全体的なレベル変化に追従する
ような大きな時定数を持っている。
The time constant circuit 28 is constituted by an integrating circuit comprising a resistor 29 and a capacitor 30, and further smoothes a change in the gain control voltage from the peak hold circuit 24,
In addition, it has a large time constant that follows the overall level change of the gain control voltage.

【0007】そして、時定数回路28の出力を、増幅回
路31を介して可変利得装置21に入力して可変利得装
置21の利得または減衰を制御するようにしている。
The output of the time constant circuit 28 is input to the variable gain device 21 via the amplifier circuit 31 to control the gain or attenuation of the variable gain device 21.

【0008】[0008]

【発明が解決しようとする課題】しかし、上記の従来の
先頭値型の自動利得制御回路では、水平同期信号のピ−
ク値を検出して、このピ−ク値のレベル変化から安定し
た利得制御電圧を得るようにしているので、ピ−クホ−
ルド回路24及び時定数回路28の時定数を、利得制御
電圧が、連続する水平同期信号の間で変化しないように
大きくしている。
However, in the above-described conventional leading value type automatic gain control circuit, the peak of the horizontal synchronizing signal is not controlled.
The peak value is detected and a stable gain control voltage is obtained from the level change of the peak value.
The time constants of the hold circuit 24 and the time constant circuit 28 are increased so that the gain control voltage does not change between successive horizontal synchronization signals.

【0009】そのため、テレビ信号のレベル、従って、
水平同期信号のレベルが急激に変化した場合に、利得制
御電圧は、この水平同期信号の急激な変化に追従できな
くなる。従って、てれび信号の急激な変化に対応した正
確な自動利得制御動作が不可能となり画像品質の劣化を
引き起こすという問題があった。そこで、本発明は、テ
レビ信号のレベルの急激な変化に追従して、しかも安定
した自動利得制御動作が可能な自動利得制御回路を実現
することを目的とする。
Therefore, the level of the television signal, and therefore,
When the level of the horizontal synchronizing signal suddenly changes, the gain control voltage cannot follow the sudden change of the horizontal synchronizing signal. Therefore, there has been a problem that an accurate automatic gain control operation corresponding to a rapid change of a television signal becomes impossible, resulting in deterioration of image quality. Therefore, an object of the present invention is to realize an automatic gain control circuit that can follow a rapid change in the level of a television signal and that can perform a stable automatic gain control operation.

【0010】[0010]

【課題を解決するための手段】上記課題を解決するた
め、本発明の自動利得制御回路は、連続する同期信号を
検波して前記同期信号のレベルに応じた検波電圧を出力
する検波回路と、抵抗とコンデンサとを有し、前記抵抗
を介して前記検波電圧を前記コンデンサに充電して前記
検波電圧を平滑する平滑回路とを備え、互いに逆向きで
並列接続された第一のダイオ−ドと第二のダイオ−ドと
を前記抵抗に並列接続し、前記平滑回路からの平滑され
た電圧を利得制御電圧として可変利得回路に入力した。
To solve the above-mentioned problems, an automatic gain control circuit according to the present invention detects a continuous synchronization signal and outputs a detection voltage according to the level of the synchronization signal. A first diode having a resistor and a capacitor, and a smoothing circuit for charging the capacitor with the detection voltage via the resistor to smooth the detection voltage, and connected in parallel in opposite directions to each other; A second diode was connected in parallel with the resistor, and the smoothed voltage from the smoothing circuit was input to the variable gain circuit as a gain control voltage.

【0011】また、本発明の自動利得制御回路は、前記
平滑回路からの平滑された利得制御電圧を演算増幅回路
を介して前記可変利得回路に入力した。
Further, in the automatic gain control circuit according to the present invention, the smoothed gain control voltage from the smoothing circuit is input to the variable gain circuit via an operational amplifier circuit.

【0012】また、本発明の自動利得制御回路は、前記
検波回路に、前記同期信号を検波して生成した前記検波
電圧を保持する時定数回路を設け、前記時定数回路の時
定数よりも前記平滑回路の前記抵抗と前記コンデンサと
による時定数を大きくした。
Further, in the automatic gain control circuit according to the present invention, the detection circuit is provided with a time constant circuit for holding the detection voltage generated by detecting the synchronization signal, and the time constant is set to be larger than the time constant of the time constant circuit. The time constant by the resistor and the capacitor of the smoothing circuit is increased.

【0013】[0013]

【発明の実施の形態】図1に本発明の自動利得制御回路
を示す。図1において、図示しない周波数変換回路で中
間周波数IF(米国仕様では、映像中間周波数が45.
75MHz)に周波数変換されたテレビ信号は、可変利
得増幅回路、あるいはピンダイオ−ドを用いた可変アッ
テネ−タ等の可変利得回路1を介して分配器2に入力さ
れる。
FIG. 1 shows an automatic gain control circuit according to the present invention. In FIG. 1, an intermediate frequency IF (in the US specification, the video intermediate frequency is 45.times.) By a frequency conversion circuit (not shown).
The television signal frequency-converted to 75 MHz is input to the distributor 2 via a variable gain circuit 1 such as a variable gain amplifier circuit or a variable attenuator using a pin diode.

【0014】テレビ信号は、この分配器2で2分配さ
れ、その一方は図示しない混合回路でCATVシステム
のチャンネルの周波数に周波数変換(アップコンバ−
ト)され、ケ−ブルを介して加入者に送信されるように
なっている。一方、分配器2で2分配された他方のテレ
ビ信号は、ビデオ検波回路3でビデオ信号に復調され、
図示しないビデオ増幅回路で適宜増幅されて水平同期信
号を検波するとともにそののピ−ク値を保持する、一段
または二段構成の検波回路4に入力される。
The television signal is split into two by the splitter 2, one of which is frequency-converted (up-converted) to a channel frequency of the CATV system by a mixing circuit (not shown).
) And transmitted to the subscriber via a cable. On the other hand, the other television signal divided into two by the distributor 2 is demodulated into a video signal by the video detection circuit 3,
The signal is amplified by a video amplifier circuit (not shown) and detected by a one-stage or two-stage detection circuit 4 which detects the horizontal synchronizing signal and holds the peak value thereof.

【0015】この検波回路4は、ビデオ信号から水平同
期信号(繰り返し周波数は約15KHz)を検波するダ
イオ−ド4aを有し、この検波された同期信号を並列接
続された抵抗4bとコンデンサ4cとの時定数回路4d
で保持して検波電圧を生成する手段となっている。従っ
て、検波回路4は、同期信号のピ−ク値で充電し、その
充電された電圧を連続する水平同期信号の間で、時定数
回路4dによってある程度のレベルで保持するようにな
っている。検波回路4で生成された検波電圧は、次の演
算増幅回路5に入力され、入力抵抗6と帰還抵抗7との
比で決まる増幅度で適宜のレベルまで直流増幅される。
The detection circuit 4 has a diode 4a for detecting a horizontal synchronizing signal (repetition frequency of about 15 KHz) from the video signal. Time constant circuit 4d
And a means for generating a detection voltage. Therefore, the detection circuit 4 is charged with the peak value of the synchronization signal, and the charged voltage is held at a certain level by the time constant circuit 4d between successive horizontal synchronization signals. The detection voltage generated by the detection circuit 4 is input to the next operational amplifier circuit 5 and is DC-amplified to an appropriate level with an amplification degree determined by a ratio between the input resistance 6 and the feedback resistance 7.

【0016】演算増幅回路5からの、増幅された検波電
圧は、この段階ではまだ完全に平滑されておらず、脈流
成分を残しているので、次の平滑回路8で完全な直流成
分のみの電圧に平滑され、利得制御電圧として可変利得
回路1に入力される。この平滑回路8は、抵抗9とコン
デンサ10とで積分回路を構成しており、抵抗9とコン
デンサ10による時定数は、検波回路4の時定数よりも
大きく設定されている。このように、検波回路4の時定
数を小さく、平滑回路8の時定数を大きくすることによ
って、検波回路4では同期信号のレベル変化にある程度
の追従性を持たせつつ、平滑回路8で充分な平滑を行う
ことができる。さらに、この時定数回路8の抵抗9に
は、互いに逆方向で並列接続された第一のダイオ−ド1
1と第二のダイオ−ド12が並列に接続されている。
At this stage, the amplified detection voltage from the operational amplifier circuit 5 has not been completely smoothed yet, and has a pulsating component. The voltage is smoothed and input to the variable gain circuit 1 as a gain control voltage. The smoothing circuit 8 forms an integrating circuit with the resistor 9 and the capacitor 10, and the time constant of the resistor 9 and the capacitor 10 is set to be larger than the time constant of the detection circuit 4. In this manner, by making the time constant of the detection circuit 4 small and increasing the time constant of the smoothing circuit 8, the detection circuit 4 has a certain level of followability to the level change of the synchronizing signal, and the smoothing circuit 8 has sufficient performance. Smoothing can be performed. Further, the first diode 1 connected in parallel in the opposite direction to the first diode 1 is connected to the resistor 9 of the time constant circuit 8.
The first and second diodes 12 are connected in parallel.

【0017】このように、第一及び第二のダイオ−ド1
1、12を、抵抗9に並列に接続することによって、例
えば、検波回路4からの検波電圧の急激な変化に対応し
て演算増幅回路5の出力が急激に変化した場合には、こ
れらのダイオ−ド11、12が導通してコンデンサ10
を急速充電または急速放電する。
Thus, the first and second diodes 1
By connecting the resistors 1 and 12 in parallel to the resistor 9, for example, when the output of the operational amplifier circuit 5 suddenly changes in response to a sudden change in the detection voltage from the detection circuit 4, these diodes are used. The capacitors 11 are turned on when the
To fast charge or fast discharge.

【0018】即ち、検波回路4からの検波電圧が急激に
大きくなった時は、演算増幅回路5の出力電圧も急激に
大きくなり、第一のダイオ−ド11が導通することによ
りコンデンサ10を充電する。この場合、抵抗9を介し
て充電するよりも極めて早いスピ−ドで充電できる。ま
た、反対に、検波回路4からの検波電圧が急激に小さく
なった時は、演算増幅回路5の出力電圧も急激に小さく
なり、第二のダイオ−ド12が導通することによりコン
デンサ10に充電されていた電圧が放電する。この場合
も、抵抗9を介して放電するよりも極めて早いスピ−ド
で放電できる。従って、極めて簡単な構成で、コンデン
サ10に充電されている電圧は検波回路4からの検波電
圧の変化に忠実に応答することになる。
That is, when the detection voltage from the detection circuit 4 suddenly increases, the output voltage of the operational amplifier circuit 5 also sharply increases, and the first diode 11 conducts to charge the capacitor 10. I do. In this case, charging can be performed at a much faster speed than charging through the resistor 9. Conversely, when the detection voltage from the detection circuit 4 suddenly decreases, the output voltage of the operational amplifier circuit 5 also sharply decreases, and the capacitor 10 is charged by the conduction of the second diode 12. The discharged voltage is discharged. Also in this case, discharge can be performed at a much faster speed than discharge through the resistor 9. Therefore, with a very simple configuration, the voltage charged in the capacitor 10 faithfully responds to a change in the detection voltage from the detection circuit 4.

【0019】そして、平滑回路8の出力を、増幅回路1
3を介して可変利得回路1に入力して可変利得回路1の
利得または減衰を制御するようにしている。この増幅回
路13も演算増幅回路で構成されており、その入力イン
ピ−ダンスは極めて高くなっているので、平滑回路8の
充放電の動作に影響をおよぼさない。しかもこの増幅回
路13が存在することによって、可変利得回路1の利得
変化、あるいは減衰量の変化による入力インピ−ダンス
の変化があっても平滑回路8の動作に影響を及ぼさな
い。
The output of the smoothing circuit 8 is supplied to the amplifying circuit 1
The gain or attenuation of the variable gain circuit 1 is controlled by inputting the signal to the variable gain circuit 1 via the control circuit 3. This amplifying circuit 13 is also constituted by an operational amplifying circuit, and its input impedance is extremely high, so that it does not affect the charging / discharging operation of the smoothing circuit 8. Moreover, the presence of the amplifier circuit 13 does not affect the operation of the smoothing circuit 8 even if there is a change in the input impedance due to a change in the gain of the variable gain circuit 1 or a change in the amount of attenuation.

【0020】[0020]

【発明の効果】以上のように、本発明の自動利得制御回
路は、連続する同期信号を検波して同期信号のレベルに
応じた検波電圧を出力する検波回路と、抵抗とコンデン
サとを有し、この抵抗を介して検波電圧をコンデンサに
充電して検波電圧を平滑する平滑回路とを備え、互いに
逆向きで並列接続された第一のダイオ−ドと第二のダイ
オ−ドとを抵抗に並列接続し、平滑回路からの平滑され
た電圧を利得制御電圧として可変利得回路に入力したの
で、テレビ信号のレベルの急激な変化に忠実に追従し
て、しかも安定した自動利得制御動作が可能な自動利得
制御回路を実現することができる。
As described above, the automatic gain control circuit of the present invention has a detection circuit for detecting a continuous synchronization signal and outputting a detection voltage according to the level of the synchronization signal, and a resistor and a capacitor. A smoothing circuit for charging a detection voltage to a capacitor through the resistor to smooth the detection voltage, and connecting a first diode and a second diode connected in parallel in opposite directions to each other with a resistor. Connected in parallel, and the smoothed voltage from the smoothing circuit was input to the variable gain circuit as a gain control voltage, so that it can faithfully follow a sudden change in the level of the TV signal and still perform a stable automatic gain control operation. An automatic gain control circuit can be realized.

【0021】また、本発明の自動利得制御回路は、平滑
回路からの平滑された利得制御電圧を演算増幅回路を介
して可変利得回路に入力したので、その入力インピ−ダ
ンスは極めて高くなり、平滑回路の充放電の動作に影響
をおよぼさない。しかもこの演算増幅回路が存在するこ
とによって、可変利得回路の利得変化、あるいは減衰量
の変化による入力インピ−ダンスの変化があっても平滑
回路の動作に影響を及ぼさない。
Further, in the automatic gain control circuit of the present invention, the smoothed gain control voltage from the smoothing circuit is input to the variable gain circuit via the operational amplifier circuit. It does not affect the charge / discharge operation of the circuit. Moreover, the presence of this operational amplifier circuit does not affect the operation of the smoothing circuit even if there is a change in the input impedance due to a change in the gain of the variable gain circuit or a change in the amount of attenuation.

【0022】また、本発明の自動利得制御回路は、検波
回路に、同期信号を検波して生成した検波電圧を保持す
る時定数回路を設け、この時定数回路の時定数よりも平
滑回路の抵抗とコンデンサとによる時定数を大きくした
ので、検波回路では同期信号のレベル変化にある程度の
追従性を持たせつつ、平滑回路で充分な平滑を行うこと
ができる。
In the automatic gain control circuit according to the present invention, a time constant circuit for holding a detection voltage generated by detecting the synchronization signal is provided in the detection circuit, and the resistance of the smoothing circuit is set to be smaller than the time constant of the time constant circuit. Since the time constant of the detection circuit and the capacitor is increased, the smoothing circuit can perform sufficient smoothing while providing the detection circuit with a certain level of followability to the level change of the synchronization signal.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の自動利得制御回路図である。FIG. 1 is an automatic gain control circuit diagram of the present invention.

【図2】従来の自動利得制御回路図である。FIG. 2 is a diagram of a conventional automatic gain control circuit.

【符号の説明】[Explanation of symbols]

1 可変利得回路 2 分配器 3 ビデオ検波回路 4 検波回路 4a 検波ダイオ−ド 4b 放電抵抗 4c 充電コンデンサ 4d 時定数回路 5.13 演算増幅回路 6 入力抵抗 7 帰還抵抗 8 平滑回路 9 抵抗 10 コンデンサ 11.12 ダイオ−ド DESCRIPTION OF SYMBOLS 1 Variable gain circuit 2 Divider 3 Video detection circuit 4 Detection circuit 4a Detection diode 4b Discharge resistance 4c Charge capacitor 4d Time constant circuit 5.13 Operational amplifier circuit 6 Input resistance 7 Feedback resistance 8 Smoothing circuit 9 Resistance 10 Capacitor 11. 12 Diode

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 連続する同期信号を検波して前記同期信
号のレベルに応じた検波電圧を出力する検波回路と、抵
抗とコンデンサとを有し、前記抵抗を介して前記検波電
圧を前記コンデンサに充電して前記検波電圧を平滑する
平滑回路とを備え、互いに逆向きで並列接続された第一
のダイオ−ドと第二のダイオ−ドとを前記抵抗に並列接
続し、前記平滑回路からの平滑された電圧を利得制御電
圧として可変利得回路に入力したことを特徴とする自動
利得制御回路。
1. A detection circuit for detecting a continuous synchronization signal and outputting a detection voltage according to the level of the synchronization signal, and a resistor and a capacitor, and the detection voltage is supplied to the capacitor via the resistor. A smoothing circuit for charging and smoothing the detection voltage; a first diode and a second diode connected in parallel in opposite directions to each other are connected in parallel to the resistor; An automatic gain control circuit, wherein the smoothed voltage is input to a variable gain circuit as a gain control voltage.
【請求項2】 前記平滑回路からの平滑された利得制御
電圧を演算増幅回路を介して前記可変利得回路に入力し
たことを特徴とする請求項1記載の自動利得制御回路。
2. The automatic gain control circuit according to claim 1, wherein the smoothed gain control voltage from said smoothing circuit is input to said variable gain circuit via an operational amplifier circuit.
【請求項3】 前記検波回路に、前記同期信号を検波し
て生成した前記検波電圧を保持する時定数回路を設け、
前記時定数回路の時定数よりも前記平滑回路の前記抵抗
と前記コンデンサとによる時定数を大きくしたことを特
徴とする請求項1又は2記載の自動利得制御回路。
3. A time constant circuit for holding the detection voltage generated by detecting the synchronization signal in the detection circuit,
3. The automatic gain control circuit according to claim 1, wherein a time constant of said smoothing circuit and said resistor is larger than a time constant of said time constant circuit.
JP9071787A 1997-03-25 1997-03-25 Automatic gain control circuit Withdrawn JPH10270961A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9071787A JPH10270961A (en) 1997-03-25 1997-03-25 Automatic gain control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9071787A JPH10270961A (en) 1997-03-25 1997-03-25 Automatic gain control circuit

Publications (1)

Publication Number Publication Date
JPH10270961A true JPH10270961A (en) 1998-10-09

Family

ID=13470646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9071787A Withdrawn JPH10270961A (en) 1997-03-25 1997-03-25 Automatic gain control circuit

Country Status (1)

Country Link
JP (1) JPH10270961A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246285B1 (en) 1999-10-18 2001-06-12 Mitsubishi Denki Kabushiki Kaisha AGC circuit based on a peak detection system
WO2004006430A1 (en) * 2002-07-03 2004-01-15 Kabushiki Kaisha Toyota Jidoshokki Agc circuit
JP2004534471A (en) * 2001-07-06 2004-11-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Communication system and device provided with such a communication system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246285B1 (en) 1999-10-18 2001-06-12 Mitsubishi Denki Kabushiki Kaisha AGC circuit based on a peak detection system
JP2004534471A (en) * 2001-07-06 2004-11-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Communication system and device provided with such a communication system
WO2004006430A1 (en) * 2002-07-03 2004-01-15 Kabushiki Kaisha Toyota Jidoshokki Agc circuit

Similar Documents

Publication Publication Date Title
JPS6247034B2 (en)
US4053932A (en) Ghost signal eliminating system
US3697883A (en) Automatic gain control circuit
US3499104A (en) Video output stage employing stacked high voltage and low voltage transistors
JPH10270961A (en) Automatic gain control circuit
US4237490A (en) Signal overload prevention circuit
US4502079A (en) Signal sampling network with reduced offset error
JPS63152231A (en) Rf converter circuit
US4513322A (en) Switching network with suppressed switching transients
US5278655A (en) Automatic channel matching system and method thereof
KR910006855B1 (en) Signal sampling circuit
JP3610282B2 (en) Intermediate frequency circuit for television signal transmitter.
US6260085B1 (en) Changeover device which uses both analog and digital signals as input signals and supplies an analog output signal
US5185569A (en) Peak value detecting circuit
JP2911902B2 (en) Clamp amplifier circuit
JPH05300029A (en) Power amplifier bias circuit for automatic transmission power control circuit
KR960016436B1 (en) Caption signal auto-control apparatus of television
US2809287A (en) Dual delay automatic gain control circuit
KR950002613Y1 (en) Vertical dynamic beam focusing device
KR0132822B1 (en) Intermediate frequency system
JPS5928111B2 (en) Video intermediate frequency signal processing device
JPS5910843Y2 (en) vertical deflection circuit
JPS61181277A (en) Clamp circuit
JPH0385822A (en) Cable compensation circuit
JPH09116435A (en) Ad conversion circuit

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031216

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20040108