JPH10270961A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPH10270961A JPH10270961A JP9071787A JP7178797A JPH10270961A JP H10270961 A JPH10270961 A JP H10270961A JP 9071787 A JP9071787 A JP 9071787A JP 7178797 A JP7178797 A JP 7178797A JP H10270961 A JPH10270961 A JP H10270961A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gain control
- voltage
- resistor
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001514 detection method Methods 0.000 claims abstract description 45
- 238000009499 grossing Methods 0.000 claims abstract description 25
- 239000003990 capacitor Substances 0.000 claims abstract description 19
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】 テレビ信号のレベルの急激な変化に追従し
て、しかも安定した自動利得制御動作が可能な自動利得
制御回路を実現することを目的とする。 【解決手段】 連続する同期信号を検波して前記同期信
号のレベルに応じた検波電圧を出力する検波回路４と、
抵抗９とコンデンサ１０とを有し、前記抵抗９を介して
前記検波電圧を前記コンデンサ１０に充電して前記検波
電圧を平滑する平滑回路８とを備え、互いに逆向きで並
列接続された第一のダイオ−ド１１と第二のダイオ−ド
１２とを前記抵抗９に並列接続し、前記平滑回路８から
の平滑された電圧を利得制御電圧として可変利得回路１
に入力した。
て、しかも安定した自動利得制御動作が可能な自動利得
制御回路を実現することを目的とする。 【解決手段】 連続する同期信号を検波して前記同期信
号のレベルに応じた検波電圧を出力する検波回路４と、
抵抗９とコンデンサ１０とを有し、前記抵抗９を介して
前記検波電圧を前記コンデンサ１０に充電して前記検波
電圧を平滑する平滑回路８とを備え、互いに逆向きで並
列接続された第一のダイオ−ド１１と第二のダイオ−ド
１２とを前記抵抗９に並列接続し、前記平滑回路８から
の平滑された電圧を利得制御電圧として可変利得回路１
に入力した。
Description
【０００１】
【発明の属する技術分野】この発明は、ＣＡＴＶ（ケ−
ブルテレビ）システムの送信基地の送信装置であるヘッ
ドエンド等に使用される、いわゆる先頭値型の自動利得
制御回路に関する。
ブルテレビ）システムの送信基地の送信装置であるヘッ
ドエンド等に使用される、いわゆる先頭値型の自動利得
制御回路に関する。
【０００２】
【従来の技術】ＣＡＴＶシステムでは、一般の地上波の
テレビ信号や衛星放送信号等（以下、単にテレビ信号と
いう）を、専用のケ−ブルを介してＣＡＴＶの加入者に
送信している。そのため、ヘッドエンドは、このような
テレビ信号を受信するとともに中間周波帯に周波数変換
し、周波数変換されたテレビ信号を再びＣＡＴＶシステ
ムに割り当てられたチャンネルの周波数に乗せて（周波
数変換して）送出するようにしている。
テレビ信号や衛星放送信号等（以下、単にテレビ信号と
いう）を、専用のケ−ブルを介してＣＡＴＶの加入者に
送信している。そのため、ヘッドエンドは、このような
テレビ信号を受信するとともに中間周波帯に周波数変換
し、周波数変換されたテレビ信号を再びＣＡＴＶシステ
ムに割り当てられたチャンネルの周波数に乗せて（周波
数変換して）送出するようにしている。
【０００３】図２は、このような従来のヘッドエンドに
使用されている自動利得制御回路を示す。図２におい
て、図示しない周波数変換回路で中間周波数ＩＦ（米国
仕様では、映像中間周波数が４５．７５ＭＨｚ）に周波
数変換されたテレビ信号は、可変利得増幅回路あるいは
可変アッテネ−タ等の可変利得回路２１を介して分配器
２２に入力される。
使用されている自動利得制御回路を示す。図２におい
て、図示しない周波数変換回路で中間周波数ＩＦ（米国
仕様では、映像中間周波数が４５．７５ＭＨｚ）に周波
数変換されたテレビ信号は、可変利得増幅回路あるいは
可変アッテネ−タ等の可変利得回路２１を介して分配器
２２に入力される。
【０００４】テレビ信号は、この分配器２２で２分配さ
れ、その一方は図示しない混合回路でＣＡＴＶシステム
のチャンネルの周波数に周波数変換（アップコンバ−
ト）され、ケ−ブルを介して加入者に送信されるように
なっている。一方、分配器２２で２分配された他方のテ
レビ信号は、ビデオ検波回路２３でビデオ信号に復調さ
れ、図示しないビデオ増幅回路で適宜増幅されて水平同
期信号のピ−ク値を保持するピ−クホ−ルド回路２４に
入力される。
れ、その一方は図示しない混合回路でＣＡＴＶシステム
のチャンネルの周波数に周波数変換（アップコンバ−
ト）され、ケ−ブルを介して加入者に送信されるように
なっている。一方、分配器２２で２分配された他方のテ
レビ信号は、ビデオ検波回路２３でビデオ信号に復調さ
れ、図示しないビデオ増幅回路で適宜増幅されて水平同
期信号のピ−ク値を保持するピ−クホ−ルド回路２４に
入力される。
【０００５】このピ−クホ−ルド回路２４は、水平同期
信号を検波してこれを保持し、この水平同期信号のピ−
ク値に比例した利得制御電圧を出力する。ピ−クホ−ル
ド回路２４からの利得制御電圧は、次の演算増幅回路２
５に入力され、入力抵抗２６と帰還抵抗２７との比で決
まる増幅度で適宜のレベルまで直流増幅される。演算増
幅回路２５で増幅された利得制御電圧は次の時定数回路
２８に入力される。
信号を検波してこれを保持し、この水平同期信号のピ−
ク値に比例した利得制御電圧を出力する。ピ−クホ−ル
ド回路２４からの利得制御電圧は、次の演算増幅回路２
５に入力され、入力抵抗２６と帰還抵抗２７との比で決
まる増幅度で適宜のレベルまで直流増幅される。演算増
幅回路２５で増幅された利得制御電圧は次の時定数回路
２８に入力される。
【０００６】この時定数回路２８は、抵抗２９とコンデ
ンサ３０とからなる積分回路で構成され、ピ−クホ−ル
ド回路２４からの利得制御電圧の変化をさらに平滑し、
しかも、利得制御電圧の全体的なレベル変化に追従する
ような大きな時定数を持っている。
ンサ３０とからなる積分回路で構成され、ピ−クホ−ル
ド回路２４からの利得制御電圧の変化をさらに平滑し、
しかも、利得制御電圧の全体的なレベル変化に追従する
ような大きな時定数を持っている。
【０００７】そして、時定数回路２８の出力を、増幅回
路３１を介して可変利得装置２１に入力して可変利得装
置２１の利得または減衰を制御するようにしている。
路３１を介して可変利得装置２１に入力して可変利得装
置２１の利得または減衰を制御するようにしている。
【０００８】
【発明が解決しようとする課題】しかし、上記の従来の
先頭値型の自動利得制御回路では、水平同期信号のピ−
ク値を検出して、このピ−ク値のレベル変化から安定し
た利得制御電圧を得るようにしているので、ピ−クホ−
ルド回路２４及び時定数回路２８の時定数を、利得制御
電圧が、連続する水平同期信号の間で変化しないように
大きくしている。
先頭値型の自動利得制御回路では、水平同期信号のピ−
ク値を検出して、このピ−ク値のレベル変化から安定し
た利得制御電圧を得るようにしているので、ピ−クホ−
ルド回路２４及び時定数回路２８の時定数を、利得制御
電圧が、連続する水平同期信号の間で変化しないように
大きくしている。
【０００９】そのため、テレビ信号のレベル、従って、
水平同期信号のレベルが急激に変化した場合に、利得制
御電圧は、この水平同期信号の急激な変化に追従できな
くなる。従って、てれび信号の急激な変化に対応した正
確な自動利得制御動作が不可能となり画像品質の劣化を
引き起こすという問題があった。そこで、本発明は、テ
レビ信号のレベルの急激な変化に追従して、しかも安定
した自動利得制御動作が可能な自動利得制御回路を実現
することを目的とする。
水平同期信号のレベルが急激に変化した場合に、利得制
御電圧は、この水平同期信号の急激な変化に追従できな
くなる。従って、てれび信号の急激な変化に対応した正
確な自動利得制御動作が不可能となり画像品質の劣化を
引き起こすという問題があった。そこで、本発明は、テ
レビ信号のレベルの急激な変化に追従して、しかも安定
した自動利得制御動作が可能な自動利得制御回路を実現
することを目的とする。
【００１０】
【課題を解決するための手段】上記課題を解決するた
め、本発明の自動利得制御回路は、連続する同期信号を
検波して前記同期信号のレベルに応じた検波電圧を出力
する検波回路と、抵抗とコンデンサとを有し、前記抵抗
を介して前記検波電圧を前記コンデンサに充電して前記
検波電圧を平滑する平滑回路とを備え、互いに逆向きで
並列接続された第一のダイオ−ドと第二のダイオ−ドと
を前記抵抗に並列接続し、前記平滑回路からの平滑され
た電圧を利得制御電圧として可変利得回路に入力した。
め、本発明の自動利得制御回路は、連続する同期信号を
検波して前記同期信号のレベルに応じた検波電圧を出力
する検波回路と、抵抗とコンデンサとを有し、前記抵抗
を介して前記検波電圧を前記コンデンサに充電して前記
検波電圧を平滑する平滑回路とを備え、互いに逆向きで
並列接続された第一のダイオ−ドと第二のダイオ−ドと
を前記抵抗に並列接続し、前記平滑回路からの平滑され
た電圧を利得制御電圧として可変利得回路に入力した。
【００１１】また、本発明の自動利得制御回路は、前記
平滑回路からの平滑された利得制御電圧を演算増幅回路
を介して前記可変利得回路に入力した。
平滑回路からの平滑された利得制御電圧を演算増幅回路
を介して前記可変利得回路に入力した。
【００１２】また、本発明の自動利得制御回路は、前記
検波回路に、前記同期信号を検波して生成した前記検波
電圧を保持する時定数回路を設け、前記時定数回路の時
定数よりも前記平滑回路の前記抵抗と前記コンデンサと
による時定数を大きくした。
検波回路に、前記同期信号を検波して生成した前記検波
電圧を保持する時定数回路を設け、前記時定数回路の時
定数よりも前記平滑回路の前記抵抗と前記コンデンサと
による時定数を大きくした。
【００１３】
【発明の実施の形態】図１に本発明の自動利得制御回路
を示す。図１において、図示しない周波数変換回路で中
間周波数ＩＦ（米国仕様では、映像中間周波数が４５．
７５ＭＨｚ）に周波数変換されたテレビ信号は、可変利
得増幅回路、あるいはピンダイオ−ドを用いた可変アッ
テネ−タ等の可変利得回路１を介して分配器２に入力さ
れる。
を示す。図１において、図示しない周波数変換回路で中
間周波数ＩＦ（米国仕様では、映像中間周波数が４５．
７５ＭＨｚ）に周波数変換されたテレビ信号は、可変利
得増幅回路、あるいはピンダイオ−ドを用いた可変アッ
テネ−タ等の可変利得回路１を介して分配器２に入力さ
れる。
【００１４】テレビ信号は、この分配器２で２分配さ
れ、その一方は図示しない混合回路でＣＡＴＶシステム
のチャンネルの周波数に周波数変換（アップコンバ−
ト）され、ケ−ブルを介して加入者に送信されるように
なっている。一方、分配器２で２分配された他方のテレ
ビ信号は、ビデオ検波回路３でビデオ信号に復調され、
図示しないビデオ増幅回路で適宜増幅されて水平同期信
号を検波するとともにそののピ−ク値を保持する、一段
または二段構成の検波回路４に入力される。
れ、その一方は図示しない混合回路でＣＡＴＶシステム
のチャンネルの周波数に周波数変換（アップコンバ−
ト）され、ケ−ブルを介して加入者に送信されるように
なっている。一方、分配器２で２分配された他方のテレ
ビ信号は、ビデオ検波回路３でビデオ信号に復調され、
図示しないビデオ増幅回路で適宜増幅されて水平同期信
号を検波するとともにそののピ−ク値を保持する、一段
または二段構成の検波回路４に入力される。
【００１５】この検波回路４は、ビデオ信号から水平同
期信号（繰り返し周波数は約１５ＫＨｚ）を検波するダ
イオ−ド４ａを有し、この検波された同期信号を並列接
続された抵抗４ｂとコンデンサ４ｃとの時定数回路４ｄ
で保持して検波電圧を生成する手段となっている。従っ
て、検波回路４は、同期信号のピ−ク値で充電し、その
充電された電圧を連続する水平同期信号の間で、時定数
回路４ｄによってある程度のレベルで保持するようにな
っている。検波回路４で生成された検波電圧は、次の演
算増幅回路５に入力され、入力抵抗６と帰還抵抗７との
比で決まる増幅度で適宜のレベルまで直流増幅される。
期信号（繰り返し周波数は約１５ＫＨｚ）を検波するダ
イオ−ド４ａを有し、この検波された同期信号を並列接
続された抵抗４ｂとコンデンサ４ｃとの時定数回路４ｄ
で保持して検波電圧を生成する手段となっている。従っ
て、検波回路４は、同期信号のピ−ク値で充電し、その
充電された電圧を連続する水平同期信号の間で、時定数
回路４ｄによってある程度のレベルで保持するようにな
っている。検波回路４で生成された検波電圧は、次の演
算増幅回路５に入力され、入力抵抗６と帰還抵抗７との
比で決まる増幅度で適宜のレベルまで直流増幅される。
【００１６】演算増幅回路５からの、増幅された検波電
圧は、この段階ではまだ完全に平滑されておらず、脈流
成分を残しているので、次の平滑回路８で完全な直流成
分のみの電圧に平滑され、利得制御電圧として可変利得
回路１に入力される。この平滑回路８は、抵抗９とコン
デンサ１０とで積分回路を構成しており、抵抗９とコン
デンサ１０による時定数は、検波回路４の時定数よりも
大きく設定されている。このように、検波回路４の時定
数を小さく、平滑回路８の時定数を大きくすることによ
って、検波回路４では同期信号のレベル変化にある程度
の追従性を持たせつつ、平滑回路８で充分な平滑を行う
ことができる。さらに、この時定数回路８の抵抗９に
は、互いに逆方向で並列接続された第一のダイオ−ド１
１と第二のダイオ−ド１２が並列に接続されている。
圧は、この段階ではまだ完全に平滑されておらず、脈流
成分を残しているので、次の平滑回路８で完全な直流成
分のみの電圧に平滑され、利得制御電圧として可変利得
回路１に入力される。この平滑回路８は、抵抗９とコン
デンサ１０とで積分回路を構成しており、抵抗９とコン
デンサ１０による時定数は、検波回路４の時定数よりも
大きく設定されている。このように、検波回路４の時定
数を小さく、平滑回路８の時定数を大きくすることによ
って、検波回路４では同期信号のレベル変化にある程度
の追従性を持たせつつ、平滑回路８で充分な平滑を行う
ことができる。さらに、この時定数回路８の抵抗９に
は、互いに逆方向で並列接続された第一のダイオ−ド１
１と第二のダイオ−ド１２が並列に接続されている。
【００１７】このように、第一及び第二のダイオ−ド１
１、１２を、抵抗９に並列に接続することによって、例
えば、検波回路４からの検波電圧の急激な変化に対応し
て演算増幅回路５の出力が急激に変化した場合には、こ
れらのダイオ−ド１１、１２が導通してコンデンサ１０
を急速充電または急速放電する。
１、１２を、抵抗９に並列に接続することによって、例
えば、検波回路４からの検波電圧の急激な変化に対応し
て演算増幅回路５の出力が急激に変化した場合には、こ
れらのダイオ−ド１１、１２が導通してコンデンサ１０
を急速充電または急速放電する。
【００１８】即ち、検波回路４からの検波電圧が急激に
大きくなった時は、演算増幅回路５の出力電圧も急激に
大きくなり、第一のダイオ−ド１１が導通することによ
りコンデンサ１０を充電する。この場合、抵抗９を介し
て充電するよりも極めて早いスピ−ドで充電できる。ま
た、反対に、検波回路４からの検波電圧が急激に小さく
なった時は、演算増幅回路５の出力電圧も急激に小さく
なり、第二のダイオ−ド１２が導通することによりコン
デンサ１０に充電されていた電圧が放電する。この場合
も、抵抗９を介して放電するよりも極めて早いスピ−ド
で放電できる。従って、極めて簡単な構成で、コンデン
サ１０に充電されている電圧は検波回路４からの検波電
圧の変化に忠実に応答することになる。
大きくなった時は、演算増幅回路５の出力電圧も急激に
大きくなり、第一のダイオ−ド１１が導通することによ
りコンデンサ１０を充電する。この場合、抵抗９を介し
て充電するよりも極めて早いスピ−ドで充電できる。ま
た、反対に、検波回路４からの検波電圧が急激に小さく
なった時は、演算増幅回路５の出力電圧も急激に小さく
なり、第二のダイオ−ド１２が導通することによりコン
デンサ１０に充電されていた電圧が放電する。この場合
も、抵抗９を介して放電するよりも極めて早いスピ−ド
で放電できる。従って、極めて簡単な構成で、コンデン
サ１０に充電されている電圧は検波回路４からの検波電
圧の変化に忠実に応答することになる。
【００１９】そして、平滑回路８の出力を、増幅回路１
３を介して可変利得回路１に入力して可変利得回路１の
利得または減衰を制御するようにしている。この増幅回
路１３も演算増幅回路で構成されており、その入力イン
ピ−ダンスは極めて高くなっているので、平滑回路８の
充放電の動作に影響をおよぼさない。しかもこの増幅回
路１３が存在することによって、可変利得回路１の利得
変化、あるいは減衰量の変化による入力インピ−ダンス
の変化があっても平滑回路８の動作に影響を及ぼさな
い。
３を介して可変利得回路１に入力して可変利得回路１の
利得または減衰を制御するようにしている。この増幅回
路１３も演算増幅回路で構成されており、その入力イン
ピ−ダンスは極めて高くなっているので、平滑回路８の
充放電の動作に影響をおよぼさない。しかもこの増幅回
路１３が存在することによって、可変利得回路１の利得
変化、あるいは減衰量の変化による入力インピ−ダンス
の変化があっても平滑回路８の動作に影響を及ぼさな
い。
【００２０】
【発明の効果】以上のように、本発明の自動利得制御回
路は、連続する同期信号を検波して同期信号のレベルに
応じた検波電圧を出力する検波回路と、抵抗とコンデン
サとを有し、この抵抗を介して検波電圧をコンデンサに
充電して検波電圧を平滑する平滑回路とを備え、互いに
逆向きで並列接続された第一のダイオ−ドと第二のダイ
オ−ドとを抵抗に並列接続し、平滑回路からの平滑され
た電圧を利得制御電圧として可変利得回路に入力したの
で、テレビ信号のレベルの急激な変化に忠実に追従し
て、しかも安定した自動利得制御動作が可能な自動利得
制御回路を実現することができる。
路は、連続する同期信号を検波して同期信号のレベルに
応じた検波電圧を出力する検波回路と、抵抗とコンデン
サとを有し、この抵抗を介して検波電圧をコンデンサに
充電して検波電圧を平滑する平滑回路とを備え、互いに
逆向きで並列接続された第一のダイオ−ドと第二のダイ
オ−ドとを抵抗に並列接続し、平滑回路からの平滑され
た電圧を利得制御電圧として可変利得回路に入力したの
で、テレビ信号のレベルの急激な変化に忠実に追従し
て、しかも安定した自動利得制御動作が可能な自動利得
制御回路を実現することができる。
【００２１】また、本発明の自動利得制御回路は、平滑
回路からの平滑された利得制御電圧を演算増幅回路を介
して可変利得回路に入力したので、その入力インピ−ダ
ンスは極めて高くなり、平滑回路の充放電の動作に影響
をおよぼさない。しかもこの演算増幅回路が存在するこ
とによって、可変利得回路の利得変化、あるいは減衰量
の変化による入力インピ−ダンスの変化があっても平滑
回路の動作に影響を及ぼさない。
回路からの平滑された利得制御電圧を演算増幅回路を介
して可変利得回路に入力したので、その入力インピ−ダ
ンスは極めて高くなり、平滑回路の充放電の動作に影響
をおよぼさない。しかもこの演算増幅回路が存在するこ
とによって、可変利得回路の利得変化、あるいは減衰量
の変化による入力インピ−ダンスの変化があっても平滑
回路の動作に影響を及ぼさない。
【００２２】また、本発明の自動利得制御回路は、検波
回路に、同期信号を検波して生成した検波電圧を保持す
る時定数回路を設け、この時定数回路の時定数よりも平
滑回路の抵抗とコンデンサとによる時定数を大きくした
ので、検波回路では同期信号のレベル変化にある程度の
追従性を持たせつつ、平滑回路で充分な平滑を行うこと
ができる。
回路に、同期信号を検波して生成した検波電圧を保持す
る時定数回路を設け、この時定数回路の時定数よりも平
滑回路の抵抗とコンデンサとによる時定数を大きくした
ので、検波回路では同期信号のレベル変化にある程度の
追従性を持たせつつ、平滑回路で充分な平滑を行うこと
ができる。
【図１】本発明の自動利得制御回路図である。
【図２】従来の自動利得制御回路図である。
１ 可変利得回路 ２ 分配器 ３ ビデオ検波回路 ４ 検波回路 ４ａ 検波ダイオ−ド ４ｂ 放電抵抗 ４ｃ 充電コンデンサ ４ｄ 時定数回路 ５．１３ 演算増幅回路 ６ 入力抵抗 ７ 帰還抵抗 ８ 平滑回路 ９ 抵抗 １０ コンデンサ １１．１２ ダイオ−ド
Claims (3)
- 【請求項１】 連続する同期信号を検波して前記同期信
号のレベルに応じた検波電圧を出力する検波回路と、抵
抗とコンデンサとを有し、前記抵抗を介して前記検波電
圧を前記コンデンサに充電して前記検波電圧を平滑する
平滑回路とを備え、互いに逆向きで並列接続された第一
のダイオ−ドと第二のダイオ−ドとを前記抵抗に並列接
続し、前記平滑回路からの平滑された電圧を利得制御電
圧として可変利得回路に入力したことを特徴とする自動
利得制御回路。 - 【請求項２】 前記平滑回路からの平滑された利得制御
電圧を演算増幅回路を介して前記可変利得回路に入力し
たことを特徴とする請求項１記載の自動利得制御回路。 - 【請求項３】 前記検波回路に、前記同期信号を検波し
て生成した前記検波電圧を保持する時定数回路を設け、
前記時定数回路の時定数よりも前記平滑回路の前記抵抗
と前記コンデンサとによる時定数を大きくしたことを特
徴とする請求項１又は２記載の自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9071787A JPH10270961A (ja) | 1997-03-25 | 1997-03-25 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9071787A JPH10270961A (ja) | 1997-03-25 | 1997-03-25 | 自動利得制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10270961A true JPH10270961A (ja) | 1998-10-09 |
Family
ID=13470646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9071787A Withdrawn JPH10270961A (ja) | 1997-03-25 | 1997-03-25 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10270961A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6246285B1 (en) | 1999-10-18 | 2001-06-12 | Mitsubishi Denki Kabushiki Kaisha | AGC circuit based on a peak detection system |
| WO2004006430A1 (ja) * | 2002-07-03 | 2004-01-15 | Kabushiki Kaisha Toyota Jidoshokki | Ａｇｃ回路 |
| JP2004534471A (ja) * | 2001-07-06 | 2004-11-11 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 通信システムおよびかかる通信システムを備える装置 |
-
1997
- 1997-03-25 JP JP9071787A patent/JPH10270961A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6246285B1 (en) | 1999-10-18 | 2001-06-12 | Mitsubishi Denki Kabushiki Kaisha | AGC circuit based on a peak detection system |
| JP2004534471A (ja) * | 2001-07-06 | 2004-11-11 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 通信システムおよびかかる通信システムを備える装置 |
| WO2004006430A1 (ja) * | 2002-07-03 | 2004-01-15 | Kabushiki Kaisha Toyota Jidoshokki | Ａｇｃ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6247034B2 (ja) | ||
| US4053932A (en) | Ghost signal eliminating system | |
| US3697883A (en) | Automatic gain control circuit | |
| US3499104A (en) | Video output stage employing stacked high voltage and low voltage transistors | |
| JPH10270961A (ja) | 自動利得制御回路 | |
| US4237490A (en) | Signal overload prevention circuit | |
| US4502079A (en) | Signal sampling network with reduced offset error | |
| JPS63152231A (ja) | Ｒｆコンバ−タ回路 | |
| US4513322A (en) | Switching network with suppressed switching transients | |
| US5278655A (en) | Automatic channel matching system and method thereof | |
| KR910006855B1 (ko) | 신호 샘플링 회로 | |
| JP3610282B2 (ja) | テレビジョン信号送信器の中間周波回路 | |
| US6260085B1 (en) | Changeover device which uses both analog and digital signals as input signals and supplies an analog output signal | |
| US5185569A (en) | Peak value detecting circuit | |
| JP2911902B2 (ja) | クランプ増幅回路 | |
| JPH05300029A (ja) | 自動送信電力制御回路の電力増幅器バイアス回路 | |
| KR960016436B1 (ko) | 텔레비젼 수상기의 캡션신호 자동 조절장치 | |
| US2809287A (en) | Dual delay automatic gain control circuit | |
| KR950002613Y1 (ko) | 수직 다이나믹 빔 포커스 장치 | |
| KR0132822B1 (ko) | 중간 주파수 시스템 | |
| JPS5928111B2 (ja) | 映像中間周波信号処理装置 | |
| JPS5910843Y2 (ja) | 垂直偏向回路 | |
| JPS61181277A (ja) | クランプ回路 | |
| JPH0385822A (ja) | ケーブル補償回路 | |
| JPH09116435A (ja) | Ａｄ変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031216 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040108 |