JPH1027107A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 従来のシングルチップマイコンには、割込み
発生回数を自動的にカウントするハードウェアを備えて
いないため、ある特定の事象が所定回数発生したときに
割込みをかけるようにしたい場合には、ソフトウェアで
対応せざるを得なかった。 【解決手段】 シングルチップマイコン内部に、発生回
数を監視すべき割込み要求信号を指定する割込み指定手
段（レジスタ７２およびセレクタ７４）と、この割込み
指定手段により指定された割込み要求信号を計数する割
込み計数手段（カウンタ７３）と、割込み要求信号が何
回発生したときに割込みをかけるか指定するための割込
み回数設定手段（レジスタ７５）と、上記割込み計数手
段の計数値が上記割込み回数設定手段に設定された値に
達したか否か判定する比較手段（コンパレータ７６）と
を設けた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報処理装置にお
ける割込み制御技術に関し、例えば半導体集積回路化さ
れたシングルチップマイクロコンピュータ（以下、シン
グルチップマイコンと称する）に利用して有効な技術に
関する。

【０００２】

【従来の技術】従来よりシングルチップマイコンには、
プログラム実行中に特定の事象が発生したときに実行中
のプログラムを中断する割込み機能が設けられている。
ところで、従来のシングルチップマイコンにおける割込
み機能はある特定の事象が発生したときに直ちにプログ
ラムの実行を中断するものであった。

【０００３】

【発明が解決しようとする課題】マイクロコンピュータ
を用いたシステムでは、ある特定の事象が発生したとき
に直ちにプログラムの実行を中断するのではなく、ある
特定の事象が所定回数だけ発生したときにプログラムの
実行を中断したい場合がある。具体的には、例えばシス
テム暴走による割込みが連続して発生した場合の保護お
よび割込み処理でスタックエリア等として使用するメモ
リ（ＲＡＭ）のオーバーフローの防止等を自動的に行な
いたいような場合である。

【０００４】しかしながら、従来のシングルチップマイ
コンは、割込み発生回数を自動的にカウントするハード
ウェアを備えていないため、ある特定の事象が所定回数
発生したときに割込みをかけるようにしたい場合には、
ソフトウェアで対応せざるを得なかった。すなわち、シ
ングルチップマイコン内の特定の汎用レジスタをカウン
タとして利用し、特定の割込みが発生したときにそのレ
ジスタをカウントアップしてカウンタが所定値に達した
ときにメインプログラムの実行を中断して、サブルーチ
ンへ分岐したり、予め用意された割込み処理ルーチンを
実行するようなプログラムが必要であった。

【０００５】本発明の目的は、ソフトウェアの負担を増
加させることなく、ある特定の事象が所定回数発生した
ときに割込みをかけることができるような割込み制御技
術を提供することにある。この発明の前記ならびにその
ほかの目的と新規な特徴については、本明細書の記述お
よび添附図面から明らかになるであろう。

【０００６】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、情報処理装置内部に割込み発生
回数を自動的に計数可能なハードウェアを設けることに
より、ソフトウェアの負担を増加させることなく、ある
特定の事象が所定回数発生したときに割込みをかけるこ
とができるようにしたものである。

【０００７】より具体的には、シングルチップマイコン
内部に、発生回数を監視すべき割込み要求信号を指定す
る割込み指定手段と、この割込み指定手段により指定さ
れた割込み要求信号を計数する割込み計数手段と、割込
み要求信号が何回発生したときに割込みをかけるか指定
するための割込み回数設定手段と、上記割込み計数手段
の計数値が上記割込み回数設定手段に設定された値に達
したか否か判定する比較手段とを設け、予めメインプロ
グラムで割込み指定手段に発生回数を監視すべき割込み
の種類もしくは優先順位その他割込み要求を特定可能な
コードを設定し、また割込み回数設定手段には割込みを
かけたい発生回数を設定することにより、ある特定の事
象が所定回数発生したときに割込みをかけることができ
るようにする。

【０００８】

【発明の実施の形態】図１は本発明を適用したシングル
チップマイコンの一実施例を示す。同図において、１は
プログラムに従った処理を実行しチップ全体の制御を司
るＣＰＵ（中央処理装置）、２はＣＰＵ１の動作プログ
ラムや固定データを記憶するＲＯＭ（リード・オンリ・
メモリ）、３はＣＰＵ１の作業エリアを提供するＲＡＭ
（ランダム・アクセス・メモリ）、４は外部の装置との
間で信号の入出力を行なうＩ／Ｏポート部、５は時間を
計数したりタイマ割込みを発生したりするタイマ回路、
６は送信すべきデータをシリアルデータに変換したり受
信したデータをパラレルデータに変換するシリアル通信
用インタフェース回路、７は割込み要求信号に基づいて
上記ＣＰＵ１に対して割込みの発生を知らせる割込み制
御回路である。上記ＣＰＵ１、ＲＯＭ２、ＲＡＭ３、Ｉ
／Ｏポート部４、タイマ回路５、シリアル通信用インタ
フェース回路６および割込み制御回路７は、内部バス８
によって互いにデータ送受信可能に接続されている。

【０００９】また、この実施例のシングルチップマイコ
ンには、上記Ｉ／Ｏポート部４より入出力される信号や
内部バス８上の信号を監視して異常を検出してその異常
に対応した割込み要求信号ＩＲＱ１〜ＩＲＱｎを発生す
る割込み検出回路９が設けられている。この割込み検出
回路９で形成された割込み要求信号ＩＲＱ１〜ＩＲＱｎ
が割込み制御回路７に供給され、割込み制御回路７で割
込みの順位を判定してＣＰＵ１に対して割込みの発生を
知らせるとともにその割込みに対応するベクタアドレス
ＶＡＤを生成して出力する。また、特に制限されない
が、この実施例のシングルチップマイコンには、外部の
装置からの割込み要求信号を受け付ける割込み入力端子
ＩＲ１，ＩＲ２が設けられている。割込み入力端子ＩＲ
１，ＩＲ２のうち一方はマスクをかけることができない
割込み要求信号ＮＭＩの入力用とされている。

【００１０】ＣＰＵ１は、割込み制御回路７から割込み
の発生を知らせる信号を受けると、実行中のプログラム
を中断してベクタアドレスＶＡＤに基づいてサブルーチ
ンへ分岐したり、その割込みに対応する割込み処理ルー
チンへジャンプしてそのルーチンを実行する。また、割
込み処理では、まずそれ迄実行していたプログラムを中
断し、そのとき汎用レジスタが保持しているデータを内
部のＲＡＭ３あるいはＩ／Ｏポート部４を介して外部記
憶装置に退避させてから処理を実行する。割込み処理終
了後は、退避していた上記データを元のレジスタに復帰
して中断した命令から元のプログラムの実行を再開した
りする。

【００１１】図２には、上記割込み制御回路７の一実施
例が示されている。この実施例の割込み制御回路７は、
上記割込み検出回路９からの割込み要求信号ＩＲＱ１〜
ＩＲＱｎおよび割込み入力端子ＩＲ１，ＩＲ２からの割
込み要求信号ＩＲＱ０，ＮＭＩを受けて優先順位を判定
して優先度の高いものからＣＰＵ１に対して割込みの発
生を知らせる信号ＲＱを出力して割込みをかけたり、Ｃ
ＰＵ１内のコントロールレジスタのマスクビット等の状
態に応じて割込みにマスクをかけたり、割込み要求信号
の種類もしくは優先順位に応じたベクタアドレスＶＡＤ
を発生する優先判定＆ベクタ発生回路７１と、発生回数
を監視すべき割込み要求信号を指定するためのコード等
を設定する割込み設定レジスタ７２と、この割込み設定
レジスタ７２により設定された割込みに対応した割込み
要求信号を計数するカウンタ７３と、上記割込み要求信
号ＮＭＩ，ＩＲＱ０〜ＩＲＱｎのうち上記割込み設定レ
ジスタ７２の例えば「１」の立っているビットに対応し
た割込み要求信号を上記カウンタ７３に選択的に供給す
るセレクタ７４と、割込み要求信号が何回発生したとき
に割込みをかけるか指定するための割込み回数レジスタ
７５と、上記カウンタ７３の計数値と上記割込み回数レ
ジスタ７５に設定された値とを比較して割込み要求が所
定回数に達したか否か判定するコンパレータ７６とを備
えている。

【００１２】上記コンパレータ７６で割込み要求が所定
回数に達したと判定されると、コンパレータ７６は上記
優先判定＆ベクタ発生回路７１に対して割込み要求信号
ＩＲＱｃを出力する。また、特に制限されないが、この
実施例の割込み制御回路７には、上記割込み要求信号Ｎ
ＭＩ，ＩＲＱ０〜ＩＲＱｎのうち上記割込み検出回路９
からの割込み要求信号ＩＲＱ１〜ＩＲＱｎについては、
上記割込み設定レジスタ７２に設定された割込み要求信
号を上記優先判定＆ベクタ発生回路７１に伝えないよう
にするゲート回路Ｇ１〜Ｇｎが設けられている。上記割
込み設定レジスタ７２と上記割込み回数レジスタ７５に
は、ＣＰＵ１が内部バス８を介して割込み要求信号を特
定するコードと割込み回数をそれぞれ設定できるように
構成されている。

【００１３】上記実施例においては、内部割込み要求信
号については所定回数発生したときにのみ割込みがかか
るようになる。これによって、同一割込みが連続して発
生しても割込み処理で使用するメモリがオーバーフロー
するのを防止することができる。一方、外部からの割込
み要求信号ＮＭＩ，ＩＲＱ０に関してはゲート回路を介
さずに優先判定＆ベクタ発生回路７１に入力されている
ため、その割込み要求信号が入ったときにも割込みがか
かるとともに、所定回数発生したときにも割込みがかか
るようになる。従って、所定回数同一割込みが発生した
ときはそれまでとは別の割込み処理を実行するようなこ
とができる。これによって、例えばシステムの暴走によ
り外部から割込み要求信号ＮＭＩが連続して入った場合
に所定回数に達したらシステムを強制停止する等の処理
を実行することによりシステムの保護を図ることができ
る。

【００１４】なお、上記実施例では割込み検出回路９で
検出された割込み要求信号ＩＲＱ１〜ＩＲＱｎに関して
のみ、その割込み発生回数が所定数に達したときにＣＰ
Ｕ１に対して割込みがかけられるように構成している
が、割込み入力端子ＩＲ１，ＩＲ２からの割込み要求信
号ＩＲＱ０，ＮＭＩに関しても、その割込み発生回数が
所定数に達したときにＣＰＵ１に対して割込みがかけら
れるように構成することができる。また、割込み要求信
号を優先判定＆ベクタ発生回路７１に伝達したり遮断し
たりするゲート回路を割込み要求信号ＩＲＱ１〜ＩＲＱ
ｎの一部に対してのみ設けたり、上記ゲート回路Ｇ１〜
Ｇｎの制御用レジスタを別個に設けて、所定回数発生し
たときに割込みをかけるのか、毎回割込みをかけかつ所
定回数発生したときにも割込みをかけるのか、を任意に
設定できるように構成してもよい。

【００１５】以上説明したように上記実施例は、シング
ルチップマイコン内部に、発生回数を監視すべき割込み
要求信号を指定する割込み指定手段（レジスタ７２およ
びセレクタ７４）と、この割込み指定手段により指定さ
れた割込み要求信号を計数する割込み計数手段（カウン
タ７３）と、割込み要求信号が何回発生したときに割込
みをかけるか指定するための割込み回数設定手段（レジ
スタ７５）と、上記割込み計数手段の計数値が上記割込
み回数設定手段に設定された値に達したか否か判定する
比較手段（コンパレータ７６）とを設け、予めメインプ
ログラムで割込み指定手段に発生回数を監視すべき割込
み要求信号を特定可能なコードを、また割込み回数設定
手段には割込みをかけたい発生回数をそれぞれ設定する
ことにより、ソフトウェアの負担を増加させることな
く、ある特定の事象が所定回数発生したときに割込みを
かけることができるようになるという効果がある。

【００１６】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば上記
実施例では、上記割込み設定レジスタ７２に設定された
コードにより直接上記セレクタ７４およびゲート回路Ｇ
１〜Ｇｎを制御するようにしているが、上記割込み設定
レジスタ７２にデコーダを設け、設定された値をデコー
ドした信号によって上記セレクタ７４およびゲート回路
Ｇ１〜Ｇｎを制御するように構成しても良い。また、ゲ
ート回路Ｇ１〜Ｇｎを設ける代わりに優先判定＆ベクタ
発生回路７１内に同等の機能を有する回路を設けるよう
にしてもよい。

【００１７】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるシング
ルチップマイコンにおける割込み制御に適用した場合に
ついて説明したが、この発明はそれに限定されるもので
なく、割込み機能を有するマイクロコンピュータシステ
ム一般に広く利用することができる。

【００１８】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、割込み機能を有する情報処
理装置において、ソフトウェアの負担を増加させること
なく、ある特定の事象が所定回数発生したときに割込み
をかけることができる。

【図面の簡単な説明】

【図１】本発明を適用したシングルチップマイコンの一
実施例を示すブロック図、

【図２】割込み制御回路の一実施例を示すブロック図で
ある。

【符号の説明】

１ ＣＰＵ（中央処理装置） ２ ＲＯＭ（リード・オンリ・メモリ） ３ ＲＡＭ（ランダム・アクセス・メモリ） ４ Ｉ／Ｏポート部 ５ タイマ回路 ６ シリアル通信用インタフェース回路 ７ 割込み制御回路 ８ 内部バス ９ 割込み検出回路 ７１ 優先判定＆ベクタ発生回路 ７２ 割込み設定レジスタ ７３ カウンタ ７４ セレクタ ７５ 割込み回数レジスタ ７６ コンパレータ ＩＲＱ 割込み要求信号 ＶＡＤ ベクタアドレス

Claims (4)

【特許請求の範囲】
1. 【請求項１】 監視すべき割込み要求信号を指定する割
   込み指定手段と、この割込み指定手段により指定された
   割込み要求信号を計数する割込み計数手段と、割込み要
   求信号が何回発生したときに割込みをかけるか指定する
   ための割込み回数設定手段と、上記割込み計数手段の計
   数値が上記割込み回数設定手段に設定された値に達した
   か否か判定する比較手段とを備え、該比較手段が一致を
   判定したときに当該割込み要求に対応する処理を実行す
   るように構成されてなることを特徴とする情報処理装
   置。
2. 【請求項２】 上記割込み指定手段は、発生回数を監視
   すべき割込み要求信号を特定可能なコードを設定する割
   込み設定レジスタと、この割込み設定レジスタの設定値
   に基づいて対応した割込み要求信号を、上記割込み計数
   手段に選択的に供給するセレクタとからなることを特徴
   とする請求項１記載の情報処理装置。
3. 【請求項３】 上記割込み指定手段により指定される割
   込み要求信号を伝達／遮断可能なゲート手段を備えてい
   ることを特徴とする請求項１または請求項２に記載の情
   報処理装置。
4. 【請求項４】 プログラムに従った処理を実行する中央
   処理装置と、プログラムなどが格納される内部メモリ
   と、割込み要求信号に基づいて上記中央処理装置に対し
   て割込みの発生を知らせる割込み制御回路とを有し、１
   つの半導体チップ上に形成されたシングルチップマイク
   ロコンピュータであって、 上記割込み制御回路は、監視すべき割込み要求信号を指
   定する割込み指定手段と、この割込み指定手段により指
   定された割込み要求信号を計数する割込み計数手段と、
   割込み要求信号が何回発生したときに割込みをかけるか
   指定するための割込み回数設定手段と、上記割込み計数
   手段の計数値が上記割込み回数設定手段に設定された値
   に達したか否か判定する比較手段とを備え、該比較手段
   が一致を判定したときに上記中央処理装置に対して割込
   みの発生を知らせるように構成されていることを特徴と
   するシングルチップマイクロコンピュータ。