JPH10161887A - 割込み信号同期化方法及び割込み信号同期化装置 - Google Patents

Abstract

(57)【要約】 【課題】本発明は、ユーザプログラムによらずに割り込
みの禁止・許可の制御を行なうことによって、割り込み
処理の効率を損なうことなく、割り込みの受け入れられ
るポイントを大幅に制限することを可能とすることによ
って、割り込みによるプログラム動作の複雑さを抑制
し、プログラムの作成・デバッグを容易にすることを課
題とする。 【解決手段】割込同期化部１２は、ＣＰＵ１０が実行し
た命令数をカウントする命令数カウンタ１２２と、プロ
グラムカウンタと命令数カウンタの保持する値を参照し
てプログラムの実行に合わせて個々の割込の優先度に応
じた時間間隔で割込み信号を割込み制御部に伝える比較
器１３と、割込み制御部１１に割込みが伝えられたとき
のプログラムカウンタ及び命令数カウンタ１２２の値を
記憶する履歴メモリ１２１とを備えてなることを特徴と
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、計算機システムの
ＣＰＵにおける割込み制御技術に係わる割込み信号同期
化方法、割込み信号同期化装置、データ処理装置、及び
デバッグ方式に関する。

【０００２】

【従来の技術】従来、計算機システムでは、プログラム
の実行とは非同期に発生する外部の事象に対応した処理
を行なうために、割込み信号による制御を行なう。一般
的なＣＰＵは、図５に示すように、汎用レジスタや演算
回路などを含む演算部５１と、プログラムカウンタ（Ｐ
Ｃ）５２ａやスタックポインタレジスタ（ＳＰ）５２
ｂ、割込制御部５２ｃなどを含む制御部５２とからな
る。

【０００３】計算機システムの外部で発生する事象をＣ
ＰＵ５０に伝えるために、個々の事象に対して割込み信
号が割り当てられる。割込み処理の対象となる外部事象
が発生すると、その事象発生が割込み信号によってＣＰ
Ｕ５０の割込制御部５２ｃに伝えられ、割込制御部５２
ｃは、それまで実行していたプログラムを中断し、それ
ぞれの外部事象に対応した割り込み処理を起動させる。

【０００４】このような方式をとることによって、発生
するタイミングや、順序の予見できないさまざまな事象
に対して、対応した処理プログラムの起動・実行を簡潔
かつ効率よく行なうことができる。

【０００５】

【発明が解決しようとする課題】従来の割込み処理方式
では、割込み要因に対応した割り込み処理を迅速に起動
できるが、プログラムにおいて割り込みを禁止している
部分を除いて、プログラム実行時に任意の時点で割り込
みが発生する可能性がある。このため、割り込みが発生
するタイミングが変わることでプログラムの実行が中断
される位置が異なり、プログラムの動作が複雑化する。

【０００６】特に、機器制御などでは、非同期に発生す
る多くの事象に対して、それぞれの処理プログラムを割
り込み処理として実装することが多いため、プログラム
の作成が難しく、デバッグ作業も容易ではない。

【０００７】プログラム中で割込み禁止・許可を細かく
制御することによって、この問題はある程度、軽減でき
るが、割込み制御用の命令をプログラム中に挿入するこ
とによるオーバヘッドの増大と、割込み制御の誤りのた
めにプログラムが正しく動作しない可能性が高くなるこ
ととが新たな問題となる。

【０００８】本発明は上記実情に鑑みなされたもので、
ユーザプログラムによらずに割り込みの禁止・許可の制
御を行なうことによって、割り込み処理の効率を損なう
ことなく、割り込みの受け入れられるポイントを大幅に
制限することを可能とすることによって、割り込みによ
るプログラム動作の複雑さを抑制し、プログラムの作成
・デバッグを容易にする割込み信号同期化方法、割込み
信号同期化装置、データ処理装置、及びデバッグ方式を
提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明は、割込み制御装
置に於いて、割込み信号を受けつけて割り込み処理を起
動する割込み制御部の前段部に、プロセッサが実行した
命令数をカウントする命令数カウンタと、プログラムカ
ウンタと命令数カウンタの保持する値を参照してプログ
ラムの実行に合わせて個々の割込の優先度に応じた時間
間隔で割込み信号を割込み制御部に伝える比較器と、前
記割込み制御部に割込みが伝えられたときの前記プログ
ラムカウンタと命令数カウンタの値を記憶する履歴メモ
リとからなる割込同期化部を設けてなることを特徴とす
る。

【００１０】又、本発明は、上記割込制御装置にあっ
て、単一の命令数カウンタの代わりに個々の割込信号ご
とに命令数カウンタを設け、この命令数カウンタには割
込み信号が発生した時点で、対応する割り込み処理が起
動されるまでに実行が許可される最大の命令数をセット
し、命令が１つ実行されるごとに１ずつカウントダウン
し、プログラムカウンタの値から割込み受け付けの判定
がなされる前に命令数カウンタの値がゼロになった場合
には、割込の受け付けを許可するようにしたことを特徴
とする。

【００１１】又、本発明は、上記割込制御装置にあっ
て、プロセッサが割込を受け付けない状態にするための
割込禁止命令に対し、前記プロセッサを実際に割込み禁
止にする前に、当該割込み信号は発生したが同期化部に
より割込み制御部に伝達されていない割込み信号にすべ
てに対する割り込み処理を行なう機能を付加したことを
特徴とする。

【００１２】又、本発明は、上記割込み制御装置にあっ
て、割込同期化部の履歴メモリに割込み信号が発生した
ときのプログラムカウンタを格納しておき、デバッグ時
にプログラムの動作を再現する際に、プログラムのコー
ドと履歴メモリに格納してあったプログラムカウンタの
値から割込み信号を発生させるタイミングを決定するこ
とを特徴とする。

【００１３】更に、本発明は、上記割込み制御装置にお
いて、プロセッサが割込を受け付けない状態にするため
の割込禁止命令に対し、前記プロセッサを実際に割込み
禁止にする前に当該割込み信号は発生したが同期化部に
より割込み制御部に伝達されていない割込み信号にすべ
てに対する割り込み処理を行なう機能を付加したことを
特徴とする。

【００１４】更に、本発明は、上記割込み制御装置を備
えたデータ処理装置において、割込同期化部の履歴メモ
リに割込み信号が発生したときのプログラムカウンタを
格納しておき、デバッグ時にプログラムの動作を再現す
る際に、プログラムのコードと履歴メモリに格納してあ
ったプログラムカウンタの値から割込み信号を発生させ
るタイミングを決定することを特徴とする。

【００１５】

【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。図１は本発明の一実施形態を示すブ
ロック図である。図１に於いて、割込制御部１１には、
通常の割込信号と、割込同期化部１２によって同期化処
理の行なわれた割込信号とが入力される。

【００１６】割込同期化部１２では、プログラムの実行
に合わせて、一定間隔で割込信号を割込制御部１１に伝
える。この際、割込制御部１１に割込信号を伝える間隔
を、優先度の高い割込みは短く、優先度の低い割込は長
くする。

【００１７】この制御を行なうことで、プログラム中で
割り込み処理が起動され得るポイントが大幅に減少す
る。このとき、割込が発生してから割込制御部１１にそ
の割込が受け入れられるまでの時間的遅れが発生する
が、非常に短い時間であるので、通常は問題とならな
い。

【００１８】わずかな遅れが問題となるような割り込み
処理については、従来の方式どおり、割込み信号を割込
同期化部１２を通さずに直接に割込制御部１１に入力
し、遅れが発生しないようにできる。

【００１９】図２は、上記図１に示す割込同期化部１２
の構成例を示す図である。図２に示す割込同期化部１２
は、プログラムカウンタ（ＰＣ）の下位からの何ビット
かが“０”であるか否かで割込許可信号を発生させる。
“０”を検査するビット数の少ない許可信号を、優先度
の高い割込み信号の許可信号として割り当てることによ
って、高い優先度の割込の方が高い頻度で受け入れられ
るようにできる。

【００２０】例えば命令長が４バイトであるとした場
合、図２の例では、図３に示すように、割込み信号１
（割込１）は２命令実行される毎に、又、割込信号２
（割込２）は４命令実行される毎に、それぞれ割込の受
け付けがなされる（図中、←参照）。したがって、プロ
グラム中で割込の受け付けられるポイントは、それぞれ
２分の１、４分の１となり、通常の方式に比べて大幅に
減少する。

【００２１】このとき、割込の発生から受け付けが行な
われるまでの時間は、割込み信号５の場合であっても、
たかだか３２命令の実行時間でしかなく、通常の処理で
は問題とはならない程度のものである。

【００２２】プログラムが小ループを実行するとき、ル
ープ部分が割込みを受け付けるポイントの間に入ってし
まうと、プログラムカウンタの値のみを使用していたの
では、プログラムがループから出ない限り、いつまでも
割込が受け付けられない事態が生じる。

【００２３】これを防止するのが、割込同期化部１２に
設けた図２に示す命令数カウンタ１２２である。この命
令数カウンタ１２２は、ＣＰＵ１０がプログラムの１命
令を実行する毎に１だけカウントアップする。比較器１
３においてこれを参照することによって、プログラムが
小ループを実行している場合にも、割込を受け付けるこ
とができる。

【００２４】プログラム中では、割込みを禁止する区間
を設定することがあるが、この場合に割込の発生から割
り込み処理が始まるまでに非常に長い時間がかかること
が起こり得る。

【００２５】このため、割込禁止命令の機能として、Ｃ
ＰＵ１０を割込み禁止状態にする前に、すべての割込信
号を割込制御部１１に直接取り込み、割り込み処理を行
なわせる動作を付加する。

【００２６】図２に示す履歴メモリ１２１は、割込が受
け付けられた時点のプログラムカウンタと命令数カウン
タ１２２の値を保存することによって、デバッグ時にお
けるプログラムの動作の再現に利用する。

【００２７】以上のような制御を行なうことで、割り込
み処理の起動されるタイミング、順序の組み合わせが大
幅に減少し、プログラムの動作が外部の事象の影響を受
ける度合いが減少するため、プログラムの動作の複雑さ
が低減されることになり、プログラムの開発・デバッグ
作業が容易化される。

【００２８】又、デバッグ時にプログラムの動作を再現
するために、プログラムの実行に合わせて割込み信号を
入力する際に、従来の方式では命令単位で割込み信号を
入力するタイミングを図らねばならないため、高速で動
作するＣＰＵでは非常に困難な作業となる。

【００２９】これに対して、上記した本発明の実施形態
による方式では、割込同期化部１２での受入れ周期を単
位とすればよいため、割込み信号入力のタイミング制御
が大幅に緩やかになり、デバッグ作業が容易化される。

【００３０】図４は上記割込同期化部１２の他の構成例
を示す図である。この構成例では、各割込み信号に対し
て、独立した命令数カウンタ（ＩＣ１，ＩＣ２，…）を
設ける。各命令数カウンタの幅は、比較器４１にて割込
み信号受け入れの判断で参照されるプログラムカウンタ
（ＰＣ）のビット数に等しい。

【００３１】各々の命令カウンタは、割込み信号が発生
したときに初期値として最大値が設定され、命令が１つ
実行される毎にカウントダウンされる。また、比較器４
１における個々の判断条件で参照しているプログラムカ
ウンタのビット範囲が“０”になった場合には、対応す
る命令数カウンタをゼロクリアする。

【００３２】この場合、図２のような命令数カウンタが
１つであった場合に比べて、プログラムが小ループを実
行している場合などでの割込みの受け付けられるタイミ
ングが確定するという長所がある。尚、本発明は上記実
施形態に限らず、組込み型の制御用プロセッサ全般に適
用できる。

【００３３】

【発明の効果】以上詳記したように本発明によれば、割
込み制御部の前段に割込同期化部を設けたことにより、
プログラム上での割り込み処理が発生しうるポイント
を、ソフトウェアによらずに、割込処理の効率を大きく
低下させることなく減少させることができ、割込み処理
の多いプログラムにおけるプログラムの振舞いを大幅に
単純化することが可能となり、プログラムの開発とデバ
ッグが容易となる。

【００３４】又、本発明によれば、個々の割込み信号毎
に、許容される遅れを設定できるようにすることで、単
一の命令数カウンタを使用する場合に比べて、割込信号
の受け付けが必要以上に速まることが少なくなる。

【００３５】又、本発明によれば、割込同期化部によっ
て割込み信号の受け付けが停止されている状態でプロセ
ッサが割込み禁止状態になると、割込の発生から割り込
み処理が行なわれるまでの遅れ時間が長くなる場合があ
るため、割込禁止命令に割込信号の検出と割込処理の起
動の機能を持たせることで、割り込み処理の遅れを防ぐ
ことができる。

【００３６】更に、本発明によれば、デバッグ作業に於
いてプログラムの振舞いを再現させようとする場合、割
込み信号のような外部から与える信号を正確なタイミン
グでプロセッサに入力することは、特に高速なマイクロ
プロセッサなどでは困難になるが、上述したような本発
明の割込み制御方式によって数命令にわたるタイミング
誤差で割込み信号を入力しても正確なタイミングで割込
みを再現することが可能になっているので、履歴メモリ
に格納したプログラムカウンタの値とプログラムコード
とを参照することによって、割込み信号を与えることが
できるタイミングが、ある程度の許容範囲をもって決定
することができ、デバッグ作業においてプログラムの動
作を再現させるために割込み信号をプロセッサに入力す
る際にプロセッサの厳密なタイミングに制限されること
なく割込み信号を入力することができる。これによっ
て、割込み信号を再現させるための装置が簡便なものに
でき、デバッグ作業が容易になる。

【図面の簡単な説明】

【図１】本発明の実施形態による構成を示すブロック
図。

【図２】上記実施形態に於ける割込同期化部の構成を示
すブロック図。

【図３】上記実施形態に於ける割込み信号と命令実行と
の関係を示す概念図。

【図４】上記実施形態に於ける他の割込同期化部の構成
を示すブロック図。

【図５】従来例を示すブロック図。

【符号の説明】

１０…ＣＰＵ、 １１…割込制御部、 １２…割込同期化部、 １３…比較器、 １２１…履歴メモリ、 １２２…命令数カウンタ。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 割り込み処理を起動する割込み制御部の
   前段に割込同期化手段を設けて、当該割込同期化部が、
   プログラムの実行に合わせて個々の割込の優先度に応じ
   た時間間隔で割込み信号を前記割込み制御部に伝え、プ
   ログラム上での割込み処理が発生し得るポイントを減少
   させることを特徴とする割込み信号同期化方法。
2. 【請求項２】 割込み信号を受けつけて割り込み処理を
   起動する割込み制御部の前段に、 プロセッサが実行した命令数をカウントする命令数カウ
   ンタと、 前記命令数カウンタ及びプログラムカウンタの保持する
   値を参照してプログラムの実行に合わせ個々の割込みの
   優先度に応じた時間間隔で割込み信号を割込み制御部に
   伝える比較器と、 前記割込み制御部に割込みが伝えられたときの前記プロ
   グラムカウンタと命令数カウンタの値を記憶する履歴メ
   モリとを備えた割込同期化部を設けてなることを特徴と
   した割込制御装置。
3. 【請求項３】 単一の命令数カウンタに代えて個々の割
   込信号毎に命令数カウンタを設け、この命令数カウンタ
   に、割込み信号が発生した時点で対応する割り込み処理
   が起動されるまでに実行が許可される最大の命令数をセ
   ットし、前記命令数カウンタを命令が実行される毎に逐
   次カウントダウンして、プログラムカウンタの値から割
   込み受け付けの判定がなされる前に命令数カウンタの値
   が所定値になったとき、割込の受け付けを許可するよう
   にしたことを特徴とする請求項２記載の割込み制御装
   置。
4. 【請求項４】 プロセッサが割込を受け付けない状態に
   するための割込禁止命令に対して、プロセッサを実際に
   割込み禁止にする前に、割込み信号は発生したが同期化
   部により割込み制御部に伝達されていない割込み信号す
   べてに対する割り込み処理を行なう機能を付加したこと
   を特徴とする請求項２又は３記載の割込み制御装置。
5. 【請求項５】 割込同期化部の履歴メモリに割込み信号
   が発生したときのプログラムカウンタを格納しておき、
   デバッグ時にプログラムの動作を再現する際に、プログ
   ラムのコードと履歴メモリに格納してあったプログラム
   カウンタの値から割込み信号を発生させるタイミングを
   決定することを特徴とする請求項２又は３記載の割込み
   制御装置。
6. 【請求項６】 割込み信号を受けつけて割り込み処理を
   起動する割込み制御部の前段に、プロセッサが実行した
   命令数をカウントする命令数カウンタと、前記命令数カ
   ウンタ及びプログラムカウンタの保持する値を参照して
   プログラムの実行に合わせ個々の割込みの優先度に応じ
   た時間間隔で割込み信号を割込み制御部に伝える比較器
   と、前記割込み制御部に割込みが伝えられたときの前記
   プログラムカウンタと命令数カウンタの値を記憶する履
   歴メモリとを備えた割込同期化部を設けてなる割込み制
   御装置をもつデータ処理装置において、 プロセッサが割込を受け付けない状態にするための割込
   禁止命令に対し、前記プロセッサを実際に割込み禁止に
   する前に、当該割込み信号は発生したが同期化部により
   割込み制御部に伝達されていない割込み信号のすべてに
   対する割り込み処理を行なう手段をもつことを特徴とす
   るデータ処理装置。
7. 【請求項７】 割込同期化部を備え、プロセッサが割込
   を受け付けない状態にするための割込禁止命令に対し、
   前記プロセッサを実際に割込み禁止にする前に、当該割
   込み信号は発生したが同期化部により割込み制御部に伝
   達されていない割込み信号のすべてに対する割り込み処
   理を行なう手段をもつデータ処理装置において、割込同
   期化部の履歴メモリに割込み信号が発生したときのプロ
   グラムカウンタを格納しておき、デバッグ時にプログラ
   ムの動作を再現する際に、プログラムのコードと履歴メ
   モリに格納してあったプログラムカウンタの値から割込
   み信号を発生させるタイミングを決定することを特徴と
   したデバッグ方式。