JPH1027129A - メモリアドレッシング方法およびメモリアドレッシング装置 - Google Patents

Abstract

(57)【要約】 【課題】 メモリを最大のメモリ量まで増設しなくて
も、ショートアドレスにてアクセスできるメモリ空間を
確保すること。 【解決手段】 増設ＲＡＭ６が存在する場合、ＣＰＵ
は、アドレス値を［８０００Ｈ］〜［ＦＦＦＦＨ］の範
囲で設定することにより、増設ＲＡＭ６の上位ショート
アドレッシング領域６ａにアクセスすることができる。
そして、増設ＲＡＭ６が存在しない場合、切り換え設定
信号によりアドレスデコーダ部をコントロールすること
によって、［８０００Ｈ］〜［ＦＦＦＦＨ］の範囲で設
定されたアドレス値によって、標準ＲＡＭ４の最上位に
存在する代替領域４ａにアクセスすることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリがとり得る
アドレス空間に設けられた所定領域に対しては通常のア
ドレスを表すビット数よりも少ないビット数で表したア
ドレス値にてアクセスすることが可能なメモリシステム
におけるメモリアドレッシング方法およびメモリアドレ
ッシング装置に関する。

【０００２】

【従来の技術】従来、コンピュータに用いられているＣ
ＰＵには、メモリとしてとり得るアドレス空間の中で、
特定の領域については、通常のビットよりも少ないビッ
トで表したアドレス値に基づいてアクセスできるメモリ
システムを有しているＣＰＵが存在する。

【０００３】例えば、ＭＣ６８０００（モトローラ社の
１６ビットＣＰＵ）等では、ＣＰＵの外部では、通常、
２４ビット（実際にはＣＰＵ内部では３２ビットで表し
ているが、この内の２４ビットが実際のアドレスを表す
ので、以下の記述では２４ビットとして説明する。以
下、「ロングアドレス」と称する。）で表されるアドレ
ス値にてメモリアクセスがなされている。しかし、メモ
リの特定アドレス、実際には全メモリ空間の最上位と最
下位とのそれぞれ３２Ｋバイトについては、１６ビット
のアドレス値（以下、「ショートアドレス」と称す
る。）をＣＰＵに与えるだけで、その１６ビットを実質
２４ビットのアドレス値に変換してアクセスするように
ＣＰＵ内部のメモリシステムが構成されていた。

【０００４】したがって、頻繁にアクセスするデータや
プログラムなどは、このショートアドレスにて表すこと
ができる領域に記憶させておけば、この領域にアクセス
するプログラム内で使用するアドレス値に占有されるメ
モリ使用量は半減し、プログラムがコンパクト化される
と言う利点が存在した。

【０００５】

【発明が解決しようとする課題】２４ビットでアドレス
空間が表されるＣＰＵを組み込んだコンピュータシステ
ムでは、全メモリ空間としては１６Ｍバイトが可能であ
るが、前記ＣＰＵでは、その内の最下位のアドレス［０
０００００Ｈ］〜［００７ＦＦＦＨ］（Ｈは１６進数で
あることを表す。）の３２Ｋバイトおよび最上位のアド
レス［ＦＦ８０００Ｈ］〜［ＦＦＦＦＦＦＨ］の３２Ｋ
バイトについては、１６ビットのショートアドレスにて
アクセスすることが可能であった。

【０００６】すなわち、ショートアドレスをＣＰＵが読
み込むと、ＣＰＵは１６ビットのアドレス値の最上位ビ
ットが「０」である場合には、１６ビットのアドレス値
の上位に「００Ｈ」を付け加え、１６ビットのアドレス
値の最上位ビットが「１」である場合には、１６ビット
のアドレス値の上位に「ＦＦＨ」を付け加えることによ
り、２４ビットのアドレス値に変換して、アクセスして
いた。なお、前述したごとく、実際には３２ビットに変
換しているが、実質は下位２４ビット部分がアドレスを
表しているので、下位２４ビット部分についてのみの説
明とする。

【０００７】ショートアドレスでアクセスできる最下位
の３２ＫＢの領域［００００００Ｈ］〜［００７ＦＦＦ
Ｈ］は通常ＲＯＭが配置されているので、アプリケーシ
ョンプログラムとしては利用できない。したがって、ア
プリケーションプログラムを作成する場合には、最上位
の領域［ＦＦ８０００Ｈ］〜［ＦＦＦＦＦＦＨ］をプロ
グラムやデータの格納領域や作業領域として使用する必
要がある。

【０００８】しかし、コンピュータが標準メモリとして
常に１６Ｍバイトのメモリを有しているとは限らず、例
えば８Ｍバイトしかメモリを有していない場合が考えら
れる。このような場合は、既に存在するメモリは、ショ
ートアドレスにてアクセスできる最上位の領域を有して
いないので、この領域をプログラマは使用できなくな
る。

【０００９】このため、メモリを１６Ｍバイトまで増設
しなくては、プログラムをコンパクト化できないと言う
問題が発生した。本発明は、このような問題を解決し、
メモリを最大のメモリ量まで増設しなくても、通常より
も少ないビット数（具体的には「ショートアドレス」）
にてアクセスできるメモリ空間を確保できるメモリアド
レッシング方法およびメモリアドレッシング装置を提供
することを目的とするものである。

【００１０】

【課題を解決するための手段及び発明の効果】本発明
は、通常のアドレスを表すビット数よりも少ないビット
数で表したアドレス値に基づいてアクセスすることが可
能な所定領域のアドレス位置に、メモリが増設されてい
ない場合には、前記所定領域へのアクセスは、前記所定
領域の代りに既に存在するメモリに設定した代替領域へ
アクセスさせることを特徴とするメモリアドレッシング
方法である。

【００１１】従来、メモリが前記所定領域に存在しない
場合には、その所定領域のアドレスにアクセスしても、
そこに実際にメモリが存在していないので、アクセスは
不能であり、当然に、通常のアドレスよりも少ないビッ
ト数にて表されるアドレス値を利用できなかった。本発
明では、前記所定領域にメモリが増設されていない場合
には、既に存在するメモリ上に、前記所定領域に対する
代替領域を設け、前記所定領域のアドレスにて、すなわ
ち少ないビット数でアクセスされると、前記代替領域に
アクセスするようにしている。

【００１２】このため、物理的に前記所定領域にメモリ
が存在しなくても、ビット数の少ないアドレス値が、前
記代替領域に限って用いることができるようになる。し
たがって、頻繁にアクセスするデータやプログラムなど
は、この代替領域に記憶させておけば、この領域にアク
セスするプログラム内で使用するアドレス値に占有され
るメモリ使用量は半減し、プログラムがコンパクト化さ
れると言う利点を生かすことができる。

【００１３】なお、例えば、ＭＣ６８０００やＭＣ６８
０２０（モトローラ社製マイクロプロセッサ）等では、
前記所定領域は、メモリがとり得る最大のアドレス空間
の最上位に設けられている。このような場合には、例え
ば、前記代替領域としては、既に存在するメモリのアド
レスの最上位に設定される。

【００１４】更に、本発明のメモリアドレッシング装置
は、メモリアクセス用のアドレス信号が前記所定領域内
のアドレス値である場合には、入力される切替設定信号
に応じて、前記所定領域のアドレス位置に配置された増
設メモリを選択するチップセレクト信号と、前記所定領
域とは異なるアドレス位置に配置された代替メモリを選
択するチップセレクト信号とを切り替えて出力するチッ
プセレクト手段を備えている。

【００１５】前記チップセレクト手段は、アドレス値が
前記所定領域へのアクセスを行う通常よりもビット数の
少ないアドレス値である場合には、前述のごとく切替設
定信号によって、前記所定領域のアドレス位置に配置さ
れた増設メモリを選択してアクセス可能とするチップセ
レクト信号の出力としたり、前記所定領域へのアドレス
値であるにもかかわらず前記所定領域とは異なるアドレ
ス位置に配置された代替メモリを選択してその代替メモ
リ内をアクセス可能とするチップセレクト信号の出力と
したりする機能を備えている。

【００１６】このため、切替設定信号をコントロールす
ることにより、前記所定領域にメモリが増設されている
場合には、チップセレクト手段に、アドレス値通りに所
定領域にアクセスさせるようにチップセレクト信号を出
力させ、前記所定領域にメモリが増設されていない場合
には、チップセレクト手段に、アドレス値とは異なる代
替メモリにアクセスさせるようにチップセレクト信号を
出力させることができる。したがって、所定領域に実際
にメモリが存在していなくても、前述した通常よりもビ
ットが少ないアドレス値を用いることができ、メモリの
消費を節約できると言う利点を生じる。

【００１７】前記切替設定信号は、例えば、前記所定領
域のアドレス位置に増設メモリが配置されているか否か
を表す信号であり、例えば、増設判定手段にて所定領域
にメモリが存在しているか否かを判定して、メモリが存
在していれば、切替設定信号出力手段が、所定領域のア
ドレス位置に増設メモリが配置されていることを表す切
替設定信号をチップセレクト手段に出力することによ
り、前記増設メモリを選択するチップセレクト信号がチ
ップセレクト手段から出力される。メモリが存在してい
なければ、切替設定信号出力手段が所定領域のアドレス
位置に増設メモリが配置されていないことを表す切替設
定信号をチップセレクト手段に出力することにより、代
替メモリを選択するチップセレクト信号がチップセレク
ト手段から出力される。

【００１８】例えば、増設判定手段は、前記所定領域の
アドレス位置に配置された増設メモリのいずれかのアド
レスにアクセスして所定値を書き込む書込手段と、前記
書込手段にて書き込んだアドレスにアクセスして、該ア
ドレスの値を読み出す読出手段と、前記書込手段にて書
き込んだ所定値と前記読出手段にて読み出した値とが異
なる場合には、前記所定領域のアドレス位置には増設メ
モリは配置されていないと判定し、前記所定値と前記読
み出した値とが同じ場合には、前記所定領域のアドレス
位置に増設メモリが配置されていると判定する判定手段
とから構成される。例えば、これらの構成は、ＣＰＵ等
のプログラム処理により実現される。

【００１９】このように自動的に増設メモリ存在が判定
され、増設メモリの存在の有無に応じて、切替設定信号
を自動的に設定しているので、プログラマは、増設メモ
リの存在を意識していなくても、少ないビット数で表し
たアドレス値を用いてプログラミングすることが可能と
なり、効率的なメモリの節約が可能となる。

【００２０】なお、このようにして、増設メモリの有無
が判断された場合には、更に、メモリの異常を検出する
ためのメモリチェック処理に利用しても良い。すなわ
ち、メモリチェック手段は、判定手段にて前記所定領域
のアドレス位置に増設メモリは配置されていないと判定
された場合には、該増設メモリについては前記メモリチ
ェック処理から除き、前記判定手段にて前記所定領域の
アドレス位置に増設メモリが配置されていると判定され
た場合には、該増設メモリを含んだ前記メモリチェック
処理を行うようにする。

【００２１】

【発明の実施の形態】

［実施の形態］図１は、本発明のメモリアドレッシング
方法およびメモリアドレッシング装置が実現されている
コンピュータシステムの要部構成を示すブロック図であ
る。

【００２２】本コンピュータシステムは、ＣＰＵ２、標
準ＲＡＭ４、増設ＲＡＭ６、ＤＭＡＣ（ダイレクトメモ
リアクセスコントローラ）８、各種Ｉ／Ｏポート１０、
アドレスデコーダ部１２、データバス１４、アドレスバ
ス１６およびコントロールライン１８、その他図示しい
てない他の標準ＲＡＭ、ＲＯＭ、入出力装置、補助記憶
装置等から構成されている。

【００２３】ＣＰＵ２は、ＭＣ６８０００（モトローラ
社製マイクロプロセッサ）等の１６ビットＣＰＵであ
り、プログラム処理に基づいて、ＲＡＭ４，６やその他
のＲＡＭあるいはＲＯＭにアクセスして、ＲＡＭにデー
タを書き込んだり、ＲＡＭまたはＲＯＭからデータを読
み出したりするために、アドレスバス１６を介して、該
当するＲＡＭあるいはＲＯＭにアクセスしている。ま
た、ＲＡＭ４，６やその他のＲＡＭあるいはＲＯＭに対
するアクセスは、ＤＭＡＣ８によってもＤＭＡ転送処理
下に行われている。

【００２４】アドレスデコーダ部１２は、ＣＰＵ２から
のアドレスバス１６を介してアドレス値が与えられた
り、あるいはＤＭＡＣ８からのチップセレクト信号（／
ＣＳ）および上位５ビットのアドレス値が与えられた場
合に、その入力信号をデコードして、所定のメモリに対
して、チップセレクト信号（／ＣＳＲＡＭ０，／ＣＳＲ
ＡＭ１，…）を出力する（なお、「／」は、「／」後に
記載されている記号に対するオーバーラインを表す。以
下、同じ）。

【００２５】標準ＲＡＭ４は、本コンピュータシステム
に標準で組み込まれているＲＡＭであり、増設ＲＡＭ６
は、本コンピュータシステムにオプションで、後から組
み込まれたＲＡＭである。ここで、本コンピュータシス
テムにおいては、アドレス空間は、３２ビットで表され
るが、この内、有効な部分は下位の２４ビットであり、
実現可能なアドレス空間は［００００００Ｈ］〜［ＦＦ
ＦＦＦＦＨ］の１６ＭＢ（メガバイト：以下同じ）であ
る。

【００２６】また、このアドレス空間の内、最下位の領
域に存在する［００００００Ｈ］〜［００７ＦＦＦＨ］
の３２ＫＢ（キロバイト：以下同じ）と、図５に示すご
とく、最上位の領域６ａに存在する［ＦＦ８０００Ｈ］
〜［ＦＦＦＦＦＦＨ］の３２ＫＢとは、ＣＰＵ２の内部
処理により、１６ビットのアドレス値（以下、「ショー
トアドレス」と称する。）にてアクセスが可能である。
なお、最下位の［００００００Ｈ］〜［００７ＦＦＦ
Ｈ］の３２ＫＢ領域を、「下位ショートアドレッシング
領域」と称し、最上位の［ＦＦ８０００Ｈ］〜［ＦＦＦ
ＦＦＦＨ］の３２ＫＢ領域６ａを、「上位ショートアド
レッシング領域」と称する。また「下位ショートアドレ
ッシング領域」と「上位ショートアドレッシング領域６
ａ」とを総合して「ショートアドレッシング領域」と称
する。

【００２７】ここで、標準ＲＡＭ４は他の標準ＲＡＭを
含めて、標準で備えられているＲＡＭ内では最上位のア
ドレス位置に存在するＲＡＭであり、標準ＲＡＭ４のア
ドレス空間は、［Ｆ０００００Ｈ］〜［Ｆ７ＦＦＦＦ
Ｈ］の５１２ＫＢであり、上位ショートアドレッシング
領域６ａは含まれていない。増設ＲＡＭ６はアドレス空
間の最上位に配置されるＲＡＭであり、増設ＲＡＭ６の
アドレス空間は、［Ｆ８００００Ｈ］〜［ＦＦＦＦＦＦ
Ｈ］の５１２ＫＢであり、上位ショートアドレッシング
領域６ａ（［ＦＦ８０００Ｈ］〜［ＦＦＦＦＦＦＨ］）
を増設ＲＡＭ６の最上位の位置に含んでいる。なお、下
位ショートアドレッシング領域はＲＯＭの領域である。

【００２８】このように本コンピュータシステムでは、
ＣＰＵ２の内部処理により、ショートアドレスにてアク
セスできる上位ショートアドレッシング領域６ａは、増
設ＲＡＭ６内に設定されている。すなわち、アドレス値
を［８０００Ｈ］〜［ＦＦＦＦＨ］の範囲で設定するこ
とにより、上位ショートアドレッシング領域６ａにアク
セスすることができる。

【００２９】しかし、Ｉ／Ｏポート１０のポート０から
出力される切替設定信号Ｐ０によりアドレスデコーダ部
１２をコントロールすると、［８０００Ｈ］〜［ＦＦＦ
ＦＨ］の範囲で設定されたアドレス値によって、標準Ｒ
ＡＭ４の最上位に存在する３２ＫＢの代替領域４ａ
（［Ｆ７８０００Ｈ］〜［Ｆ７ＦＦＦＦ］）にアクセス
することもできる。

【００３０】このような機能を果たすアドレスデコーダ
部１２について図２の論理回路図に基づいて説明する。
図２は、アドレスデコーダ部１２の内部構成の内、アド
レス値の上位５ビットＡＤ１９〜ＡＤ２３および切替設
定信号Ｐ０に基づいて、標準ＲＡＭ４と増設ＲＡＭ６と
を選択してアクセスできる回路構成部分のみを示してい
る。

【００３１】アドレス値がショートアドレスの場合は、
ＣＰＵ２が上位８ビットを補充してロングアドレスとし
て、ＣＰＵ２あるいはＤＭＡＣ８から、アドレスデコー
ダ部１２へ出力される。上位８ビットの補充は、ショー
トアドレスの最上位ビットが「１」である場合には「Ｆ
ＦＨ」が補充され、ショートアドレスの最上位ビットが
「０」である場合には「００Ｈ」が補充される。このこ
とにより、ショートアドレスが［８０００Ｈ］〜［ＦＦ
ＦＦＨ］の範囲であれば、［ＦＦ８０００Ｈ］〜［ＦＦ
ＦＦＦＦＨ］のロングアドレスに変換されて上位ショー
トアドレッシング領域６ａのアドレス値となり、ショー
トアドレスが［００００Ｈ］〜［７ＦＦＦＨ］の範囲で
あれば、［００００００Ｈ］〜［００７ＦＦＦＨ］のロ
ングアドレスに変換されて、下位ショートアドレッシン
グ領域のアドレス値となる。

【００３２】図２の論理回路は、４つのアンド（ＡＮ
Ｄ）回路２２〜２８、１つのナンド（ＮＡＮＤ）回路３
０および一つのノア（ＮＯＲ）回路３２から構成されて
いる。第１アンド回路２２は４入力１出力のアンド回路
であり、ロングアドレス（ここでは２４ビットとして説
明する。）にて表されているアドレス値の上位４ビット
ＡＤ２０〜ＡＤ２３を入力としている。第２アンド回路
２４は２入力１出力のアンド回路であり、第１アンド回
路２２の出力とロングアドレスの上位から５番目のビッ
トＡＤ１９の反転値とを入力としている。第３アンド回
路２６は２入力１出力のアンド回路であり、第１アンド
回路２２の出力とロングアドレスの上位から５番目のビ
ットＡＤ１９とを入力としている。第４アンド回路２８
は２入力１出力のアンド回路であり、第３アンド回路２
６の出力とＩ／Ｏポート１０からの切替設定信号Ｐ０と
を入力としている。ナンド回路３０は２入力１出力のナ
ンド回路であり、第３アンド回路２６の出力とＩ／Ｏポ
ート１０からの切替設定信号Ｐ０の反転値とを入力とし
ている。ノア回路３２は２入力１出力のノア回路であ
り、第２アンド回路２４と第４アンド回路２８との両出
力を入力としてる。

【００３３】図２の論理回路による入力と出力との真理
値表を図３に示す。真理値表に示すごとく、上位５ビッ
トＡＤ１９〜ＡＤ２３が「１１１１０」である場合に
は、切替設定信号Ｐ０の状態に関らず、常に／ＣＳＲＡ
Ｍ０＝「０」、／ＣＳＲＡＭ１＝「１」であり、標準Ｒ
ＡＭ４が選択される。すなわち、上位５ビットＡＤ１９
〜ＡＤ２３が「１１１１０」であるアドレス値の場合
は、５１２ＫＢのメモリを有する標準ＲＡＭ４にアクセ
スする。

【００３４】一方、上位５ビットＡＤ１９〜ＡＤ２３が
「１１１１１」である場合には、切替設定信号Ｐ０の値
により選択されるＲＡＭが異なる。すなわち、切替設定
信号Ｐ０「０」の場合は、／ＣＳＲＡＭ０＝「１」、／
ＣＳＲＡＭ１＝「０」であり、増設ＲＡＭ６が選択され
アクセス先となり、切替設定信号Ｐ０が「１」の場合
は、／ＣＳＲＡＭ０＝「０」、／ＣＳＲＡＭ１＝「１」
であり、標準ＲＡＭ４が選択されアクセス先となる。

【００３５】ＣＰＵ２は前述したごとく、読み込んだア
ドレス値が１６ビットのショートアドレスにて表されて
いる場合、そのショートアドレスを実質２４ビットのロ
ングアドレスに変換する。もし、上位ショートアドレッ
シング領域６ａにアクセスしようとして、ショートアド
レスとして［８０００Ｈ］〜［ＦＦＦＦＨ］の範囲のア
ドレス値がプログラムに記載されていた場合、ＣＰＵ２
はそのショートアドレスを、［ＦＦ８０００Ｈ］〜［Ｆ
ＦＦＦＦＦＨ］の範囲のロングアドレスに変換した後、
アクセスが行われる。

【００３６】このとき増設ＲＡＭ６が存在していれば、
アドレス［ＦＦ８０００Ｈ］〜［ＦＦＦＦＦＦＨ］の範
囲にメモリが存在するので、切替設定信号Ｐ０＝「０」
とすることにより、増設ＲＡＭ６の上位ショートアドレ
ッシング領域６ａがアクセスできる。

【００３７】もし、増設ＲＡＭ６が存在していなけれ
ば、アドレス［ＦＦ８０００Ｈ］〜［ＦＦＦＦＦＦＨ］
の範囲にメモリが存在しないので、増設ＲＡＭ６の上位
ショートアドレッシング領域６ａへのアクセスは不可能
である。しかし、切替設定信号Ｐ０＝「１」とすること
により、増設ＲＡＭ６の上位ショートアドレッシング領
域６ａの代替領域として、同じメモリ量の標準ＲＡＭ４
の領域４ａがアクセスされる。

【００３８】したがって、増設ＲＡＭ６の存在の有無に
応じて、増設ＲＡＭ６が存在する場合には、上位ショー
トアドレッシング領域６ａにアクセスできるので、切替
設定信号Ｐ０＝「０」とし、増設ＲＡＭ６が存在しない
場合には、上位ショートアドレッシング領域６ａにアク
セスできないので、切替設定信号Ｐ０＝「１」とする。
このことにより、増設ＲＡＭ６が存在していても存在し
ていなくても、ショートアドレスを用いて実際に存在す
るメモリへアクセスするためのアドレス値を表現するこ
とが可能となる。したがって、メモリを最大のメモリ量
まで増設してもしなくても、常に少ないビット数にてア
クセスできるメモリ空間を確保でき、プログラム等で用
いられるアドレス値に消費されるメモリ量を節約でき
る。

【００３９】次に、ＣＰＵ２により行われる、増設ＲＡ
Ｍ６の存在の有無の判断、切替設定信号Ｐ０の出力値の
設定、およびメモリの異常判定処理について説明する。
この処理を行うＲＡＭチェック処理のフローチャートを
図４に示す。本処理は、例えば、電源オンあるいはリセ
ット後のコンピュータシステムの立ち上がり直後に実施
される処理である。

【００４０】処理が開始されると、まずＩ／Ｏポート１
０の切替設定信号Ｐ０を「０」に設定する（Ｓ１０
０）。この設定は、増設ＲＡＭ６が存在すると仮定し
て、増設ＲＡＭ６にアクセスするために行う。次に、ア
ドレス［Ｆ８００００Ｈ］に１６ビットの値「００５５
Ｈ」を書き込む（Ｓ１１０）。このアドレス［Ｆ８００
００Ｈ］は、増設ＲＡＭ６内の一番下位のアドレスであ
り、上位ショートアドレッシング領域６ａではないの
で、２４ビットのアドレス値にて表している。

【００４１】次に、アドレス［Ｆ８００００Ｈ］から、
アドレス［Ｆ８００００Ｈ］に記載されている１６ビッ
トの値を読み出して、その値が「００５５Ｈ」か否か判
定する（Ｓ１２０）。切替設定信号Ｐ０＝「０」に設定
しているので、もし、増設ＲＡＭ６が存在していれば、
アドレス［Ｆ８００００Ｈ］には間違いなくステップＳ
１１０の処理にて値「００５５Ｈ」が記載されているの
で、ステップＳ１２０では肯定判定（「ＹＥＳ」）され
るはずである。また、増設ＲＡＭ６が存在していなけれ
ば、ステップＳ１１０にてアドレス［Ｆ８００００Ｈ］
に記載した値「００５５Ｈ」は実際にはどこにも書き込
まれていないので、読出処理を行っても値が読み出され
ることはなく、ステップＳ１２０では否定判定（「Ｎ
Ｏ」）されるはずである。

【００４２】したがって、ステップＳ１２０にて肯定判
定されると、増設ＲＡＭ６が存在していると判定して、
次にアドレス［Ｆ０００００Ｈ］〜［ＦＦＦＦＦＦＨ］
のＲＡＭ、すなわち標準ＲＡＭ４と増設ＲＡＭ６との異
常チェックがなされる（Ｓ１３０）。この異常チェック
処理は、例えば、ＲＡＭ内の各アドレス毎に所定の値を
書き込み、次に同じ値が読み出されれば正常であり、異
なる値が読み出されれば異常と判断することにより行わ
れる。

【００４３】また、ステップＳ１２０にて否定判定され
ると、増設ＲＡＭ６が存在していないので、次に、ショ
ートアドレスの場合に上位ショートアドレッシング領域
６ａの代りに代替領域４ａにアクセスさせるようにする
ために、切替設定信号Ｐ０＝「１」に設定する（Ｓ１４
０）。

【００４４】次に、増設ＲＡＭ６が存在していないの
で、アドレス［Ｆ０００００Ｈ］〜［Ｆ７ＦＦＦＦＨ］
のＲＡＭ、すなわち標準ＲＡＭ４のみの異常チェックが
ステップＳ１３０と同じ方法でなされる（Ｓ１５０）。
次に、ステップＳ１３０またはＳ１５０のチェック結果
を判定し（Ｓ１６０）、異常でなければ（「ＹＥ
Ｓ」）、そのまま正常終了して他の処理に移る。異常で
あれば（「ＮＯ」）、ＲＡＭが異常である旨のＲＡＭエ
ラー表示を図示していないディスプレイ等に行って（Ｓ
１７０）、以後のＣＰＵ２の処理を停止する。

【００４５】したがって、コンピュータシステムの立ち
上がり時に自動的に増設ＲＡＭ６の存在の有無が判定さ
れ、増設ＲＡＭ６の存在の有無に応じて、切替設定信号
Ｐ０を自動的に設定しているので、プログラマは、増設
ＲＡＭ６の存在を意識することなく、ショートアドレス
を用いて効率的にプログラミングすることが可能とな
り、メモリを節約することができる。

【００４６】本実施の形態において、アドレスデコーダ
部１２がチップセレクト手段に該当し、ステップＳ１１
０，Ｓ１２０が増設判定手段としての処理に該当し、ス
テップＳ１００，Ｓ１４０が切替設定信号出力手段とし
ての処理に該当し、ステップＳ１１０が書込手段として
の処理に該当し、ステップＳ１２０が読出手段および判
定手段としての処理に該当し、ステップＳ１３０，Ｓ１
５０がメモリチェック手段としての処理に該当する。

【００４７】［その他］ステップＳ１１０では、ロング
アドレス［Ｆ８００００Ｈ］に「００５５Ｈ」を書き込
んでステップＳ１２０の判定を行ったが、他のロングア
ドレスあるいはショートアドレスに書き込んで判定して
も良いし、複数のロングアドレスあるいはショートアド
レスに書き込んで判定しても良い。また、ステップＳ１
２０にて偶然に一致するのを防止するため、同じアドレ
スに対して、異なる値で、２度書き込みと読み出しとを
行って、それぞれステップＳ１２０の判定を行っても良
い。

【００４８】また、ステップＳ１３０，Ｓ１５０におけ
るＲＡＭの異常判定は、標準ＲＡＭ４および増設ＲＡＭ
６以外の他のＲＡＭについても同時に異常チェックして
も良い。また、上位ショートアドレッシング領域６ａが
存在する５１２ＫＢの増設ＲＡＭ６（［Ｆ８００００
Ｈ］〜［ＦＦＦＦＦＦＨ］）と代替領域４ａが存在する
５１２ＫＢの標準ＲＡＭ４（［Ｆ０００００Ｈ］〜［Ｆ
７ＦＦＦＦＨ］）とは、隣接するアドレス空間を占有し
ていたが、隣接していないアドレス空間、例えば、標準
ＲＡＭ４については、［Ｅ０００００Ｈ］〜［Ｅ７ＦＦ
ＦＦＨ］（この内、例えば、［Ｅ７８０００Ｈ］〜［Ｅ
７ＦＦＦＦＨ］が上位ショートアドレッシング領域６ａ
に対する代替領域）であっても良い。また、これ以外の
メモリ空間に配置されたＲＡＭ内に上位ショートアドレ
ッシング領域６ａの代替領域を設けても良いし、また代
替領域もＲＡＭの最上位のアドレス領域に設けるのでは
なく、ＲＡＭの中間や最下位のアドレス領域にに設けて
も良い。

【図面の簡単な説明】

【図１】 本発明一実施の形態としてのコンピュータシ
ステムの要部構成を示すブロック図である。

【図２】 アドレスデコーダ部の部分的な論理回路図で
ある。

【図３】 図２の論理回路の真理値表の説明図である。

【図４】 ＣＰＵが行うＲＡＭチェック処理のフローチ
ャートである。

【図５】 ＲＡＭのメモり構成説明図である。

【符号の説明】

４…標準ＲＡＭ ４ａ…代替領域 ６…増設ＲＡＭ ６ａ…上位ショートアドレッシング領域 １０…Ｉ／
Ｏポート １２…アドレスデコーダ部 １４…データバス １
６…アドレスバス １８…コントロールライン ２２…第１アンド回路 ２４…第２アンド回路 ２６…第３アンド回路 ２
８…第４アンド回路 ３０…ナンド回路 ３２…ノア回路

Claims (7)

【特許請求の範囲】
1. 【請求項１】メモリがとり得るアドレス空間に設けられ
   た所定領域に対しては通常のアドレスを表すビット数よ
   りも少ないビット数で表したアドレス値に基づいてアク
   セスすることが可能なメモリシステムにおけるメモリア
   ドレッシング方法であって、 メモリが前記所定領域のアドレス位置に増設されていな
   い場合には、前記所定領域へのアクセスは、前記所定領
   域の代りに既に存在するメモリに設定した代替領域へア
   クセスさせることを特徴とするメモリアドレッシング方
   法。
2. 【請求項２】前記所定領域は、メモリがとり得る最大の
   アドレス空間の最上位に設けられるとともに、 前記代替領域は、既に存在するメモリのアドレスの最上
   位に設定されることを特徴とする請求項１記載のメモリ
   アドレッシング方法。
3. 【請求項３】メモリがとり得るアドレス空間に設けられ
   た所定領域に対しては通常のアドレスを表すビット数よ
   りも少ないビット数で表したアドレス値に基づいてアク
   セスすることが可能なメモリシステムにおけるメモリア
   ドレッシング装置であって、 メモリアクセス用のアドレス信号が前記所定領域内のア
   ドレス値である場合には、入力される切替設定信号に応
   じて、前記所定領域のアドレス位置に配置された増設メ
   モリを選択するチップセレクト信号と、前記所定領域と
   は異なるアドレス位置に配置された代替メモリを選択す
   るチップセレクト信号とを切り替えて出力するチップセ
   レクト手段を備えたことを特徴とするメモリアドレッシ
   ング装置。
4. 【請求項４】前記チップセレクト手段は、 メモリアクセス用のアドレス信号が前記所定領域内のア
   ドレス値である場合に、前記切替設定信号が前記所定領
   域のアドレス位置に増設メモリが配置されていることを
   表す信号であるときには前記増設メモリを選択するチッ
   プセレクト信号を出力し、前記切替設定信号が前記所定
   領域のアドレス位置に増設メモリが配置されていないこ
   とを表す信号であるときには前記代替メモリを選択する
   チップセレクト信号を出力することを特徴とする請求項
   ３記載のメモリアドレッシング装置。
5. 【請求項５】更に、 前記増設メモリが前記所定領域のアドレス位置に配置さ
   れているか否かを判定する増設判定手段と、 前記増設判定手段にて前記所定領域のアドレス位置に増
   設メモリが配置されていると判定された場合には、増設
   メモリが前記所定領域のアドレス位置に配置されている
   ことを表す切替設定信号を前記チップセレクト手段へ出
   力し、前記増設判定手段にて前記所定領域のアドレス位
   置に増設メモリが配置されていないと判定された場合に
   は、増設メモリが前記所定領域のアドレス位置に配置さ
   れていないことを表す切替設定信号を前記チップセレク
   ト手段へ出力する切替設定信号出力手段と、 を備えたことを特徴とする請求項４記載のメモリアドレ
   ッシング装置。
6. 【請求項６】前記増設判定手段は、 前記所定領域のアドレス位置に配置された増設メモリの
   いずれかのアドレスにアクセスして所定値を書き込む書
   込手段と、 前記書込手段にて書き込んだアドレスにアクセスして、
   該アドレスの値を読み出す読出手段と、 前記書込手段にて書き込んだ所定値と前記読出手段にて
   読み出した値とが異なる場合には、前記所定領域のアド
   レス位置には増設メモリは配置されていないと判定し、
   前記所定値と前記読み出した値とが同じ場合には、前記
   所定領域のアドレス位置に増設メモリが配置されている
   と判定する判定手段と、 を備えたことを特徴とする請求項５記載のメモリアドレ
   ッシング装置。
7. 【請求項７】更に、 メモリの異常を検出するためのメモリチェック処理を行
   うに際して、前記判定手段にて前記所定領域のアドレス
   位置に増設メモリは配置されていないと判定された場合
   には、該増設メモリについては前記メモリチェック処理
   から除き、前記判定手段にて前記所定領域のアドレス位
   置に増設メモリが配置されていると判定された場合に
   は、該増設メモリを含んだ前記メモリチェック処理を行
   うメモリチェック手段を備えたことを特徴とする請求項
   ６記載のメモリアドレッシング装置。