JPH10274788A5 - - Google Patents
Info
- Publication number
- JPH10274788A5 JPH10274788A5 JP1997081477A JP8147797A JPH10274788A5 JP H10274788 A5 JPH10274788 A5 JP H10274788A5 JP 1997081477 A JP1997081477 A JP 1997081477A JP 8147797 A JP8147797 A JP 8147797A JP H10274788 A5 JPH10274788 A5 JP H10274788A5
- Authority
- JP
- Japan
- Prior art keywords
- insulating
- film
- semiconductor layer
- layer
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (6)
- 基板上に半導体層と、絶縁層を挟んで前記半導体層の能動領域に対向する電極を有した半導体素子を複数有した半導体装置の製造方法において、
絶縁性の保護膜を、前記半導体層と連続的に、前記絶縁層の膜厚が最も薄い半導体素子に最適の膜厚に形成し、この保護膜を有した半導体層にレーザーアニールを施すことを特徴とする半導体装置の製造方法。 - 基板上に半導体層と、絶縁層を挟んで前記半導体層の能動領域に対向する電極を有した半導体素子を複数有した半導体装置の製造方法において、
基板上に電極を形成する工程と、
前記電極を覆って絶縁層、絶縁層上に半導体層、及び、半導体層上に絶縁性の保護膜を、前記絶縁層の膜厚が最も薄くなる半導体素子に最適な膜厚に形成する工程と、
前記絶縁性の保護膜が形成された側よりレーザー光を照射することにより、前記半導体層にレーザーアニールを施す工程と、
を有することを特徴とする半導体装置の製造方法。 - 基板上に半導体層と、絶縁層を挟んで前記半導体層の能動領域に対向する電極を有した薄膜トランジスタを複数有した半導体装置の製造方法において、
基板上に、第1の導電層を形成する工程と、 前記第1の導電層をパターニングすることにより第1の電極を形成する工程と、
前記第1の電極を覆って絶縁層、絶縁層上に非晶質半導体層、及び、非晶質半導体層上に、絶縁性の保護膜となる材料膜を、前記絶縁層の膜厚が最も薄くなる薄膜トランジスタに最適な膜厚に形成する工程と、
前記材料膜をパターニングして前記非晶質半導体層の前記第1の電極の上方の能動層となる領域に前記絶縁性の保護膜を形成する工程と、
前記絶縁性の保護膜が形成された非晶質半導体層にレーザーアニールを施すことにより、多結晶半導体層を形成する工程と、
前記絶縁性の保護膜が形成された多結晶半導体層上に、絶縁性の注入阻止膜となる材料膜を形成する工程と、
前記材料膜をパターニングして前記保護膜が形成された多結晶半導体層上に、前記絶縁性の保護膜と概ね同じ形状の絶縁性の注入阻止膜を形成する工程と、
少なくとも前記注入阻止膜をマスクとして、前記多結晶半導体層に対する不純物のイオン注入を行うことにより、前記多結晶半導体層の前記能動層の両側に不純物を含有した領
域を形成する工程と、
前記多結晶半導体層を覆い、かつ、前記多結晶半導体層の前記不純物を含有した領域上に開口部を有する層間絶縁層を形成する工程と、
前記層間絶縁層上に第2の導電層を形成する工程と、
前記第2の導電層をパターニングすることにより、前記開口部を介して前記多結晶半導体層の前記不純物を含有した領域に接続された第2の電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記絶縁性の保護膜は、あらかじめ前記絶縁性の注入阻止膜よりも少なくとも電気的能動方向に関して大きく形成され、前記注入阻止膜を形成すると同時に、前記絶縁性の保護膜は前記注入阻止膜と同じ大きさに再形成されていることを特徴とする請求項3記載の半導体装置の製造方法。
- 前記絶縁性の保護膜、及び、前記絶縁性の注入阻止膜は、各々の材料膜上にレジストを形成する工程と、前記基板の裏面から光を照射することで、前記レジストの前記第1の電極上方領域以外の領域を感光させて前記第1の電極上方領域以外の領域を現像液に対して可溶に変性させる工程と、前記レジストを現像する工程と、このレジストをマスクとして前記材料膜をエッチングすることにより前記レジストが形成されていない領域を除去する工程とにより形成され、
前記絶縁性の保護膜となる材料膜上のレジストを感光させるために前記基板の裏面から光を照射する工程における光の強度または/および照射時間は、前記絶縁性の注入阻止膜となる材料膜上のレジストを感光させるために前記基板の裏面から光を照射する工程における光の強度または/および照射時間は、弱いまたは/および短いことを特徴とする請求項4記載の半導体装置の製造方法。 - 前記絶縁性の保護膜の最適な膜厚は、式 4nd=λ(ただし、nは保護膜を構成する絶縁膜の屈折率、dは保護膜の膜厚、λはレーザー光の波長を示す。)に従う膜厚であることを特徴とする請求項1、2、3のうちいずれか1項に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8147797A JP3827180B2 (ja) | 1997-03-31 | 1997-03-31 | 半導体装置の製造方法 |
| US09/049,313 US6010923A (en) | 1997-03-31 | 1998-03-27 | Manufacturing method of semiconductor device utilizing annealed semiconductor layer as channel region |
| US09/428,819 US6097038A (en) | 1997-03-31 | 1999-10-28 | Semiconductor device utilizing annealed semiconductor layer as channel region |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8147797A JP3827180B2 (ja) | 1997-03-31 | 1997-03-31 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH10274788A JPH10274788A (ja) | 1998-10-13 |
| JPH10274788A5 true JPH10274788A5 (ja) | 2005-03-03 |
| JP3827180B2 JP3827180B2 (ja) | 2006-09-27 |
Family
ID=13747499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8147797A Expired - Fee Related JP3827180B2 (ja) | 1997-03-31 | 1997-03-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3827180B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116314475B (zh) * | 2023-03-22 | 2024-10-01 | 天合光能股份有限公司 | 非晶硅薄膜退火方法和装置 |
-
1997
- 1997-03-31 JP JP8147797A patent/JP3827180B2/ja not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5401666A (en) | Method for selective annealing of a semiconductor device | |
| KR100456700B1 (ko) | 저항 패턴을 가지는 반도체 장치 및 그 제조방법 | |
| US5004701A (en) | Method of forming isolation region in integrated circuit semiconductor device | |
| JPH11514152A (ja) | 薄膜トランジスタを具える電子デバイスの製造方法 | |
| US4637128A (en) | Method of producing semiconductor device | |
| US5409857A (en) | Process for production of an integrated circuit | |
| JP2001077215A5 (ja) | ||
| KR100505676B1 (ko) | Ldd 구조를 가지는 반도체 소자 제조 방법 | |
| JPH10274787A5 (ja) | ||
| EP0287031B1 (en) | High breakdown voltage insulating film provided between polysilicon layers | |
| JPH10274788A5 (ja) | ||
| KR100188090B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 및 그 제조방법 | |
| JP2914655B2 (ja) | 非揮発性メモリ素子の製造方法 | |
| JPH02864B2 (ja) | ||
| JP3289363B2 (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| JPH07221316A (ja) | 薄膜トランジスタの製造方法 | |
| TW591696B (en) | Method to improve the sub-threshold voltage of the chip at wafer edge | |
| JP2870131B2 (ja) | 半導体装置の製造方法 | |
| JPH02863B2 (ja) | ||
| KR0138315B1 (ko) | 불휘발성 메모리소자 및 그 제조방법 | |
| KR100236073B1 (ko) | 반도체 소자의 제조방법 | |
| KR0147667B1 (ko) | 상이한 스페이서 길이를 이용한 반도체 소자의 제조 방법 | |
| JP2621686B2 (ja) | 半導体装置の製造方法 | |
| JPH11265947A5 (ja) | ||
| JPS62263668A (ja) | 半導体集積回路装置 |