JPH10274962A - ディスプレイ装置の動画補正回路 - Google Patents

ディスプレイ装置の動画補正回路

Info

Publication number
JPH10274962A
JPH10274962A JP9094902A JP9490297A JPH10274962A JP H10274962 A JPH10274962 A JP H10274962A JP 9094902 A JP9094902 A JP 9094902A JP 9490297 A JP9490297 A JP 9490297A JP H10274962 A JPH10274962 A JP H10274962A
Authority
JP
Japan
Prior art keywords
motion vector
pixel
unit
pixels
interest
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9094902A
Other languages
English (en)
Inventor
Isato Denda
勇人 傳田
Masamichi Nakajima
正道 中島
Masayuki Kobayashi
正幸 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP9094902A priority Critical patent/JPH10274962A/ja
Priority to PCT/JP1998/000888 priority patent/WO1998039764A1/ja
Priority to KR10-1999-7008113A priority patent/KR100514615B1/ko
Priority to CA002283330A priority patent/CA2283330C/en
Priority to AU61198/98A priority patent/AU732968B2/en
Priority to EP98905754A priority patent/EP0965973B1/en
Priority to DE69841762T priority patent/DE69841762D1/de
Priority to US09/380,357 priority patent/US6456337B1/en
Priority to TW087103241A priority patent/TW394914B/zh
Publication of JPH10274962A publication Critical patent/JPH10274962A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

(57)【要約】 【課題】 映像のノイズや揺らぎで補正画質が劣化する
のを防止すること。 【解決手段】 サブフィールド法で多階調画像を表示す
るPDPにおいて、動きベクトル検出部10、注目画素
を含む設定範囲S内の各画素の動きベクトルを求める動
きベクトル遅延部18、設定範囲S内の動きベクトル有
の画素数を数える計数部22、計数値Kを設定値Qと比
較する比較部24、検出部10による注目画素の動きベ
クトルが無で比較部24の出力が有るときに、設定範囲
S内の所定画素(例、左隣画素)の動きベクトルを注目
画素のものとして出力する埋立て部28、この動きベク
トルで注目画素の各サブフィールドの表示位置を補正し
た信号をPDPへ出力する動画補正部14を具備し、検
出部10で本来検出されるべき注目画素eの動きベクト
ルが映像のノイズや揺らぎで検出されない場合でも、設
定範囲S内の所定画素の動きベクトルで注目画素eの動
画補正ができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、1フレームを複数
のサブフィールド(又はサブフレーム)に時分割し、入
力映像信号の輝度レベルに対応したサブフィールドを発
光して多階調画像を表示するディスプレイ装置の動画補
正回路に関するものである。
【0002】
【従来の技術】薄型、軽量のディスプレイ装置として、
PDP(プラズマディスプレイ)やLCD(液晶ディス
プレイ)が注目されている。このPDPの駆動方式は、
従来のCRT駆動方式とは全く異なっており、ディジタ
ル化された入力映像信号による直接駆動方式である。し
たがって、パネル面から発光される輝度階調は、扱う信
号のビット数によって定まる。
【0003】PDPは、基本的特性の異なるAC型とD
C型の2方式に分けられる。AC型PDPでは、輝度と
寿命については十分な特性が得られているが、階調表示
に関しては試作レベルで最大64階調表示までの報告し
かなかった。しかし、アドレス・表示分離型駆動法(A
DSサブフィールド法)による将来の256階調の手法
が提案されている。この方法に使用されるPDPの駆動
シーケンスと駆動波形を図4(a)(b)に示す。
【0004】図4(a)において、例えば、8ビット、
256階調の場合、1フレームは、輝度の相対比が1、
2、4、8、16、32、64、128の8個のサブフ
ィールドSF1、SF2、SF3、SF4、SF5、S
F6、SF7、SF8で構成され、8画面の輝度の組み
合わせで256階調の表示を行うものとする。
【0005】図4(b)において、それぞれのサブフィ
ールドは、リフレッシュした1画面分のデータの書込み
を行うアドレス期間とそのサブフィールドの輝度レベル
を決めるサスティン期間で構成される。アドレス期間で
は、最初全画面同時に各ピクセルに初期的に壁電荷が形
成され、その後サスティンパルスが全画面に与えられ表
示を行う。サブフィールドの明るさはサスティンパルス
の数に比例し、所定の輝度に設定される。このようにし
て256階調表示が実現される。
【0006】
【発明が解決しようとする課題】上述のようなアドレス
・表示分離型駆動方式のディスプレイ装置の動画補正回
路は、従来、図5に示すように構成されていた。すなわ
ち、動きベクトル検出部10が入力端子12に入力した
映像信号に基づいて1又は複数フレーム間における画素
(例えば動画素)の動きベクトルを検出し、動画補正部
14が動きベクトル検出部10の検出値(動きベクト
ル)に基づいて入力端子12に入力した映像信号を補正
し、この補正した映像信号を出力端子16を介してPD
P(図示省略)へ出力し、注目画素の各サブフィールド
の表示位置を補正して動画補正を行っていた。
【0007】しかしながら、図5に示した従来例では、
処理対象の注目画素について動きベクトルを検出し、こ
の検出した動きベクトルに基づいて注目画素の動きを補
正するようにしていただけなので、映像信号(映像デー
タ)のノイズや揺らぎなどによって画質の劣化を招くこ
とがあるという問題点があった。すなわち、実際には動
きベクトルが有るのに、映像信号のノイズや揺らぎなど
によって動きベクトルが無いと誤った検出をした場合、
動きベクトルが無いと検出した注目画素と動きベクトル
が有ると検出した周辺画素とで異なった動画補正が行わ
れるので、動画補正によって逆に画質の劣化を招くこと
があるという問題点があった。
【0008】例えば、図6に示すように、a〜iの9画
素(3×3)を含む動画部分において、動きベクトル検
出部10が、映像信号のノイズや揺らぎ等の影響を受け
たc、e、iの3画素については動きベクトルを検出せ
ず(動きベクトル無と検出し)、映像信号のノイズや揺
らぎ等の影響を受けない残りのa、b、d、f、g、h
の6画素については動きベクトルを検出した(図中ハッ
チングで表示)ものとすると、検出した動きベクトルが
虫食い状態になってしまう。このような場合、動きベク
トルを検出したa、b、d、f、g、hの6画素につい
ては画質向上のための動画補正が行われるが、動きベク
トルを検出しないc、e、iの3画素については動画補
正が行われないため、動画補正によって逆に画質の劣化
を招いてしまうという問題点があった。
【0009】本発明は、上述の問題点に鑑みてなされた
もので、1フレームを複数のサブフィールドに時分割
し、入力映像信号の輝度レベルに対応したサブフィール
ドを発光して多階調画像を表示するディスプレイ装置に
おいて、映像信号のノイズや揺らぎ等によって動きベク
トル検出部が注目画素の動きベクトルを検出しなかった
場合(注目画素の動きベクトル無と検出した場合)にお
いても、動画補正で画質が劣化するのを防止できる動画
補正回路を提供することを目的とする。
【0010】
【課題を解決するための手段】請求項1の発明による動
画補正回路は、1フレームを複数のサブフィールドに時
分割し、入力映像信号の輝度レベルに対応したサブフィ
ールドを発光して多階調画像を表示するディスプレイ装
置において、入力映像信号に基づいて1又は複数フレー
ム間における画素の動きベクトルを検出する動きベクト
ル検出部と、注目画素と周辺画素からなる設定範囲S内
の各画素について動きベクトル検出部による動きベクト
ルを求める動きベクトル遅延部と、設定範囲S内の全画
素の中に動きベクトル有と検出された画素がいくつある
かを計数する動きベクトル数計数部と、この動きベクト
ル数計数部の計数値が設定値以上であるか否かを比較す
る計数値比較部と、動きベクトル遅延部と計数値比較部
の出力に基づいて動きベクトルを出力する動きベクトル
埋立て部と、この動きベクトル埋立て部から出力する動
きベクトルに基づいて注目画素の各サブフィールドの表
示位置を補正した信号をディスプレイ装置へ出力する動
画補正部とを具備し、動きベクトル埋立て部は、動きベ
クトル遅延部で求めた注目画素の動きベクトルが無く、
かつ計数値比較部が比較信号を出力しているときに、設
定範囲S内の動きベクトル有の画素の動きベクトルを注
目画素の動きベクトルとして出力し、前記以外のときに
動きベクトル遅延部で求めた注目画素の動きベクトルを
そのまま出力してなることを特徴とする。
【0011】動きベクトル検出部によって、1又は複数
フレーム間における画素(例えば動画素)の移動方向
(例えば画面の上方向)と移動量(例えば1フレームに
5ドット)が検出される(すなわち動きベクトルが検出
される)。動きベクトル遅延部によって設定範囲S(例
えば3×3の9画素)内の各画素についての動きベクト
ルが求められ、動きベクトル数計数部によって設定範囲
S内の全画素の中に動きベクトル有と検出された画素が
いくつあるかが計数され、この計数値が計数値比較部で
設定値と比較される。動きベクトル遅延部で求めた注目
画素の動きベクトルが無く、かつ計数値比較部が比較信
号を出力しているときに、動きベクトル埋立て部が設定
範囲S内の動きベクトル有の画素の動きベクトルを注目
画素の動きベクトルとして動画補正部へ出力する。すな
わち、注目画素の動きベクトルが無しの場合でも設定範
囲S内の動きベクトル有の画素の数が設定値以上のとき
には、注目画素の動きベクトルは動きベクトル有の画素
の動きベクトルで埋め立てられる(置き換えられる)。
このため、実際には動きベクトルがあるのに映像信号の
ノイズや揺らぎ等によって動きベクトル無と検出された
場合においても、動画補正部による動画補正で画質が劣
化するのを防止できる。
【0012】請求項2の発明は、請求項1の発明におい
て、動きベクトル埋立て部で埋め立てる動きベクトルの
特定を容易にするために、設定範囲S内の周辺画素が予
め順位付けされ、計数値比較部が比較信号を出力し、か
つ動きベクトル検出部が注目画素の動きベクトル無と検
出したときに、設定範囲S内の動きベクトル有の画素の
うちの順位付けの高い画素の動きベクトルで注目画素の
動きベクトルを埋め立てる。
【0013】請求項3の発明は、請求項1の発明におい
て、動きベクトル埋立て部で埋め立てる動きベクトルの
特定を容易にするために、計数値比較部が比較信号を出
力し、かつ動きベクトル検出部が注目画素の動きベクト
ル無と検出したときに、設定範囲S内の動きベクトル有
の画素の動きベクトルの平均値で注目画素の動きベクト
ルを埋め立てる。
【0014】請求項4の発明は、請求項1、2又は3の
発明において、動きベクトル遅延部の構成を簡単にする
ために、設定範囲S内の画素を、注目画素と周辺の8画
素からなる9画素(3×3画素)とする。
【0015】
【発明の実施の形態】以下、本発明の実施の形態例を図
面に基づき説明する。図1は本発明によるディスプレイ
装置の動画補正回路の一実施形態例を示すものである。
図1において図5と同一部分は同一符号とする。図1に
おいて、10は動きベクトル検出部で、この動きベクト
ル検出部10は、入力端子12に入力した映像信号(例
えばnビットのディジタル信号)に基づいて、1又は複
数フレーム間における画素(例えば動画素)の動きベク
トル(移動方向と移動量)を検出して出力するように構
成されている。例えば、現フレームと前フレームの映像
信号に基づいて、PDPにおける現フレーム画面の動画
素の動きベクトルを検出して出力する。
【0016】18は動きベクトル遅延部で、この動きベ
クトル遅延部18は、前記動きベクトル検出部10から
出力する動きベクトルに基づいて、注目画素と周辺画素
からなる設定範囲S(例えば3×3の9画素)内の各画
素についての動きベクトルを出力するように構成されて
いる。例えば、図2に示すように6個の1ドット遅延素
子D〜Dと2個の1ライン遅延素子LM、LMを結合し
てなり、入力端子20に入力した動きベクトルに基づい
て、図3の(a)、(b)及び図6に示した注目画素e
とその周辺画素a、b、c、d、f、g、h、iからな
る設定範囲S(3×3の9画素)内の各画素の動きベク
トルを出力する。1ドット遅延素子DはD−FF(フリ
ップフロップ)で構成され、1ライン遅延素子LMはラ
インメモリで構成されている。
【0017】22は動きベクトル数計数部で、この動き
ベクトル数計数部22は、前記動きベクトル遅延部18
から出力した動きベクトルに基づいて、設定範囲S内の
全画素a〜iの中に動きベクトル有と検出された画素が
いくつあるかを計数し、その計数値Kを出力するように
構成されている。24は計数値比較部で、この計数値比
較部24は、前記動きベクトル数計数部22による計数
値Kを設定値入力端子26に入力した設定値Qと比較
し、K≧Qのときに比較信号(例えばHレベル信号)を
出力するように構成されている。
【0018】28は動きベクトル埋立て部で、この動き
ベクトル埋立て部28は、前記計数値比較部24が比較
信号(例えばHレベル信号)を出力し、かつ前記動きベ
クトル遅延部18から出力する注目画素eの動きベクト
ル無のときに(すなわち、動きベクトル検出部10が注
目画素eの動きベクトル無を検出したとき)、設定範囲
S内の動きベクトル有の画素の中の優先順位の高い画素
の動きベクトルを注目画素の動きベクトルとして出力
し、前記以外のときに前記動きベクトル遅延部18から
出力する注目画素eの動きベクトルを出力するように構
成されている。例えば、設定範囲Sが図3の(a)、
(b)及び図6に示した9画素で、動きベクトル有の画
素が図3の(a)及び図6にハッチングで示したa、
b、d、f、g、hであるとすると、注目画素e以外の
画素a、b、c、d、f、g、h、iに予め順位付け
(例えばd、f、b、h、a、c、g、iと順位付け)
をし、動きベクトル有の画素a、b、d、f、g、hの
中の順位付けの高い画素(例えば画素d)の動きベクト
ルを注目画素eの動きベクトルとして出力する。
【0019】14は動画補正部で、この動画補正部14
は、前記動きベクトル埋立て部28から出力した動きベ
クトルに基づいて、注目画素の各フレームのn個のサブ
フィールドSFn〜SF1の表示位置を補正した信号
を、出力端子16を介してPDPへ出力するように構成
されている。例えば、前記図3の(a)及び図6に示し
た場合には、動きベクトル埋立て部28から出力した動
きベクトル(例えば画素dの動きベクトル)に基づい
て、注目画素eの各フレームのn個のサブフィールドS
Fn〜SF1の表示位置を補正した信号を出力端子16
を介してPDPへ出力する。
【0020】つぎに、図1の作用を図2及び図3を併用
して説明する。説明の便宜上、図3の(a)、(b)に
示すように、設定範囲Sを処理対象の注目画素eとその
周辺画素a、b、c、d、f、g、h、iからなる3×
3の9画素とし、これらの周辺画素に予めd、f、b、
h、a、c、g、iの順に優先順位を決めておき、計数
値比較部24の設定値Qを5とした場合について説明す
る。
【0021】(1)動きベクトル検出部10は、入力端
子12に入力したnビットの映像信号に基づいて1又は
複数フレーム間における動画素の動きベクトル(移動方
向と移動量)を検出し、動きベクトル遅延部18は、動
きベクトル検出部10から出力した動きベクトルに基づ
いて設定範囲S内の各画素a〜iについての動きベクト
ルMa〜Miを出力する。動きベクトル数計数部22
は、動きベクトル遅延部18から出力する動きベクトル
に基づいて、設定範囲S内の全画素a〜iの中に動きベ
クトル有と検出された画素がいくつあるかを計数し、そ
の計数値Kを出力する。
【0022】例えば、図3の(a)に示すように、設定
範囲S内の9画素(全画素)の中に動きベクトル有の画
素(ハッチングで示したa、b、d、f、g、h)が6
個の場合には、動きベクトル数計数部22から出力する
計数値Kは6(K=6)となり、同図の(b)に示すよ
うに動きベクトル有の画素(ハッチングで示したc、
d、f、h)が4個の場合には、動きベクトル数計数部
22から出力する計数値Kは4(K=4)となる。
【0023】(2)注目画素eの動きベクトル無(Me
=0)、K=6(図3の(a))の場合には、K≧Q
(Q=5)となるので、計数値比較部24が比較信号を
出力する(例えばHレベル信号を出力する)。このた
め、動きベクトル埋立て部28は、設定範囲S内の動き
ベクトル有の画素a、b、d、f、g、hの中の優先順
位の高い画素dの動きベクトルMdを注目画素eの動き
ベクトルとして出力する。すなわち、注目画素eの動き
ベクトルMe(=0)は、画素dの動きベクトルMdに
よって埋め立てられる。
【0024】(3)動画補正部14は、動きベクトル埋
立て部28で埋め立てられた動きベクトルMdに基づい
て、注目画素eのn個のサブフィールドSFn〜SF1
の表示位置を補正した信号を、出力端子16を介してP
DPへ出力する。このため、動きベクトル検出部10で
本来検出されるべき注目画素eの動きベクトルが、映像
信号のノイズや揺らぎ等によって検出されなかった場合
(Me=0)においても、動きベクトル埋立て部28で
埋め立てられた動きベクトルMdに基づいて、注目画素
eのn個のサブフィールドSFn〜SF1の表示位置が
補正される。
【0025】(4)注目画素eの動きベクトル無(Me
=0)、K=4(図3の(b))の場合には、K<Q
(Q=5)となるので、計数値比較部24が比較信号を
出力しない(例えば、Lレベル信号を出力する)。この
ため、動きベクトル埋立て部28は、動きベクトルMe
(=0)をそのまま注目画素eの動きベクトルとして出
力する。すなわち、注目画素eの動きベクトルMe(=
0)は周辺画素の動きベクトルで埋め立てられない。し
たがって、動画補正部14によって注目画素eのサブフ
ィールドSFn〜SF1の表示位置は補正されない。
【0026】(5)注目画素eの動きベクトル有(Me
≠0)の場合には、Kの値に拘らず動きベクトル埋立て
部28は、この動きベクトルMeを注目画素eの動きベ
クトルとして出力する。すなわち、Me≠0の場合に
は、計数値比較部24が比較信号を出力するしないに拘
らず(H、Lレベル信号に拘らず)、注目画素eの動き
ベクトルは周辺画素の動きベクトルで埋め立てられな
い。このため、動画補正部14は、この動きベクトルM
e(≠0)に基づいて注目画素eのn個のサブフィール
ドSFn〜SF1の表示位置を補正した信号を、出力端
子16を介してPDPへ出力し、注目画素eのサブフィ
ールドSFn〜SF1の表示位置が補正される。
【0027】前記実施形態例では、設定範囲S内の周辺
画素に予め順位付けをしておき、注目画素eの動きベク
トル無(Me=0)であって、かつ動きベクトル埋立て
部によって埋め立てる場合に、その埋め立てる動きベク
トルとして、設定範囲S内の動きベクトル有の画素中の
順位付けの高い画素の動きベクトル(例えばMd)を採
用するようにしたが、本発明はこれに限るものではな
い。例えば、設定範囲S内の動きベクトル有の画素につ
いての動きベクトルの平均値によって、注目画素eの動
きベクトル無(Me=0)を埋め立てるようにしてもよ
い。
【0028】例えば、図3(a)の場合には、設定範囲
S内の動きベクトル有の画素a、b、d、f、g、hの
動きベクトルMa、Mb、Md、Mf、Mg、Mhの平
均値Mmを次式(1)によって求め、この平均値Mmで
注目画素eの動きベクトル無(Me=0)を埋め立てる
ようにしてもよい。 Mm=1/6(Ma+Mb+Md+Mf+Mg+Mh)…(1)
【0029】前記実施形態例では、計数値比較部の設定
値Qが5の場合について説明したが本発明はこれに限る
ものではない。
【0030】前記実施形態例では、設定範囲Sが注目画
素とその周辺の8画素からなる9画素(3×3画素)の
場合について説明したが、本発明はこれに限るものでな
く、設定範囲SがN×M画素の場合について利用するこ
とができる。例えば、設定範囲Sが注目画素とその周辺
の24画素からなる25画素(5×5画素)の場合につ
いても利用することができる。
【0031】前記実施形態例では、ディスプレイ装置が
PDPの場合について説明したが、本発明はこれに限る
ものでなく、ディジタルディスプレイ装置(例えばLC
D)の場合について利用することができる。
【0032】
【発明の効果】請求項1の発明による動画補正回路は、
動きベクトル検出部、動きベクトル遅延部、動きベクト
ル数計数部、計数値比較部、動きベクトル埋立て部及び
動画補正部を具備し、設定範囲S内の各画素についての
動きベクトルを求め、動きベクトル有と検出された画素
がいくつあるかを計数し、計数値Kが設定値Q以上であ
るか否かを比較し、この比較信号が出力し(例えばHレ
ベル信号が出力し)、かつ注目画素が動きベクトル無
(Me=0)のときに、設定範囲S内の動きベクトル有
の画素の動きベクトルを注目画素の動きベクトルとし
て、注目画素のn個のサブフィールドSFn〜SF1の
表示位置を補正するように構成した。このため、動きベ
クトル検出部で本来検出されるべき動きベクトルが、映
像信号のノイズや揺らぎ等によって検出されなかった場
合(Me=0)においても、動きベクトル埋立て部で埋
め立てた動きベクトル(例えばMd)に基づいて、注目
画素eのn個のサブフィールドSFn〜SF1の表示位
置を補正することができ、注目画素とその周辺画素との
バラツキが無くなり、画質を損なうことなくより高度な
動画補正を行うことができる。
【0033】請求項2の発明は、請求項1の発明におい
て、設定範囲S内の周辺画素に予め順位付けし、計数値
比較部が比較信号を出力し、かつ動きベクトル検出部が
注目画素の動きベクトル無と検出したときに、動きベク
トル埋立て部によって、設定範囲S内の動きベクトル有
の画素の中の順位付けの高い画素の動きベクトルで注目
画素の動きベクトルを埋め立てるようにしたので、動き
ベクトル埋立て部で埋め立てる動きベクトルの特定を容
易にすることができる。
【0034】請求項3の発明は、請求項1の発明におい
て、計数値比較部が比較信号を出力し、かつ動きベクト
ル検出部が注目画素の動きベクトル無と検出したとき
に、動きベクトル埋立て部によって、設定範囲S内の動
きベクトル有の画素の動きベクトルの平均値で注目画素
の動きベクトルを埋め立てるようにしたので、動きベク
トル埋立て部で埋め立てる動きベクトルの特定を容易に
することができる。
【0035】請求項4の発明は、請求項1、2又は3の
発明において、設定範囲S内の画素を、注目画素とその
周辺の8画素の9画素(3×3画素)としたので、動き
ベクトル遅延部の構成を簡単にすることができる。
【図面の簡単な説明】
【図1】本発明によるディスプレイ装置の動画補正回路
の一実施形態例を示すブロック図である。
【図2】図1中の動きベクトル遅延部の具体例を示すブ
ロック図である。
【図3】設定範囲S(3×3画素)内の動きベクトル有
の画素と動きベクトル無しの画素を示すもので、(a)
は動きベクトル有の画素数Kが設定値Q(=5)以上の
場合(埋立てを行う場合)、(b)は動きベクトル有の
画素数Kが設定値Q未満の場合(埋立てを行わない場
合)の説明図である。
【図4】サブフィールド点灯方式を説明するもので、
(a)は256階調の手法における駆動シーケンスの説
明図、(b)は駆動波形図である。
【図5】従来例のディスプレイ装置の動き補正回路を示
すブロック図である。
【図6】注目画素eと周辺画素a、b、c、d、f、
g、h、iを含む動画部分中の注目画素eについて検出
されるべき動きベクトルが、映像信号のノイズや揺らぎ
で検出されなかった場合(Me=0)を示す説明図であ
る。
【符号の説明】
10…動きベクトル検出部、 12、20…入力端子、
14…動画補正部、16…出力端子、 18…動きベ
クトル遅延部、 22…動きベクトル数計数部、 24
…計数値比較部、 26…設定値入力端子、 28…動
きベクトル埋立て部、 a〜d、f〜i…周辺画素、
e…注目画素、 D…1ドット遅延素子、 K…計数
値、 LM…1ライン遅延素子、 Ma〜Mi…動きベ
クトル、Mm…設定範囲S内における動きベクトル有の
画素の動きベクトルの平均値、PDP…プラズマディス
プレイ(ディスプレイ装置の一例)、 S…注目画素e
と周辺画素a〜d、f〜iからなる設定範囲、 SF1
〜SFn…サブフィールド、 Q…設定値。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】1フレームを複数のサブフィールドに時分
    割し、入力映像信号の輝度レベルに対応したサブフィー
    ルドを発光して多階調画像を表示するディスプレイ装置
    において、前記入力映像信号に基づいて1又は複数フレ
    ーム間における画素の動きベクトルを検出する動きベク
    トル検出部と、注目画素と周辺画素からなる設定範囲S
    内の各画素について前記動きベクトル検出部による動き
    ベクトルを求める動きベクトル遅延部と、設定範囲S内
    の全画素の中に動きベクトル有と検出された画素がいく
    つあるかを計数する動きベクトル数計数部と、この動き
    ベクトル数計数部の計数値が設定値以上であるか否かを
    比較する計数値比較部と、前記動きベクトル遅延部と計
    数値比較部の出力に基づいて動きベクトルを出力する動
    きベクトル埋立て部と、この動きベクトル埋立て部から
    出力する動きベクトルに基づいて注目画素の各サブフィ
    ールドの表示位置を補正した信号を前記ディスプレイ装
    置へ出力する動画補正部とを具備し、前記動きベクトル
    埋立て部は、前記動きベクトル遅延部で求めた注目画素
    の動きベクトルが無く、かつ前記計数値比較部が比較信
    号を出力しているときに、設定範囲S内の動きベクトル
    有の画素の動きベクトルを注目画素の動きベクトルとし
    て出力し、前記以外のときに前記動きベクトル遅延部で
    求めた注目画素の動きベクトルをそのまま出力してなる
    ことを特徴とするディスプレイ装置の動画補正回路。
  2. 【請求項2】設定範囲S内の周辺画素は予め順位付けさ
    れ、動きベクトル埋立て部は、計数値比較部が比較信号
    を出力し、かつ動きベクトル検出部が注目画素の動きベ
    クトル無と検出したときに、設定範囲S内の動きベクト
    ル有の画素のうちの順位付けの高い画素の動きベクトル
    を前記注目画素の動きベクトルとして出力してなる請求
    項1記載のディスプレイ装置の動画補正回路。
  3. 【請求項3】動きベクトル埋立て部は、計数値比較部が
    比較信号を出力し、かつ動きベクトル検出部が注目画素
    の動きベクトル無と検出したときに、設定範囲S内の動
    きベクトル有の画素の動きベクトルの平均値を前記注目
    画素の動きベクトルとして出力してなる請求項1記載の
    ディスプレイ装置の動画補正回路。
  4. 【請求項4】設定範囲S内の画素は、注目画素と周辺の
    8画素からなる9画素(3×3画素)としてなる請求項
    1、2又は3記載のディスプレイ装置の動画補正回路。
JP9094902A 1997-03-06 1997-03-28 ディスプレイ装置の動画補正回路 Pending JPH10274962A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP9094902A JPH10274962A (ja) 1997-03-28 1997-03-28 ディスプレイ装置の動画補正回路
PCT/JP1998/000888 WO1998039764A1 (en) 1997-03-06 1998-03-04 Moving picture correcting circuit of display
KR10-1999-7008113A KR100514615B1 (ko) 1997-03-06 1998-03-04 디스플레이장치의 동화상 보정 회로
CA002283330A CA2283330C (en) 1997-03-06 1998-03-04 Moving picture correcting circuit of display
AU61198/98A AU732968B2 (en) 1997-03-06 1998-03-04 Moving image correcting circuit for display device
EP98905754A EP0965973B1 (en) 1997-03-06 1998-03-04 Moving picture correcting circuit of display
DE69841762T DE69841762D1 (de) 1997-03-06 1998-03-04 Bilder
US09/380,357 US6456337B1 (en) 1997-03-06 1998-03-04 Moving image correcting circuit for display device
TW087103241A TW394914B (en) 1997-03-06 1998-03-05 Dynamic picture correcting circuit for display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9094902A JPH10274962A (ja) 1997-03-28 1997-03-28 ディスプレイ装置の動画補正回路

Publications (1)

Publication Number Publication Date
JPH10274962A true JPH10274962A (ja) 1998-10-13

Family

ID=14122966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9094902A Pending JPH10274962A (ja) 1997-03-06 1997-03-28 ディスプレイ装置の動画補正回路

Country Status (1)

Country Link
JP (1) JPH10274962A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008116689A (ja) * 2006-11-06 2008-05-22 Hitachi Ltd 画像信号処理方法、画像信号処理装置、表示装置
WO2011086877A1 (ja) * 2010-01-13 2011-07-21 パナソニック株式会社 映像処理装置及び映像表示装置
JP4854159B2 (ja) * 1999-11-26 2012-01-18 エルジー エレクトロニクス インコーポレイティド 画像を処理するユニット及びその方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4854159B2 (ja) * 1999-11-26 2012-01-18 エルジー エレクトロニクス インコーポレイティド 画像を処理するユニット及びその方法
JP2008116689A (ja) * 2006-11-06 2008-05-22 Hitachi Ltd 画像信号処理方法、画像信号処理装置、表示装置
WO2011086877A1 (ja) * 2010-01-13 2011-07-21 パナソニック株式会社 映像処理装置及び映像表示装置

Similar Documents

Publication Publication Date Title
JP3758294B2 (ja) ディスプレイ装置の動画補正方法及び動画補正回路
US6894664B2 (en) Method and apparatus for processing video pictures
EP0965973B1 (en) Moving picture correcting circuit of display
KR100389514B1 (ko) 디스플레이장치의구동방법및그회로
EP1406236A2 (en) Driving method and apparatus of plasma display panel
JPH09138666A (ja) 表示装置の動画補正方法及び動画補正装置
US20040150588A1 (en) Plasma display panel and gray display method thereof
JPH10274962A (ja) ディスプレイ装置の動画補正回路
JP4158950B2 (ja) ディスプレイ装置の動画補正回路
JPH10304281A (ja) 階調表示方法
KR100578917B1 (ko) 플라즈마 디스플레이 패널의 구동 장치, 플라즈마디스플레이 패널의 화상 처리 방법 및 플라즈마디스플레이 패널
JP3624600B2 (ja) 表示装置の動画補正回路
EP1732055B1 (en) Display device
JPH1039829A (ja) ディスプレイ装置の階調歪み補正回路
JPH08278767A (ja) ディスプレイ装置の駆動方法
KR100487807B1 (ko) 플라즈마 디스플레이 패널의 의사윤곽 감소장치 및 방법
JPH1145068A (ja) 動きベクトル検出回路
JPH10161587A (ja) 表示装置の動画補正方法及び動画補正回路
JPH09171368A (ja) 表示装置の駆動方法及び駆動回路
JPH11288240A (ja) 表示装置の駆動方法及び回路
JP2001042819A (ja) 階調表示方法、及び階調表示装置
JPH10161586A (ja) 表示装置の駆動方法及び駆動回路
KR100578918B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 플라즈마디스플레이 패널의 화상 처리 방법
KR100590013B1 (ko) 플라즈마 표시 장치 및 그 화상 처리 방법
JPH10301532A (ja) 表示装置の駆動方法及び駆動回路