JPH10275427A - エラー訂正装置および方法 - Google Patents

Abstract

(57)【要約】 【課題】 エラー訂正装置において、より少ない外部Ｒ
ＡＭを用い、簡単なメモリ制御でＴＢＣ処理を行う。 【解決手段】 エラー訂正デコーダ９に供給された再生
データは、再生データのＲＦクロックに基づき、シンク
ブロック単位でＦＩＦＯ４３に書き込まれる。ＦＩＦＯ
４３からの読み出しは、ＲＦクロックよりも十分周波数
の高いシステムクロックに基づき行われる。ＦＩＦＯ４
３からのデータは、既にジッタが除去されており、同期
式のＳＤＲＡＭ３０に書き込まれる。１トラック分のデ
ータが溜まったら、読み出しが行われる。ＳＤＲＡＭ３
０に対する書き込み／読み出しの制御は、システムクロ
ックによってなされ、ＳＤＲＡＭ３０に対する書き込み
／読み出しが１シンクブロックの再生の時間より十分短
くできるので、複数の書き込み／読み出しの処理を時分
割で行うことができ、ＳＤＲＡＭ３０は、複数のデータ
系列に対して共用できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、入力信号のジッ
タを吸収し、メモリの効率的な利用を可能とした、ビデ
オテープレコーダなどに用いて好適なエラー訂正装置お
よび方法に関する。

【０００２】

【従来の技術】現在、ＤＶＣＲ（ディジタルビデオカセ
ットレコーダ）などの、Ａ／Ｖ（オーディオ／ビデオ）
信号をディジタル的に磁気テープなどの記録媒体に対し
て記録／再生する装置においては、エラー訂正のために
積符号による符号化が多く用いられている。

【０００３】この積符号による符号化においては、１シ
ンボル（例えば１バイト）単位でマトリクス状に配列さ
れたデータに対して、その列方向に対して例えばリード
ソロモン符号によってそれぞれ符号化がなされ、外符号
パリティが生成される。そして、データおよび外符号パ
リティに対して、行方向に対して符号化がなされ、内符
号パリティが生成される。このように、列方向に対して
外符号パリティが生成され、行方向に対して内符号パリ
ティが生成されることによって、積符号によるエラー訂
正符号化が行われる。このとき、データの時系列の順序
は、例えば行方向に一致している。

【０００４】図１３は、この積符号による符号化を用い
た、従来技術によるディジタル記録／再生装置の構成の
一例を示す。例えばディジタルビデオデータが記録デー
タとしてインターフェイス１００を介してＢＲＲ(Bit R
ate Reduction)エンコーダ１０１に供給される。このＢ
ＲＲエンコーダ１０１では、供給された記録データに対
してデータ圧縮が施される。圧縮された記録データは、
上述した積符号によるエラー訂正符号化を行うエラー訂
正エンコーダ１０２に供給される。

【０００５】このエラー訂正エンコーダ１０２は、ＲＡ
Ｍ（図示しない）と接続されており、供給された記録デ
ータは、このＲＡＭに書き込まれる。そして、供給され
ＲＡＭメモリに書き込まれたたこの記録データに対し
て、上述のように、外符号パリティおよび内符号パリテ
ィが生成され、積符号のエラー訂正符号化がなされる。
符号化されたこの記録データは、上述の行方向に従って
ＲＡＭから読み出され、記録のためのアンプなどを含む
記録駆動部１０３に供給され、磁気ヘッド１０４によっ
て磁気テープ１０５に記録される。

【０００６】このときの記録は、例えば、磁気ヘッド１
０４が回転ドラム上に設けられ、この磁気ヘッド１０４
によって磁気テープ１０５に対して斜めにトラックを形
成するような、ヘリカルスキャン方式で以て行われ、さ
らに、互いに異なる角度を有する１組の磁気ヘッドによ
って、隣接するトラックにおいてアジマスが異ならされ
記録される、アジマス方式が用いられる。

【０００７】例えば、回転ドラムに対して、互いにアジ
マスの等しい磁気ヘッドＡおよびＣとが並べて設けら
れ、これらヘッドＡおよびＣと対向する位置に、互いに
アジマスの等しい磁気ヘッドＢおよびＤとが同様に並べ
て設けられる。回転ドラムには、例えば１８０°の巻き
付け角で以て磁気テープ１０５が巻き付けられ、回転ド
ラムの１８０°の回転に同期して、ヘッドＡおよびＣの
組ではヘッドＡおよびＣが切り換えられ、同様に、ヘッ
ドＢおよびＤの組ではヘッドＢおよびＤが切り換えられ
る。これにより、隣接するトラックのアジマスが互いに
異なるトラックＡ，Ｂ，Ｃ，Ｄ，・・・が形成される。

【０００８】磁気テープ１０５に記録されたデータが磁
気ヘッド１０６によって読み出され、再生ＲＦ信号とさ
れる。この再生ＲＦ信号は、イコライザ１０７を介して
内符号デコーダ１０８に供給される。内符号デコーダ１
０８では、この再生ＲＦ信号を所定のサンプリング周波
数でサンプリングして、再生データに変換する。そし
て、この再生データに対して、内符号によるエラー訂正
が行われる。１トラックの再生データは、複数のシンク
ブロックと称されるデータ単位からなり、この内符号デ
コーダ１０８におけるエラー訂正処理は、このシンクブ
ロック単位でなされる。

【０００９】すなわち、データの各行に対して配された
内符号パリティに基づき、各行毎にエラー訂正が行われ
る。そして、エラー訂正結果として、エラーフラグが各
行のシンボルに対して付される。これは、例えば、エラ
ー数が符号の持つエラー訂正能力を上回り、エラーが訂
正されずに残っている場合、エラーが存在することを示
すために、その行の全シンボルに対してエラーフラグが
付される。

【００１０】なお、この内符号デコーダ１０８は、通常
１つのＩＣ（集積回路）によって構成される。

【００１１】内符号のエラー訂正がなされたこの再生デ
ータは、ＲＡＭ１０９に書き込まれる。この内符号デコ
ーダ１０８は、ＲＡＭ１０９に対するアドレス制御を行
うことができるもので、このＲＡＭ１０９に書き込まれ
る再生データは、内符号デコーダ１０８によってアドレ
ス制御され、ＲＡＭ１０９におけるアドレス空間内に配
置される。

【００１２】このようにして、内符号デコーダ１０８に
おいて内符号によるエラー訂正が行われると、このエラ
ー訂正された再生データがＲＡＭ１０９から読み出され
る。このとき、デコーダ１０８によるアドレス制御によ
って、再生データは、ＲＡＭ１０９の積符号の列方向に
向かって読み出される。したがって、このＲＡＭ１０９
において、外符号の方向にデータの順序が読み替えられ
る。

【００１３】こうして外符号方向に読み替えられた再生
データは、外符号デコーダ１１０に供給され、外符号デ
コーダ１１０によって外符号によるエラー訂正が行われ
る。すなわち、データの各列に対して配された外符号パ
リティに基づき、各列毎にエラー訂正が行われる。この
外符号によるエラー訂正の際には、外符号と共に、内符
号デコーダ１０８における復号化の際に各シンボルに対
して付されたエラーフラグも用いられる。

【００１４】外符号デコーダ１１０においてエラー訂正
されたこの再生データは、ＲＡＭ１１１に書き込まれ
る。この外符号デコーダ１１０は、ＲＡＭ１１１に対す
るアドレス制御を行うことができるもので、このＲＡＭ
１１１に書き込まれる再生データは、外符号デコーダ１
１０によってアドレス制御され、ＲＡＭ１０９における
アドレス空間内に配置される。

【００１５】そして、エラー訂正結果として、エラーフ
ラグが各シンボルに対して付される。これは、例えば、
エラー数が符号の持つエラー訂正能力を上回り、エラー
訂正が行われなかった場合、エラーが存在することを示
すために付される。

【００１６】外符号デコーダ１１０において外符号によ
るエラー訂正が行われると、このエラー訂正された再生
データがＲＡＭ１１１から読み出される。このとき、デ
コーダ１１０によるアドレス制御によって、再生データ
は、ＲＡＭ１１１のアドレス空間における行方向に向か
って読み出される。したがって、このＲＡＭ１１１にお
いて、ＲＡＭ１０９からの読み出しの際に読み替えられ
た読み出し方向が再び読み替えられ、最初の読み出し方
向、すなわち、本来のデータ順に戻される。

【００１７】このようにして、内符号および外符号によ
るエラー訂正が行われたこの再生データは、ＢＲＲデコ
ーダ１１２に供給される。このＢＲＲデコーダ１１２に
おいて、記録時にデータに施されたデータ圧縮が解かれ
る。圧縮を解かれたこの再生データは、インターフェイ
ス１１３を介してディジタルビデオデータとして外部に
出力される。

【００１８】

【発明が解決しようとする課題】ところで、磁気ヘッド
１０６によって磁気テープ１０５から読み出された再生
データには、ジッタが存在する。このジッタは、例えば
磁気テープ１０５の伸縮や、磁気ヘッド１０６が設けら
れる回転ドラムの回転むらといった、様々な時間軸変動
に起因して発生する。図１４は、この様々なジッタの例
を概念的に示す。図１４Ａ〜図１４Ｃのそれぞれは、磁
気ヘッド１０６で読み出され、イコライザ１０７を介し
て内符号デコーダ１０８に供給された再生ＲＦ信号であ
る。

【００１９】図１４Ａは、このジッタを、トラック単位
で見た例である。再生ＲＦ信号において、標準的な時間
に対して長い時間かけて読み出されるデータや、短い時
間で読み出されるデータが存在していることがわかる。
これを細かく見ると、図１４Ｂに示されるように、シン
クブロック単位のジッタを含むことがわかる。さらに細
かく見ると、このジッタは、ＲＦクロック単位のジッタ
を含むことがわかる（図１４Ｃ）。なお、ここでいうＲ
Ｆクロックは、再生データ中に含まれるタイミング信号
を意味する。

【００２０】内符号デコーダ１０８では、所定のシステ
ムクロックに基づきエラー訂正処理が行われる。そのた
め、正しいエラー訂正処理を行うためには、再生ＲＦ信
号に含まれるこれらのジッタを、ＴＢＣ(Time Base Cor
recter) 処理を施し取り除く必要がある。従来では、こ
のＴＢＣ処理を、２つの外部ＲＡＭを用い、それぞれの
ＲＡＭで交互に書き込みと読み出しを、バンク切り換え
処理によって切り換えて行っていた。

【００２１】この従来技術によるＴＢＣ処理を、図１５
および図１６を用いて説明する。なお、図１５で示され
るエラー訂正エンコーダ１２０は、上述の内符号デコー
ダ１０８および外符号デコーダ１１０とが１つにまとめ
られたものに相当する。エラー訂正符号エンコーダ１２
０に対して、例えば磁気ヘッドＡおよびＣから供給され
た１トラック分の再生データが交互に、ＲＦ入力として
供給される。図１６Ａに示されるように、トラック単位
で供給されたこの再生データは、ジッタを含む。

【００２２】この再生データは、図１６Ｂおよび図１６
Ｃに示されるように、ＲＡＭ−ＡおよびＲＡＭ−Ｂに対
してトラック単位で交互に書き込まれる。上述の例で
は、ＲＡＭ１０９および１１１をＲＡＭ−ＡおよびＲＡ
Ｍ−Ｂとしてそれぞれ用いることができる。そして、一
方のＲＡＭ、例えばＲＡＭ−Ａに書き込みがなされてい
るときには、システムクロックに基づき、他方のＲＡ
Ｍ、例えばＲＡＭ−Ｂから読み出しがなされる。ＲＦ入
力は、このように、２つのＲＡＭを用い、図１６Ｄに示
されるように、システムクロックに基づきＴＢＣ処理が
施された信号として出力される。

【００２３】このように、従来のＴＢＣ処理では、１入
力系統、例えば片アジマス入力（例えば上述の磁気ヘッ
ドＡおよびＣの組に対応する入力）に対して、書き込み
用および読み出し用の、２つのＲＡＭが必要とされた。
そのため、複数系統のＲＦ入力系統を有する場合には、
複数系統のそれぞれに対して外部ＲＡＭが２個ずつ必要
であるという問題点があった。

【００２４】例えば、上述した、磁気ヘッドＡおよびＣ
の組，磁気ヘッドＢおよびＤの組の２つのＲＦ入力系統
を有する場合には、２（系統）×２（個）＝４（個）の
外部ＲＡＭが必要であった。

【００２５】また、実装上では、内符号デコーダ１０８
を構成するＩＣにおいて、これら複数の外部ＲＡＭをコ
ントロールするための、コントロール，アドレス，およ
びデータバス用の外部ピンがそれぞれ必要とされる。そ
のため、複数のＲＦ入力系統に対応させた内符号デコー
ダ１０８のＩＣは、ピン数が多くなり、パッケージも大
きくなり、コストも嵩んでしまうという問題点があっ
た。それと共に、設計上でも手間がかかり、装置の規模
も小さくできないという問題点があった。

【００２６】さらに、外部ＲＡＭ−ＡおよびＲＡＭ−Ｂ
は、書き込みと読み出しのタイミングが異なり、また、
書き込みと読み出しのクロックレートが異なるため、非
同期式のメモリを用いなければならず、メモリ制御が複
雑になるという問題点があった。

【００２７】したがって、この発明の目的は、より少な
い外部ＲＡＭを用い、且つ簡単なメモリ制御でＴＢＣ処
理を行うようなエラー訂正装置および方法を提供するこ
とにある。

【００２８】

【課題を解決するための手段】この発明は、上述した課
題を解決するために、積符号によってエラー訂正符号化
されたデータを復号化するようにしたエラー訂正装置に
おいて、入力されたデータの時間軸補正を第１のデータ
単位で行う時間軸補正手段と、時間軸補正手段で時間軸
補正されたデータに対して、内符号によるエラー訂正を
第１のデータ単位で行う内符号デコーダと、内符号デコ
ーダによるエラー訂正が行われた後に外符号によるエラ
ー訂正を行う外符号デコーダと、内符号デコーダによる
エラー訂正が行われたデータおよび外符号デコーダによ
るエラー訂正が行われたデータとを格納するためのメモ
リとを有することを特徴とするエラー訂正装置である。

【００２９】また、この発明は、上述した課題を解決す
るために、積符号によってエラー訂正符号化されたデー
タを復号化するようにしたエラー訂正方法において、入
力されたデータの時間軸補正を第１のデータ単位で行う
時間軸補正のステップと、時間軸補正のステップで時間
軸補正されたデータに対して、内符号によるエラー訂正
を第１のデータ単位で行うステップと、内符号によるエ
ラー訂正が行われた後に外符号によるエラー訂正を行う
ステップと、内符号によるエラー訂正が行われたデータ
および外符号によるエラー訂正が行われたデータとを格
納するためのメモリとを有することを特徴とするエラー
訂正方法である。

【００３０】上述したように、この発明は、内符号によ
るエラー訂正が行われる前に、内符号によるエラー訂正
を行うデータ単位で入力データが時間軸補正されるた
め、入力データのジッタを早い段階で取り除くことがで
きると共に、時間軸補正のためのメモリが小さくて済
む。

【００３１】

【発明の実施の形態】以下、この発明の実施の一形態
を、図面を参照しながら説明する。図１は、この発明に
よるエラー訂正装置が適用されたディジタルビデオ記録
／再生装置の構成の一例を概略的に示す。この発明は、
積符号によって符号化されたデータが記録された磁気テ
ープ６から再生された信号に対するエラー訂正を行うエ
ラー訂正デコーダ９に対して、例えばＦＩＦＯ(Fast I
n,Fast Out)といった、レジスタあるいは容量の小さな
ＲＡＭを設け、このデコーダ９におけるＴＢＣ処理を、
このＦＩＦＯを用い、シンクブロック単位で行う。

【００３２】図１において、例えばビデオデータおよび
４チャンネルのオーディオデータからなるＡ／Ｖデータ
が含まれる記録データがインターフェイス１を介してＢ
ＲＲエンコーダ２に供給される。このＢＲＲエンコーダ
２では、供給された記録データに対してデータ圧縮が施
される。この圧縮は、例えば、ＢＲＲエンコーダ２に供
給されたデータがブロック化されＤＣＴ変換され、量子
化され、可変長符号化されることによって行われる。こ
のようにして圧縮された記録データは、エラー訂正エン
コーダ３に供給される。

【００３３】このエラー訂正エンコーダ３は、ＲＡＭ
（図示しない）と接続されており、供給された記録デー
タは、このＲＡＭに書き込まれる。そして、供給されＲ
ＡＭメモリに書き込まれたこの記録データに対して、上
述の従来技術において説明したように、外符号パリティ
および内符号パリティが生成され、積符号のエラー訂正
符号化される。この、内符号および外符号の積符号が完
結するデータの大きさを、エラー訂正ブロックと称す
る。

【００３４】エラー訂正エンコーダからの符号化データ
は、上述の行方向に従ってＲＡＭから読み出され、記録
のためのアンプなどを含む記録駆動部４に供給され、磁
気ヘッド５によって磁気テープ６に記録される。この記
録は、回転ドラム上に設けられた磁気ヘッド５によって
磁気テープ６に対して斜めにトラックが形成される、ヘ
リカルスキャン方式で以て行われ、さらに、互いに異な
る角度を有する１組の磁気ヘッドによって、隣接するト
ラックにおいてアジマスが異ならされ記録される、アジ
マス方式が用いられる。

【００３５】この記録方式の一例として、図２に示され
るように、回転ドラム上に４個の磁気ヘッド５が設けら
れ、各ヘッドに対応するチャンネルをＡ，Ｂ，Ｃ，Ｄと
した場合、図３に示されるように、これら４個の磁気ヘ
ッド４によってＡ，Ｂ，Ｃ，Ｄの順でトラックが形成さ
れる。また、これらのうち、ＡおよびＣ，ＢおよびＤが
それぞれアジマスが一致するトラックである。このと
き、互いにアジマスの異なる、隣接した２トラック（Ａ
およびＢチャンネル、並びにＣおよびＤチャンネル）を
１組としてセグメントが構成される。また、４チャンネ
ルあるオーディオデータは、例えば、トラックに対して
中央部に、ビデオデータに挟まれるように配される。

【００３６】再生のための磁気ヘッド７Ａ〜７Ｄも、磁
気ヘッド５Ａ〜５Ｄとはそれぞれ例えば９０°異なる角
度に同様に配置される。これら磁気ヘッド７Ａ〜７Ｄの
それぞれに対して１つずつチャンネルが割り当てられ
る。そして、以下磁気ヘッド７Ａおよび７Ｃの組から得
られる再生データを「チャンネルＡ／Ｃの再生データ」
と称し、磁気ヘッド７Ｂおよび７Ｄの組から得られる再
生データを「チャンネルＢ／Ｄの再生データ」と称す
る。他の類似の表現についても、同様に記載する。

【００３７】磁気テープ６に記録されたデータが磁気ヘ
ッド７によって、上述した、記録データが記録された順
序に従って読み出され、再生データとされる。この再生
データには、ジッタが含まれる。この読み出された再生
データは、イコライザ８を介してエラー訂正デコーダ９
に供給される。このエラー訂正デコーダ９は、内符号に
よるエラー訂正を行う内符号デコーダと、外符号による
エラー訂正を行う外符号デコーダとが１つの集積回路と
して構成され、接続されたＲＡＭ１０に対するアドレス
制御を行うことができる。

【００３８】なお、このエラー訂正デコーダ９は、複数
の入力系統に対する処理を行うことが可能とされる。そ
の際、互いに同アジマスの再生データが供給される。例
えば、エラー訂正デコーダ９には、チャンネルＡ／Ｃの
再生データが供給される。一方、アジマスの異なる入力
系統に対しては、別にイコライザ８’およびエラー訂正
デコーダ９’が設けられる。すなわち、チャンネルＢ／
Ｄの再生データは、例えば、図示されない対応するイコ
ライザ８’を介して、同じく図示されないエラー訂正デ
コーダ９’に供給される。これらイコライザ８’および
エラー訂正デコーダ９’は、共にイコライザ８およびエ
ラー訂正デコーダ９と同じ構成のものであるため、詳細
な説明を省略する。

【００３９】エラー訂正デコーダ９において、供給され
た再生データから後述する方法によってジッタを取り除
かれ、内符号によるエラー訂正を施され、アドレス制御
されＲＡＭ１０に書き込まれる。こうして、１エラー訂
正ブロック分のデータがＲＡＭ１０にたまると、外符号
によるエラー訂正を行うために、外符号方向にデータが
読み出され、エラー訂正デコーダ９に供給される。供給
されたこのデータは、外符号によるエラー訂正を施さ
れ、再びＲＡＭ１０に書き込まれる。このようにして１
エラー訂正ブロック分のエラー訂正が終了すると、エラ
ー訂正デコーダ９の制御によってＲＡＭ１０からデータ
が内符号方向（元のデータの順序）に読み出され、出力
される。このとき、エラーが符号の持つエラー訂正能力
を超えて存在したときには、データに対して所定の位置
にエラーフラグが付され出力される。

【００４０】このＲＡＭ１０におけるこれら内符号およ
び外符号によるエラー訂正時のデータ入出力の際には、
Ａ／Ｖデータにおけるビデオデータおよびオーディオデ
ータのそれぞれにおける処理単位の違いがあり、また、
１つのＲＡＭで外符号によるエラー訂正のためおよびエ
ラー訂正後の出力のためのデータの読み替えが生じるた
め、ＲＡＭ１０に対するデータの書き込みおよび読み出
しのタイミングが交錯する。そのため、このＲＡＭ１０
に対するデータの書き込みおよび読み出しのタイミング
の制御は、エラー訂正デコーダ９の制御により時分割で
行われる。

【００４１】このエラー訂正デコーダ９から出力された
再生データは、ＢＲＲデコーダ１１に供給される。この
ＢＲＲデコーダ１１において、記録時にデータに施され
たデータ圧縮が解かれる。例えば、ＢＲＲデコーダ１１
に供給されたデータが可変長復号化され逆量子化され、
逆ＤＣＴ変換され逆ブロック変換されることによって圧
縮が解かれる。このようにして圧縮を解かれたこの再生
データは、インターフェイス１２を介してディジタルビ
デオデータとして外部に出力される。

【００４２】なお、エラー訂正デコーダ９においてエラ
ー訂正しきれずに、エラーフラグが付されたデータに関
しては、この後、例えば補間などの手法を用いてエラー
修整がなされる。

【００４３】図４および図５は、上述のエラー訂正ブロ
ックの構成の一例を概略的に示す。この例では、１フレ
ームのデータが磁気テープ上に形成された１２トラック
によって構成される。また、上述したように、互いにア
ジマスの異なる、隣接した２トラックを１組としてセグ
メントが構成されており、１フレームは、１２トラック
＝６セグメントから成る。これらセグメントには、０〜
５までセグメント番号が付けられる。

【００４４】図４に示されるビデオデータの例において
は、図４Ａの如くこの１２フレーム中の１トラックが図
４Ｂに示される１エラー訂正ブロックを形成する。例え
ば２１７バイト×２２６バイトのデータ配列から成るビ
デオデータに対して、矢印ｂの方向に、各列のデータが
例えば（２５０，２２６）リードソロモン符号によって
符号化され、２４バイトの外符号パリティが生成され
る。さらに、これらビデオデータおよび外符号パリティ
に対して、矢印ａの方向に、各行のデータが例えば（２
２９，２１７）リードソロモン符号によって符号化さ
れ、１２バイトの内符号パリティが生成される。また、
各々のデータ行の先頭には、それぞれ２バイトの大きさ
を有するシンクデータおよびＩＤが配される。

【００４５】図５は、オーディオデータにおけるエラー
訂正ブロックの構成の一例を示す。図５Ａに示されるよ
うに、オーディオデータは、１フレーム分の１２トラッ
クのうち６トラックで１エラー訂正ブロックを形成する
（図５Ｂ）。例えば２１７バイト×１２バイトのデータ
配列から成るオーディオデータに対して、矢印ｂの方向
に、例えば（２４，１２）リードソロモン符号によって
符号化され、１２バイトの外符号パリティが生成され
る。さらに、これらビデオデータおよび外符号パリティ
に対して、矢印ａの方向に、例えば（２２９，２１７）
リードソロモン符号によって符号化され、１２バイトの
内符号パリティが生成される。また、それぞれのデータ
行の先頭には、シンクデータおよびＩＤが配される。

【００４６】図６は、これらエラー訂正ブロックにおけ
る１シンクブロックの構成を、ビデオデータを例にとっ
て概略的に示す。先頭の２バイトはシンクデータであ
る。続く２バイトはＩＤであって、この１シンクブロッ
クの１トラック内での番号（セグメント番号）やシンク
ブロック番号などが記される。このＩＤに２１７バイト
のビデオデータ（または外符号パリティ）および内符号
パリティが続く。磁気テープに対する記録データは、こ
のシンクブロックが連続したものである。

【００４７】図７は、上述のエラー訂正デコーダ９の構
成の一例を示す。このエラー訂正デコーダ９は、１つの
集積回路として構成される。上述したように、このエラ
ー訂正デコーダ９は、磁気ヘッドの２つのアジマスのう
ちの片アジマスに対応している。この例では、チャンネ
ルＡ／Ｃの再生データが供給される。

【００４８】チャンネルＡ／Ｃの再生データが、ＲＦ入
力としてイコライザ８からシリアル／パラレル変換回路
（以降、Ｓ／Ｐと称する）４０に供給される。このＲＦ
入力は、このＳ／Ｐ４０において、例えば８ビットパラ
レルデータとされる。このパラレルデータがシンク検出
回路４１に供給され、ＲＦクロックからなるシンクデー
タを検出され、レートコンバータ４２に供給される。

【００４９】このレートコンバータ４２は、内部にＦＩ
ＦＯ４３を有しており、供給されたデータに対してシン
クブロック単位でＴＢＣ処理を行う。詳細は後述する
が、この処理は、シンクブロック単位で、シンク検出回
路４１で検出されたシンクデータに基づきＦＩＦＯ４３
に書き込まれた再生データが十分に高い周波数のシステ
ムクロック、例えばクロック周波数４６．４ＭＨｚのシ
ステムクロックに基づき読み出されることによってなさ
れる。

【００５０】この処理により、再生データのジッタがシ
ンクブロック単位で取り除かれると共に、クロックの乗
せ替えがなされる。この例では、例えば再生データのデ
ータレート１１．７ＭＨｚが４６．４ＭＨｚに変換され
る。このように高いレートに変換するのは、後述のメモ
リコントローラでデータの書き込みおよび読み出しを時
分割処理で以て行うためである。レートコンバータ４２
でシンクブロック単位でジッタを取り除かれると共に、
レートを上げられた再生データは、ミックス回路４４を
介して内符号デコーダ２３に供給される。

【００５１】なお、後述するように、このエラー訂正デ
コーダ９には、複数系統、例えばチャンネルＡ／Ｃおよ
び他のチャンネルとの２系統の入力を供することができ
る。この他のチャンネル再生データに対しても、Ｓ／Ｐ
４０’，シンク検出回路４１’，およびＦＩＦＯ４３’
を有するレートコンバータ４２’とで、チャンネルＡ／
Ｃの再生データと同様な処理が施される。処理された他
チャンネルの再生データは、ミックス回路４４に供給さ
れ、もう一方のチャンネルの再生データと混合される。

【００５２】内符号デコーダ２３では、１シンクブロッ
ク毎に内符号によるエラー訂正が行われる。このとき、
符号の持つエラー訂正能力を超えたエラーがデータに含
まれるときには、エラー訂正は行われず、エラーがある
ことを示すフラグがデータに付される。

【００５３】また、このときのエラー訂正情報がエラー
カウンタ２４に供給される。そして、このエラーカウン
タ２４において内符号エラー訂正デコーダ２３における
エラー数がカウントされ、カウント結果がバス２５を介
してインターフェイス２６に供給される。一方、内符号
エラー訂正デコーダ２３でエラー訂正された再生データ
は、ＩＤ補間回路２７に供給される。

【００５４】ＩＤ補間回路２７に供給された再生データ
は、内部処理のためのＩＤの付け替えなどが行われ、デ
スクランブル回路２８は、エンコーダ側のスクランブル
回路によるスクランブルと逆の処理を行うもので、例え
ば‘１１１１’や‘００００’といったような同レベル
の信号の連続が起きないようにされる。このデスクラン
ブル回路２８の出力は、メモリコントローラ２９に供給
される。

【００５５】このメモリコントローラ２９には、上述の
図１におけるＲＡＭ１０に対応するメモリとして、ＳＤ
ＲＡＭ(Syncronous DRAM) ３０が接続される。このＳＤ
ＲＡＭ３０に対するアドレス制御やデータの書き込み，
読み出しの制御がこのメモリコントローラ２９によって
行われる。ＳＤＲＡＭ３０は、クロック同期式のＲＡＭ
であり、例えば１６Ｍｂｉｔの容量のものが用いられ
る。

【００５６】また、このメモリコントローラ２９におい
て、供給された再生データをＳＤＲＡＭ３０に書き込む
か、ビデオ外符号デコーダ３１に供給するか、また、そ
のまま出力するかなどの判断もなされる。この判断は、
例えば、再生データに対してこのエラー訂正デコーダ内
部で付加された情報に基づいて行ってもよい。また、外
部からインターフェイス２６を介して供給された情報に
基づいて行うこともできる。

【００５７】再生データに対して外符号によるエラー訂
正が必要な場合には、このメモリコントローラ２９の制
御によって、供給されたこのデータがＳＤＲＡＭ３０に
書き込まれ、外符号方向に読み替えられビデオ外符号デ
コーダ３１に供給される。供給されたこのデータは、ビ
デオ外符号デコーダ３１により外符号によるエラー訂正
がなされ、エラー訂正結果として外符号エラーフラグが
付される。そして、エラー訂正されたこの再生データが
メモリコントローラ２９を介してＳＤＲＡＭ３０に書き
込まれる。そして、ＳＤＲＡＭ３０から時系列方向にデ
ータが読み出され、メモリコントローラ２９を介して外
部に出力される。

【００５８】また、再生データに対してエラー訂正が必
要無い場合には、このデータは、メモリコントローラ２
９からビデオ外符号デコーダ３１に送られること無く外
部に出力される。この場合、データがＳＤＲＡＭ３０か
ら読み出されて出力される場合と、メモリコントローラ
２９からそのまま出力される場合とがある。このデータ
のエラー訂正の制御については、後述する。

【００５９】読み出されたオーディオデータは、オーデ
ィオ外符号エラー訂正デコーダ３２に供給される。そし
て、このデコーダ３２で外符号によるエラー訂正が行わ
れる。このとき、この１つのエラー訂正デコーダ９には
例えばＡおよびＣチャンネルといった、片アジマスのデ
ータしか供給されない。上述のビデオデータと異なり、
６トラックで１エラー訂正ブロックが形成されるオーデ
ィオデータについては、片アジマスのデータだけではエ
ラー訂正ブロックが形成されず、エラー訂正を行うこと
ができない。そのため、他方のエラー訂正デコーダ（図
示しない）からこのエラー訂正デコーダ９のオーディオ
外符号デコーダ３２に対して、例えばＢおよびＤチャン
ネルのデータが供給される。一方、ＡおよびＣチャンネ
ルの再生オーディオデータが他方のエラー訂正デコーダ
のオーディオ外符号デコーダに対して供給される。

【００６０】なお、このオーディオデータに対する外符
号によるエラー訂正の際にも、データに符号が持つエラ
ー訂正能力を超えてエラーが存在した場合には、エラー
フラグがオーディオ再生データに対して付される。

【００６１】このようにして、エラー訂正された再生オ
ーディオデータは、レートコンバータ３３に供給され、
例えば２５６ｆｓ（１２．３ＭＨｚ）であるオーディオ
信号のクロックに乗せ替えられる。レートコンバータ３
３からのオーディオデータがデシャッフリング回路３４
において時間軸方向に正しく並べ替えられコンシール回
路３５に供給される。このコンシール回路３５では、デ
ータに付されたエラーフラグに基づいてデータ修整が行
われる。そして、この修整された再生オーディオデータ
が外部に出力される。

【００６２】なお、メモリコントローラ２９に供給され
たビデオデータから、ビデオＶＡＵＸ回路３６によって
ＶＡＵＸデータが抜き出される。また、オーディオＡＵ
Ｘ回路３７によってオーディオ外符号デコーダ３２の出
力からＡＡＵＸデータが抜き出される。抜き出されたこ
のＶＡＵＸデータおよびＡＡＵＸデータがバス２５およ
びインターフェイス２６とを介して、外部の機器などに
送られる。ここで、ＶＡＵＸデータおよびＡＡＵＸデー
タは、それぞれビデオデータおよびオーディオデータに
関連する補助的なデータである。

【００６３】また、エラー訂正デコーダ９において用い
られる、各種タイミング信号、例えばレートコンバータ
４２に供給される周波数４６．４ＭＨｚのクロックは、
タイミング信号発生回路３８によって生成される。ま
た、エラーカウンタ２４には、上述したように、内符号
エラー訂正デコーダ２３およびビデオ外符号デコーダ３
１における、デコード時のエラー数が供給されている。
供給されたこれらの信号に基づいてこのエラーカウンタ
２４でカウントされたエラー数は、バス２５およびイン
ターフェイス２６を介して外部に送られる。これによ
り、エラーレートの計測などを行うことができる。

【００６４】次に、エラー訂正デコーダ９における、上
述のレートコンバータ４２（あるいは４２’）によるＴ
ＢＣ処理について説明する。図８は、このＴＢＣ処理を
説明するために簡略化された、エラー訂正デコーダ９の
構成を示す。例えばチャンネルＡ／Ｃの再生データがＲ
Ｆクロックに基づき、ＦＩＦＯ４３に対して、シンクブ
ロック単位で書き込まれる。書き込まれた再生データ
は、このＦＩＦＯ４３から、例えば４６．４ＭＨｚであ
るシステムクロックに基づき、シンクブロック単位で読
み出され、外部ＲＡＭ（ＳＤＲＡＭ）３０に書き込まれ
る。

【００６５】実際には、ＦＩＦＯ４３から読み出された
再生データは、内符号デコーダ２３で内符号による復号
化がなされ、ＩＤ補間回路２７およびデスクランブル回
路２８を介して、メモリコントローラ２９にアドレス制
御がなされ、外部ＲＡＭ３０に対して書き込まれる。

【００６６】図９を用いて、このＴＢＣ処理を説明す
る。エラー訂正デコーダ９にＲＦ入力として供給される
再生データは、トラック単位で見た場合、図９Ａのよう
に、ジッタを含んでいる。これを、さらに詳細に、シン
クブロック単位で見たのが図９Ｂ〜図９Ｄである。供給
された再生データは、図９Ｂに示されるように、シンク
ブロック単位でジッタを含んでいる。この再生データが
ＦＩＦＯ４３に対して書き込まれる（図９Ｃ）。この書
き込みは、シンク検出回路４１でシンクデータとして検
出された、略１１．７ＭＨｚの、ジッタを含むＲＦクロ
ックに基づいてなされる。

【００６７】ＦＩＦＯ４３からの再生データの読み出し
は、この例では４６．４ＭＨｚであるシステムクロック
に基づきなされる。すなわち、図９Ｃに一例が示される
ように、標準の１シンクブロックを読み出す間隔で以
て、所定の位置でＦＩＦＯ４３からの読み出しが開始さ
れる。システムクロックは、ＲＦクロックに比べて高い
周波数に設定されているため、このように、書き込みよ
りも速く読み出しが行われる。読み出された再生データ
は、メモリコントローラ２９の制御に基づき、エラー訂
正デコーダ９の外部に接続されたＳＤＲＡＭ３０に書き
込まれる。

【００６８】上述したように、このＳＤＲＡＭ３０で
は、外符号の復号化のために、データの読み替えが行わ
れる。したがって、ＳＤＲＡＭ３０に対して、１トラッ
ク分のデータが書き込まれた後に、ＳＤＲＡＭ３０から
のデータの読み出しが開始される。このＳＤＲＡＭ３０
からのデータの読み出しは、システムクロックに基づ
き、シンクブロック単位で行われる。

【００６９】図９Ｄは、このＳＤＲＡＭ３０における、
書き込みおよび読み出しのタイミングの一例を示す。こ
のように、ＳＤＲＡＭ３０では、再生データの書き込み
および読み出しは、シンクブロック単位で以て、書き込
みと読み出しとがぶつからないように、時分割でなされ
る。これは、システムクロックが４６．４ＭＨｚと、標
準の１シンクブロックを読み出す時間に対して十分高い
周波数に基づき設定されているために、可能とされる。
この時分割処理については、後述する。

【００７０】図９Ｅは、ＳＤＲＡＭ３０から見た、再生
データの書き込みおよび読み出しの様子の一例を示す。
ＳＤＲＡＭ３０に書き込まれるデータは、シンクブロッ
ク単位でジッタが除去されているにすぎないので、トラ
ック単位で見ると、図９Ｅの上側に示されるように、様
々な長さのトラックが存在する。しかしながら、ＳＤＲ
ＡＭ３０からの再生データの読み出しは、システムクロ
ックに基づきなされるため、結果的にシンクブロック単
位以上のジッタも除去され、全体的にＴＢＣ処理が施さ
れることになる。したがって、図９Ｅの下側に示される
ように、トラックの長さも一定とされる。

【００７１】次に、メモリコントローラ２９によるＳＤ
ＲＡＭ３０の時分割制御について、図１０を用いて説明
する。図中、セグメント０〜５は、それぞれのセグメン
トに対して設けられたＳＤＲＡＭ３０における領域を示
し、また、オーディオ０〜３は、それぞれのオーディオ
データの１エラー訂正ブロックに対して設けられたＳＤ
ＲＡＭ３０における領域を示す。例えば３０フレーム／
１秒である場合、１フレームは、４６．４ＭＨｚのクロ
ックで１，５４６，８７２クロックに相当する。このク
ロックに対して、１００８クロック単位で上述の複数の
処理の時分割処理が行われる。

【００７２】この１００８クロックに対して、各々の処
理に必要なクロックが予め割り当てられることによって
時分割処理が行われる。例えば、図１０Ｂに示されるよ
うに、１５４クロックが内符号および外符号によるエラ
ー訂正処理後のビデオデータ出力に対して割り当てられ
る。１６クロックがオーディオ外符号デコーダ３２によ
るエラー訂正のためのオーディオデータ読み出しに対し
て割り当てられる。２５６クロックがビデオ外符号デコ
ーダ３１によるエラー訂正のためのビデオデータの書き
込みおよび読み出しに割り当てられる。また、５８２ク
ロックが内符号によるエラー訂正後のＳＤＲＡＭ３０に
対する再生データの書き込みに割り当てられる。

【００７３】このようなクロック割り当てに対して、先
ず、内符号および外符号によるエラー訂正処理後のビデ
オデータ出力およびオーディオ外符号デコーダ３２によ
るエラー訂正のためのオーディオデータ読み出しがそれ
ぞれ１５４クロックおよび１６クロックのうちに行われ
る。そして、続く２５６クロックでビデオ外符号デコー
ダ３１によるエラー訂正のためのビデオデータの書き込
みおよび読み出しが行われ、最後に、内符号によるエラ
ー訂正後のＳＤＲＡＭ３０に対するＡ／Ｖデータの書き
込みが行われる。この書き込まれたデータは、次の周期
で読み出され、同様の処理が行われる。

【００７４】なお、上述の説明では、ＦＩＦＯ４３によ
ってＴＢＣ処理を行うとしたが、これはこの例に限定さ
れるものではない。例えば、２つのバンク領域を有する
ＲＡＭを用い、これら２バンクで書き込みおよび読み出
しを切り換える、所謂バンク切り換え処理でジッタを取
り除くようにしてもよい。この場合でも、メモリに書き
込まれるデータは、僅かに１シンクブロック分（略２２
０バイト）のみであるため、小容量のＲＡＭを設けるだ
けでよい。

【００７５】次に、この実施の一形態の他の例について
説明する。上述したように、この発明が適用されたエラ
ー訂正デコーダ９は、複数の入力系統に対応できる。図
１１および図１２は、複数の入力系統が必要とされる記
録方式の一例を示す。図１１に示されるように、回転ド
ラム上に８個の磁気ヘッド５’Ａ〜５’Ｈが設けられ、
各ヘッドに対応するチャンネルをＡ〜Ｈとした場合、こ
れら８個の磁気ヘッド５’Ａ〜５’Ｈによって、回転ド
ラムの１回転で４本ずつ、図１２に示されるように、
Ａ，Ｂ，Ｃ，・・・，Ｈの順でトラックが形成される。
磁気ヘッド５’Ａ，５’Ｂ，５’Ｃ，５’Ｄと、磁気ヘ
ッド５’Ｅ，５’Ｆ，５’Ｇ，５’Ｈとがそれぞれ対向
する。また、磁気ヘッド５’Ａおよび５’Ｅの組と、磁
気ヘッド５’Ｃおよび５’Ｇの組とが同アジマスであ
り、磁気ヘッド５’Ｂおよび５’Ｆの組と、磁気ヘッド
５’Ｄおよび５’Ｈの組とが上述の２組とは異なるアジ
マスで、同アジマスとされる。

【００７６】なお、これら磁気ヘッド５’Ａ〜５’Ｈの
それぞれに対応するチャンネルは、便宜上、上述の実施
の一形態と同様の表記を用い、チャンネルＡ，チャンネ
ルＢ，・・・，チャンネルＨとする。

【００７７】図７を参照し、入力部分の括弧内に記され
るように、チャンネルＡ／Ｅの再生データが、ＲＦ入力
としてイコライザ８からシリアル／パラレル変換回路
（以降、Ｓ／Ｐと称する）４０に供給され例えば８ビッ
トパラレルデータとされる。このパラレルデータがシン
ク検出回路４１によってシンクデータを検出され、内部
にＦＩＦＯ４３を有するレートコンバータ４２に供給さ
れる。

【００７８】上述の実施の一形態と同様にして、このレ
ートコンバータ４２において、供給されたデータに対し
て、シンクブロック単位でＴＢＣ処理が行われる。そし
て、この処理により、再生データのジッタがシンクブロ
ック単位で取り除かれると共に、クロックの乗せ替えが
行われ、再生データのデータレート１１．７ＭＨｚが４
６．４ＭＨｚに変換される。レートコンバータ４２でシ
ンクブロック単位でジッタを取り除かれると共に、レー
トを上げられた再生データは、ミックス回路４４を介し
て内符号デコーダ２３に供給される。

【００７９】一方、入力部分の括弧内で記されるよう
に、チャンネルＣ／Ｇの再生データが図示されないイコ
ライザ８”を介してエラー訂正デコーダ９に供給され
る。なお、イコライザ８”は、上述のイコライザ８と同
じ構成のものである。供給されたこの再生データは、Ｓ
／Ｐ４０’で８ビットパラレルデータに変換され、シン
ク検出回路４１’でシンクデータを検出され、レートコ
ンバータ４２’に供給される。レートコンバータ４２’
でＦＩＦＯ４３’を用いてシンクブロック単位でジッタ
を取り除かれると共に、レートを４６．４ＭＨｚに変換
され、レート変換されたこの再生データがミックス回路
４４の他方の入力端に供給される。

【００８０】ミックス回路４４では、一方および他方の
入力端に対して供給された、チャンネルＡ／Ｃおよび他
のチャンネルの再生データが混合され、トラックＡ，
Ｃ，Ｅ，およびＧが時系列的に並べられた１系統の再生
データとされる。この再生データが内符号デコーダ２３
に供給される。内符号デコーダ２３で、供給された再生
データに対して１シンクブロック毎に内符号によるエラ
ー訂正が行われる。内符号によるエラー訂正がなされた
再生データは、ＩＤ補間回路２７およびデスクランブル
回路２８を介して、メモリコントローラ２９に対して供
給される。

【００８１】メモリコントローラ２９の制御によって、
供給されたこの再生データがＳＤＲＡＭ３０に対して書
き込まれる。書き込まれたデータは、外符号方向に読み
替えられ、ビデオ外符号デコーダ３１に供給される。そ
して、供給されたこの再生データは、デコーダ３１で外
符号によるエラー訂正が施され、メモリコントローラ２
９を介してＳＤＲＡＭ３０に対して書き込まれる。そし
て、ＳＤＲＡＭ３０から時系列方向にデータが読み出さ
れ、メモリコントローラ２９を介して外部に出力され
る。

【００８２】この、実施の一形態の他の例でも、再生デ
ータに対して、エラー訂正デコーダ９の処理の早い段階
でＴＢＣ処理が施され、ＲＦクロックが内部システムク
ロックに乗せ替えられている。そのため、内部システム
クロックを十分高い周波数に基づくクロックとすること
で、複数の入力系統で以て再生データが供給された場合
でも、ＳＤＲＡＭ３０における再生データの書き込みお
よび読み出しは、シンクブロック単位で以て時分割で行
われる。

【００８３】

【発明の効果】以上説明したように、この発明によれ
ば、エラー訂正デコーダに対してＴＢＣ処理回路を設
け、１シンクブロック単位でＴＢＣ処理を行い再生デー
タのクロックをシステムクロックに乗せ替えている。そ
のため、、これ以降の処理を全てクロック同期式の構成
とすることができる効果がある。しかも、この１シンク
ブロック単位のＴＢＣ処理は、エラー訂正デコーダ内部
で行われる処理のなかでも比較的早い段階での処理であ
るため、エラー訂正デコーダの大半の回路を簡単な同期
式の構成とすることができる効果がある。

【００８４】また、１シンクブロック単位でのＴＢＣ処
理であるため、ＴＢＣ処理に必要なＦＩＦＯの容量が小
さくても良いという効果がある。すなわち、ＴＢＣ処理
のためのＦＩＦＯは、高々１シンクブロック分の容量
（２００〜３００バイト程度）があれば良い。

【００８５】さらに、エラー訂正デコーダ内部の比較的
早い段階に、再生データのクロックがシステムクロック
に乗せ替えられているため、内符号および外符号のデー
タの読み替えを行うための外部ＲＡＭに、同期型のＳＤ
ＲＡＭを用いることができる効果がある。このＳＤＲＡ
Ｍを用いることにより、外部ＲＡＭのコントロールが容
易に行えるようになる効果がある。

【００８６】さらにまた、この発明では、外部ＲＡＭに
データを書き込む段階で内部システムクロックを用いる
ことができるので、外部ＲＡＭに対する書き込みおよび
読み出しとで同じくロックを用いることができる。その
ため、外部ＲＡＭに対するデータの書き込みおよび読み
出しを、時分割で処理することができる効果がある。

【００８７】またそのため、入力系統を複数有するよう
な場合でも、内部システムクロックを十分速くすること
で、１つの外部ＲＡＭで処理を行うことができる効果が
ある。外部ＲＡＭが１つで済むと共に、エラー訂正デコ
ーダの外部ＲＡＭに関する外部ピンがＲＡＭ１個分で良
く、エラー訂正デコーダ用のＩＣを設計する際に、外部
ピン数の少ないパッケージを用いることができるため、
装置のコストを安価に抑えることができる効果がある。

【００８８】さらに、外部ＲＡＭが１つで済むため部品
点数が減り、装置の信頼性が増すという効果がある。

【図面の簡単な説明】

【図１】この発明の実施の一形態によるエラー訂正装置
が適用された、ディジタルビデオ記録／再生装置の構成
の一例を示すブロック図である。

【図２】この発明の実施の一形態に適用できる記録方式
について説明するための略線図である。

【図３】この発明の実施の一形態に適用できる記録方式
について説明するための略線図である。

【図４】エラー訂正ブロックの構成の一例を概念的に示
す略線図である。

【図５】エラー訂正ブロックの構成の一例を概念的に示
す略線図である。

【図６】シンクブロックの構成の一例を概念的に示す略
線図である。

【図７】エラー訂正デコーダの構成の一例を示すブロッ
ク図である。

【図８】この発明によるＴＢＣ処理を説明するために簡
略化された、エラー訂正デコーダの構成を示すブロック
図である。

【図９】この発明によるＴＢＣ処理を説明するための概
念図である。

【図１０】ＳＤＲＡＭの時分割制御を説明するための概
念図である。

【図１１】この発明の実施の他の形態に適用できる記録
方式について説明するための略線図である。

【図１２】この発明の実施の他の形態に適用できる記録
方式について説明するための略線図である。

【図１３】従来技術によるディジタル記録／再生装置の
構成の一例を示すブロック図である。

【図１４】様々なジッタの例を概念的に示す図である。

【図１５】従来技術によるＴＢＣ処理を説明するために
簡略化された、エラー訂正デコーダの構成を示すブロッ
ク図である。

【図１６】従来技術によるＴＢＣ処理を説明するための
概念図である。

【符号の説明】

９・・・エラー訂正デコーダ、２３・・・内符号デコー
ダ、２９・・・メモリコントローラ、３０・・・ＳＤＲ
ＡＭ、３１・・・ビデオ外符号デコーダ、４１，４１’
・・・シンク検出回路、４２，４２’・・・レートコン
バータ、４３，４３’・・・ＦＩＦＯ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 積符号によってエラー訂正符号化された
   データを復号化するようにしたエラー訂正装置におい
   て、 入力されたデータの時間軸補正を第１のデータ単位で行
   う時間軸補正手段と、 上記時間軸補正手段で上記時間軸補正されたデータに対
   して、内符号によるエラー訂正を上記第１のデータ単位
   で行う内符号デコーダと、 上記内符号デコーダによるエラー訂正が行われた後に外
   符号によるエラー訂正を行う外符号デコーダと、 上記内符号デコーダによるエラー訂正が行われたデータ
   および上記外符号デコーダによるエラー訂正が行われた
   データとを格納するためのメモリとを有することを特徴
   とするエラー訂正装置。
2. 【請求項２】 請求項１に記載のエラー訂正装置におい
   て、 上記メモリに関して、上記内符号によるエラー訂正後の
   データの書き込みと、上記外符号によるエラー訂正のた
   めのデータの読み出しおよび書き込みと、上記内符号に
   よるエラー訂正および上記外符号によるエラー訂正後の
   データ読み出しとが１処理周期内で時分割でなされるこ
   とを特徴とするエラー訂正装置。
3. 【請求項３】 請求項２に記載のエラー訂正装置におい
   て、 上記入力を行う入力手段を複数有し、該複数の入力手段
   による複数の上記入力に対する上記時分割の処理を、上
   記１処理周期内で行うようにしたことを特徴とするエラ
   ー訂正装置。
4. 【請求項４】 請求項１に記載のエラー訂正装置におい
   て、 上記メモリからのデータの読み出しは、複数の上記第１
   のデータ単位で構成される第２のデータ単位のデータが
   上記メモリに書き込まれた後になされるようにしたこと
   を特徴とするエラー訂正装置。
5. 【請求項５】 積符号によってエラー訂正符号化された
   データを復号化するようにしたエラー訂正方法におい
   て、 入力されたデータの時間軸補正を第１のデータ単位で行
   う時間軸補正のステップと、 上記時間軸補正のステップで上記時間軸補正された上記
   データに対して、内符号によるエラー訂正を上記第１の
   データ単位で行うステップと、 上記内符号によるエラー訂正が行われた後に外符号によ
   るエラー訂正を行うステップと、 上記内符号によるエラー訂正が行われたデータおよび上
   記外符号によるエラー訂正が行われたデータとを格納す
   るためのメモリとを有することを特徴とするエラー訂正
   方法。