JPH09246996A - エラー訂正装置 - Google Patents

Abstract

(57)【要約】 【課題】 積符号によってエラー訂正符号化されたデー
タを復号するエラー訂正装置において、無駄な電力の消
費が無いようにする。 【解決手段】 １つの集積回路として構成されるエラー
訂正デコーダ９に供給されたデータが内符号デコーダ２
３に供給され、エラー訂正される。このデータがコント
ローラ２９を介してＲＡＭ３０に書き込まれる。デコー
ダ２３で全てのエラーが訂正された場合、外符号デコー
ダ３１によるエラー訂正が不要なため、データは、ＲＡ
Ｍ３０から読み出されて外部に出力される。このときに
は、例えばクロック供給の停止などにより、デコーダ３
１の動作が停止される。デコーダ２３および３１とが同
一集積回路として構成されるため、これらの間のインタ
ーフェイスが不要とされ、また、外符号によるエラー訂
正が不要な場合にはデコーダ３１の動作が停止される。
そのため、無駄な電力の消費が抑えられる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、積符号を用いて
エラー訂正符号化されたディジタルデータを復号化する
ために用いられるエラー訂正装置に関する。

【０００２】

【従来の技術】現在、ＤＶＣＲ（ディジタルビデオカセ
ットレコーダ）などの、Ａ／Ｖ（オーディオ／ビデオ）
信号をディジタル的に磁気テープなどの記録媒体に対し
て記録／再生する装置においては、エラー訂正のために
積符号による符号化が多く用いられている。

【０００３】この積符号による符号化においては、１シ
ンボル（例えば１バイト）単位でマトリクス状に配列さ
れたデータに対して、その列方向に対して例えばリード
ソロモン符号によってそれぞれ符号化がなされ、外符号
パリティが生成される。そして、データおよび外符号パ
リティに対して、行方向に対して符号化がなされ、内符
号パリティが生成される。このように、列方向に対して
外符号パリティが生成され、行方向に対して内符号パリ
ティが生成されることによって、積符号によるエラー訂
正符号化が行われる。このとき、データの時系列の順序
は、例えば行方向に一致している。

【０００４】図１６は、この積符号による符号化を用い
た、従来技術によるディジタル記録／再生装置の構成の
一例を示す。例えばディジタルビデオデータが記録デー
タとしてインターフェイス１００を介してＢＲＲ(Bit R
ate Reduction)エンコーダ１０１に供給される。このＢ
ＲＲエンコーダ１０１では、供給された記録データに対
してデータ圧縮が施される。圧縮された記録データは、
上述した積符号によるエラー訂正符号化を行うエラー訂
正エンコーダ１０２に供給される。

【０００５】このエラー訂正エンコーダ１０２は、ＲＡ
Ｍ（図示しない）と接続されており、供給された記録デ
ータは、このＲＡＭに書き込まれる。そして、供給され
ＲＡＭメモリに書き込まれたたこの記録データに対し
て、上述のように、外符号パリティおよび内符号パリテ
ィが生成され、積符号のエラー訂正符号化がなされる。
符号化されたこの記録データは、上述の行方向に従って
ＲＡＭから読み出され、記録のためのアンプなどを含む
記録駆動部１０３に供給され、磁気ヘッド１０４によっ
て磁気テープ１０５に記録される。

【０００６】このときの記録は、例えば、磁気ヘッド１
０４が回転ドラム上に設けられ、この磁気ヘッド１０４
によって磁気テープ１０５に対して斜めにトラックを形
成するような、ヘリカルスキャン方式で以て行われる。

【０００７】磁気テープ１０５に記録されたデータが磁
気ヘッド１０６によって読み出され、再生データとされ
る。この再生データは、イコライザ１０７を介して内符
号デコーダ１０８に供給され、内符号によるエラー訂正
が行われる。すなわち、データの各行に対して配された
内符号パリティに基づき、各行毎にエラー訂正が行われ
る。そして、エラー訂正結果として、エラーフラグが各
行のシンボルに対して付される。これは、例えば、エラ
ー数が符号の持つエラー訂正能力を上回り、エラーが訂
正されずに残っている場合、エラーが存在することを示
すために、その行の全シンボルに対してエラーフラグが
付される。

【０００８】内符号のエラー訂正がなされたこの再生デ
ータは、ＲＡＭ１０９に書き込まれる。この内符号デコ
ーダ１０８は、ＲＡＭ１０９に対するアドレス制御を行
うことができるもので、このＲＡＭ１０９に書き込まれ
る再生データは、内符号デコーダ１０８によってアドレ
ス制御され、ＲＡＭ１０９におけるアドレス空間内に配
置される。

【０００９】このようにして、内符号デコーダ１０８に
おいて内符号によるエラー訂正が行われると、このエラ
ー訂正された再生データがＲＡＭ１０９から読み出され
る。このとき、デコーダ１０８によるアドレス制御によ
って、再生データは、ＲＡＭ１０９の積符号の列方向に
向かって読み出される。したがって、このＲＡＭ１０９
において、外符号の方向にデータの順序が読み替えられ
る。

【００１０】こうして外符号方向に読み替えられた再生
データは、外符号デコーダ１１０に供給され、外符号デ
コーダ１１０によって外符号によるエラー訂正が行われ
る。すなわち、データの各列に対して配された外符号パ
リティに基づき、各列毎にエラー訂正が行われる。この
外符号によるエラー訂正の際には、外符号と共に、内符
号デコーダ１０８における復号化の際に各シンボルに対
して付されたエラーフラグも用いられる。

【００１１】外符号デコーダ１１０においてエラー訂正
されたこの再生データは、ＲＡＭ１１１に書き込まれ
る。この外符号デコーダ１１０は、ＲＡＭ１１１に対す
るアドレス制御を行うことができるもので、このＲＡＭ
１１１に書き込まれる再生データは、外符号デコーダ１
１０によってアドレス制御され、ＲＡＭ１０９における
アドレス空間内に配置される。

【００１２】そして、エラー訂正結果として、エラーフ
ラグが各シンボルに対して付される。これは、例えば、
エラー数が符号の持つエラー訂正能力を上回り、エラー
訂正が行われなかった場合、エラーが存在することを示
すために付される。

【００１３】外符号デコーダ１１０において外符号によ
るエラー訂正が行われると、このエラー訂正された再生
データがＲＡＭ１１１から読み出される。このとき、デ
コーダ１１０によるアドレス制御によって、再生データ
は、ＲＡＭ１１１のアドレス空間における行方向に向か
って読み出される。したがって、このＲＡＭ１１１にお
いて、ＲＡＭ１０９からの読み出しの際に読み替えられ
た読み出し方向が再び読み替えられ、最初の読み出し方
向、すなわち、本来のデータ順に戻される。

【００１４】このようにして、内符号および外符号によ
るエラー訂正が行われたこの再生データは、ＢＲＲデコ
ーダ１１２に供給される。このＢＲＲデコーダ１１２に
おいて、記録時にデータに施されたデータ圧縮が解かれ
る。圧縮を解かれたこの再生データは、インターフェイ
ス１１３を介してディジタルビデオデータとして外部に
出力される。

【００１５】なお、外符号デコーダ１１０においてエラ
ー訂正しきれずに、エラーフラグが付されたデータに関
しては、この後、例えば補間などの手法を用いてエラー
修整がなされる。

【００１６】上述のようなディジタル記録／再生装置に
おいて、実際的には、記録側のＢＲＲエンコーダ１０１
およびエラー訂正エンコーダ１０２は、それぞれ１つの
集積回路で構成される。また、再生側において、内符号
デコーダ１０８，外符号デコーダ１１０，およびＢＲＲ
デコーダ１１２がそれぞれ１つの集積回路で構成され
る。

【００１７】

【発明が解決しようとする課題】従来は、このように、
積符号によって符号化されたディジタルデータの復号化
を行うために、内符号デコーダ１０８および外符号デコ
ーダ１１０のそれぞれを専用の集積回路によって構成し
ていた。

【００１８】そのため、内符号デコーダ１０８および外
符号デコーダ１１０という２種類の集積回路を設計およ
び使用しなければならなかった。また、これら２種類の
集積回路を基板上に実装しなければならず、基板のレイ
アウト設計が煩雑になり、集積回路のミスマウントによ
る不良率が高いという問題点があった。

【００１９】さらに、これら内符号デコーダ１０８およ
び外符号デコーダ１１０との間におけるデータのやり取
りは、これらデコーダ１０８および１１０がそれぞれ有
するインターフェイスによって行われるために、これら
の集積回路においてＩ／Ｏのための電力が消費されてし
まうという問題点があった。

【００２０】また、ヘリカルスキャン方式で以て磁気テ
ープにデータを記録するＤＶＣＲにおいては、記録時の
テープの速度に対して例えば数倍〜数十倍程度テープ速
度を速くした再生を行う高速再生の際には、ヘッドがテ
ープ上に形成された複数トラックに対して横断するよう
にトレースし、この複数トラックのデータを１フィール
ド分のデータとして再生処理を行う。そのため、積符号
の行方向に対してエラー訂正を行う内符号によるエラー
訂正は行われるが、列方向に対してエラー訂正を行う外
符号によるエラー訂正を行わない。

【００２１】従来では、この高速再生などの際にも、必
要無いにも関わらず内符号デコーダ１０８から外符号デ
コーダ１１０に対して再生データを供給しなくてななら
ないため、無駄な処理が外符号デコーダ１１０において
行われ、その結果、無駄な電力が消費されてしまうとい
った問題点があった。

【００２２】また、同様に、最初の内符号デコーダ１０
８によるエラー訂正においてエラーが全く無いか、また
は、エラーがすべて訂正され、その結果、外符号デコー
ダ１１０におけるエラー訂正が不要である場合でも、内
符号デコーダ１０８から外符号デコーダ１１０に対して
再生データが送られてしまい、この場合においても、無
駄な電力が消費されてしまうという問題点があった。

【００２３】したがって、この発明の目的は、内符号デ
コーダおよび外符号デコーダが別々の集積回路として構
成されているために生じる、無駄な電力の消費が無いよ
うなエラー訂正装置を提供することにある。

【００２４】

【課題を解決するための手段】この発明は、上述した課
題を解決するために、内符号によるエラー訂正を行う内
符号デコーダと、内符号デコーダによるエラー訂正が行
われた後に外符号によるエラー訂正を行う外符号デコー
ダとを有し、内符号デコーダと外符号デコーダとが同一
集積回路として構成されることを特徴とするエラー訂正
装置である。

【００２５】上述したように、この発明は、内符号デコ
ーダおよび外符号デコーダが同一集積回路として構成さ
れている。そのため、内符号および外符号から成る積符
号によるエラー訂正符号化の復号装置が１つの集積回路
で以て実現でき、内符号デコーダおよび外符号デコーダ
間の結線やインターフェイスを省略することができる。

【００２６】

【発明の実施の形態】以下、この発明の実施の一形態
を、図面を参照しながら説明する。図１は、この発明に
よるエラー訂正装置が適用されたディジタルビデオ記録
／再生装置の構成の一例を概略的に示す。この発明にお
いては、積符号によって符号化されたデータの復号化の
際の、内符号によるエラー訂正を行う内符号デコーダ、
および、外符号によるエラー訂正を行う外符号デコーダ
とを、１つの集積回路内に構成するものである。また、
従来内符号デコーダおよび外符号デコーダに対してそれ
ぞれ必要だったデータ読み替え用のＲＡＭを、ＲＡＭに
対するアクセスを時分割制御することで１つに共用化す
るものである。

【００２７】図１において、例えばビデオデータおよび
４チャンネルのオーディオデータが含まれる記録データ
がインターフェイス１を介してＢＲＲエンコーダ２に供
給される。このＢＲＲエンコーダ２では、供給された記
録データに対してデータ圧縮が施される。この圧縮は、
例えば、ＢＲＲエンコーダ２に供給されたデータがブロ
ック化されＤＣＴ変換され、量子化され、可変長符号化
されることによって行われる。このようにして圧縮され
た記録データは、エラー訂正エンコーダ３に供給され
る。

【００２８】このエラー訂正エンコーダ３は、ＲＡＭ
（図示しない）と接続されており、供給された記録デー
タは、このＲＡＭに書き込まれる。そして、供給されＲ
ＡＭメモリに書き込まれたこの記録データに対して、上
述の従来技術において説明したように、外符号パリティ
および内符号パリティが生成され、積符号のエラー訂正
符号化される。この、内符号および外符号の積符号が完
結するデータの大きさを、エラー訂正ブロックと称す
る。

【００２９】エラー訂正エンコーダからの符号化データ
は、上述の行方向に従ってＲＡＭから読み出され、記録
のためのアンプなどを含む記録駆動部４に供給され、磁
気ヘッド５によって磁気テープ６に記録される。この記
録は、回転ドラム上に設けられた磁気ヘッド５によって
磁気テープ６に対して斜めにトラックが形成される、ヘ
リカルスキャン方式で以て行われ、さらに、互いに異な
る角度を有する１組の磁気ヘッドによって、隣接するト
ラックにおいてアジマスが異ならされ記録される、アジ
マス方式が用いられる。

【００３０】この記録方式の一例として、回転ドラム上
に４個の磁気ヘッド５が設けられ、各ヘッドに対応する
チャンネルをＡ，Ｂ，Ｃ，Ｄとした場合、これら４個の
磁気ヘッド４によってＡ，Ｂ，Ｃ，Ｄの順でトラックが
形成される。また、これらのうち、ＡおよびＣ，Ｂおよ
びＤがそれぞれアジマスが一致するトラックである。こ
のとき、互いにアジマスの異なる、隣接した２トラック
（ＡおよびＢチャンネル、並びにＣおよびＤチャンネ
ル）を１組としてセグメントが構成される。また、４チ
ャンネルあるオーディオデータは、例えば、トラックに
対して中央部に、ビデオデータに挟まれるように配され
る。

【００３１】磁気テープ６に記録されたデータが磁気ヘ
ッド７によって、上述した、記録データが記録された順
序に従って読み出され、再生データとされる。この読み
出された再生データは、イコライザ８を介してエラー訂
正デコーダ９に供給される。このエラー訂正デコーダ９
は、内符号デコーダおよび外符号デコーダが１つの集積
回路として構成されたもので、接続されたＲＡＭ１０に
対するアドレス制御を行うことができる。

【００３２】エラー訂正デコーダ９に供給された再生デ
ータは、内符号によるエラー訂正を施され、アドレス制
御されＲＡＭ１０に書き込まれる。こうして、１エラー
訂正ブロック分のデータがＲＡＭ１０にたまると、外符
号によるエラー訂正を行うために、外符号方向にデータ
が読み出され、エラー訂正デコーダ９に供給される。供
給されたこのデータは、外符号によるエラー訂正を施さ
れ、再びＲＡＭ１０に書き込まれる。このようにして１
エラー訂正ブロック分のエラー訂正が終了すると、エラ
ー訂正デコーダ９の制御によってＲＡＭ１０からデータ
が内符号方向（元のデータの順序）に読み出され、出力
される。このとき、エラーが符号の持つエラー訂正能力
を超えて存在したときには、データに対して所定の位置
にエラーフラグが付され出力される。

【００３３】このＲＡＭ１０におけるこれら内符号およ
び外符号によるエラー訂正時のデータ入出力の際には、
Ａ／Ｖデータにおけるビデオデータおよびオーディオデ
ータのそれぞれにおける処理単位の違いがあり、また、
１つのＲＡＭで外符号によるエラー訂正のためおよびエ
ラー訂正後の出力のためのデータの読み替えが生じるた
め、ＲＡＭ１０に対するデータの書き込みおよび読み出
しのタイミングが交錯する。そのため、このＲＡＭ１０
に対するデータの書き込みおよび読み出しのタイミング
の制御は、エラー訂正デコーダ９の制御により時分割で
行われる。この制御の詳細については、後述する。

【００３４】このエラー訂正デコーダ９から出力された
再生データは、ＢＲＲデコーダ１１に供給される。この
ＢＲＲデコーダ１１において、記録時にデータに施され
たデータ圧縮が解かれる。例えば、ＢＲＲデコーダ１１
に供給されたデータが可変長復号化され逆量子化され、
逆ＤＣＴ変換され逆ブロック変換されることによって圧
縮が解かれる。このようにして圧縮を解かれたこの再生
データは、インターフェイス１２を介してディジタルビ
デオデータとして外部に出力される。

【００３５】なお、エラー訂正デコーダ９においてエラ
ー訂正しきれずに、エラーフラグが付されたデータに関
しては、この後、例えば補間などの手法を用いてエラー
修整がなされる。

【００３６】図２および図３は、上述のエラー訂正ブロ
ックの構成の一例を概略的に示す。この例では、１フレ
ームのデータが磁気テープ上に形成された１２トラック
によって構成される。また、上述したように、互いにア
ジマスの異なる、隣接した２トラックを１組としてセグ
メントが構成されており、１フレームは、１２トラック
＝６セグメントから成る。これらセグメントには、０〜
５までセグメント番号が付けられる。

【００３７】図２に示されるビデオデータの例において
は、図２Ａの如くこの１２フレーム中の１トラックが図
２Ｂに示される１エラー訂正ブロックを形成する。例え
ば２１７バイト×２２６バイトのデータ配列から成るビ
デオデータに対して、矢印ｂの方向に、各列のデータが
例えば（２５０，２２６）リードソロモン符号によって
符号化され、２４バイトの外符号パリティが生成され
る。さらに、これらビデオデータおよび外符号パリティ
に対して、矢印ａの方向に、各行のデータが例えば（２
２９，２１７）リードソロモン符号によって符号化さ
れ、１２バイトの内符号パリティが生成される。また、
各々のデータ行の先頭には、それぞれ２バイトの大きさ
を有するシンクデータおよびＩＤが配される。

【００３８】図３は、オーディオデータにおけるエラー
訂正ブロックの構成の一例を示す。図３Ａに示されるよ
うに、オーディオデータは、１フレーム分の１２トラッ
クのうち６トラックで１エラー訂正ブロックを形成す
る。例えば２１７バイト×１２バイトのデータ配列から
成るオーディオデータに対して、矢印ｂの方向に、例え
ば（２４，１２）リードソロモン符号によって符号化さ
れ、１２バイトの外符号パリティが生成される。さら
に、これらビデオデータおよび外符号パリティに対し
て、矢印ａの方向に、例えば（２２９，２１７）リード
ソロモン符号によって符号化され、１２バイトの内符号
パリティが生成される。また、それぞれのデータ行の先
頭には、シンクデータおよびＩＤが配される。

【００３９】図４は、これらエラー訂正ブロックにおけ
る１シンクブロックの構成を、ビデオデータを例にとっ
て概略的に示す。先頭の２バイトはシンクデータであ
る。続く２バイトはＩＤであって、この１シンクブロッ
クの１トラック内での番号（セグメント番号）やシンク
ブロック番号などが記される。このＩＤに２１７バイト
のビデオデータ（または外符号パリティ）および内符号
パリティが続く。磁気テープに対する記録データは、こ
のシンクブロックが連続したものである。

【００４０】図５は、上述のエラー訂正デコーダ９の構
成の一例を示す。このエラー訂正デコーダ９は、１つの
集積回路として構成される。このエラー訂正デコーダ９
は、磁気ヘッドの２つのアジマスのうちの片アジマスに
対応している。すなわち、１つのエラー訂正デコーダ９
には、例えばＡおよびＣチャンネルのデータが供給され
る。そのため、上述のディジタルビデオ記録／再生装置
においては、ＢおよびＤチャンネルのデータの処理のた
めのエラー訂正デコーダが設けられる。この他方のエラ
ー訂正デコーダは、図５に示すエラー訂正デコーダ９と
同一の構成であるので、その説明を省略する。

【００４１】オーディオデータおよびビデオデータから
成る再生データがイコライザ８からシリアル／パラレル
変換回路（以降、Ｓ／Ｐと称する）２０に供給される。
イコライザ８から例えば９４ＭＨｚのビットレートのビ
ットシリアルデータとして出力された再生データは、こ
のＳ／Ｐ２０において、例えば１１．７ＭＨｚの８ビッ
トパラレルデータとされる。このパラレルデータがシン
ク検出回路２１に供給されシンクデータを検出され、レ
ートコンバータ２２に供給される。

【００４２】このレートコンバータ２２は、内部にメモ
リを有しており、供給されたデータをためてクロックの
乗せ替えを行うことによりデータのレートを変換する。
この例では、再生データのデータレート１１．７ＭＨｚ
がより高いレート、例えば４６．４ＭＨｚに変換され
る。このように高いレートに変換するのは、後述のメモ
リコントローラでデータの書き込みおよび読み出しを時
分割処理で以て行うためである。

【００４３】レートコンバータ２２でレートを上げられ
た再生データは、内符号デコーダ２３に供給される。そ
して、この内符号デコーダ２３において、１シンクブロ
ック毎に内符号によるエラー訂正が行われる。このと
き、符号の持つエラー訂正能力を超えたエラーがデータ
に含まれるときには、エラー訂正は行われず、エラーが
あることを示すフラグがデータに付される。

【００４４】また、このときのエラー訂正情報がエラー
カウンタ２４に供給される。そして、このエラーカウン
タ２４において内符号エラー訂正デコーダ２３における
エラー数がカウントされ、カウント結果がバス２５を介
してインターフェイス２６に供給される。一方、内符号
エラー訂正デコーダ２３でエラー訂正された再生データ
は、ＩＤ補間回路２７に供給される。

【００４５】ＩＤ補間回路２７に供給された再生データ
は、内部処理のためのＩＤの付け替えなどが行われ、デ
スクランブル回路２８は、エンコーダ側のスクランブル
回路によるスクランブルと逆の処理を行うもので、例え
ば‘１１１１’や‘００００’といったような同レベル
の信号の連続が起きないようにされる。このデスクラン
ブル回路２８の出力は、メモリコントローラ２９に供給
される。

【００４６】このメモリコントローラ２９には、ＳＤＲ
ＡＭ３０が接続される。このＳＤＲＡＭ３０に対するア
ドレス制御やデータの書き込み，読み出しの制御がこの
メモリコントローラ２９によって行われる。なお、ＳＤ
ＲＡＭ３０は、クロック同期式のＲＡＭであり、例えば
１６Ｍｂｉｔの容量のものが用いられる。

【００４７】また、このメモリコントローラ２９におい
て、供給された再生データをＳＤＲＡＭ３０に書き込む
か、ビデオ外符号デコーダ３１に供給するか、また、そ
のまま出力するかなどの判断もなされる。この判断は、
例えば、再生データに対してこのエラー訂正デコーダ内
部で付加された情報に基づいて行ってもよい。また、外
部からインターフェイス２６を介して供給された情報に
基づいて行うこともできる。

【００４８】再生データに対して外符号によるエラー訂
正が必要な場合には、このメモリコントローラ２９の制
御によって、供給されたこのデータがＳＤＲＡＭ３０に
書き込まれ、外符号方向に読み替えられビデオ外符号デ
コーダ３１に供給される。供給されたこのデータは、ビ
デオ外符号デコーダ３１により外符号によるエラー訂正
がなされ、エラー訂正結果として外符号エラーフラグが
付される。そして、エラー訂正されたこの再生データが
メモリコントローラ２９を介してＳＤＲＡＭ３０に書き
込まれる。そして、ＳＤＲＡＭ３０から時系列方向にデ
ータが読み出され、メモリコントローラ２９を介して外
部に出力される。

【００４９】また、再生データに対してエラー訂正が必
要無い場合には、このデータは、メモリコントローラ２
９からビデオ外符号デコーダ３１に送られること無く外
部に出力される。この場合、データがＳＤＲＡＭ３０か
ら読み出されて出力される場合と、メモリコントローラ
２９からそのまま出力される場合とがある。このデータ
のエラー訂正の制御については、後述する。

【００５０】読み出されたオーディオデータは、オーデ
ィオ外符号エラー訂正デコーダ３２に供給される。そし
て、このデコーダ３２で外符号によるエラー訂正が行わ
れる。このとき、この１つのエラー訂正デコーダ９には
例えばＡおよびＣチャンネルといった、片アジマスのデ
ータしか供給されない。上述のビデオデータと異なり、
６トラックで１エラー訂正ブロックが形成されるオーデ
ィオデータについては、片アジマスのデータだけではエ
ラー訂正ブロックが形成されず、エラー訂正を行うこと
ができない。そのため、他方のエラー訂正デコーダ（図
示しない）からこのエラー訂正デコーダ９のオーディオ
外符号デコーダ３２に対して、例えばＢおよびＤチャン
ネルのデータが供給される。一方、ＡおよびＣチャンネ
ルの再生オーディオデータが他方のエラー訂正デコーダ
のオーディオ外符号デコーダに対して供給される。

【００５１】なお、このオーディオデータに対する外符
号によるエラー訂正の際にも、データに符号が持つエラ
ー訂正能力を超えてエラーが存在した場合には、エラー
フラグがオーディオ再生データに対して付される。

【００５２】このようにして、エラー訂正された再生オ
ーディオデータは、レートコンバータ３３に供給され、
例えば２５６ｆｓ（１２．３ＭＨｚ）であるオーディオ
信号のクロックに乗せ替えられる。レートコンバータ３
３からのオーディオデータがデシャッフリング回路３４
において時間軸方向に正しく並べ替えられコンシール回
路３５に供給される。このコンシール回路３５では、デ
ータに付されたエラーフラグに基づいてデータ修整が行
われる。そして、この修整された再生オーディオデータ
が外部に出力される。

【００５３】なお、メモリコントローラ２９に供給され
たビデオデータから、ビデオＶＡＵＸ回路３６によって
ＶＡＵＸデータが抜き出される。また、オーディオＡＵ
Ｘ回路３７によってオーディオ外符号デコーダ３２の出
力からＡＡＵＸデータが抜き出される。抜き出されたこ
のＶＡＵＸデータおよびＡＡＵＸデータがバス２５およ
びインターフェイス２６とを介して、外部の機器などに
送られる。ここで、ＶＡＵＸデータおよびＡＡＵＸデー
タは、それぞれビデオデータおよびオーディオデータに
関連する補助的なデータである。

【００５４】なお、エラー訂正デコーダ９において用い
られる、各種タイミング信号は、タイミング信号発生回
路３８によって生成される。また、エラーカウンタ２４
には、上述したように、内符号エラー訂正デコーダ２３
およびビデオ外符号デコーダ３１における、デコード時
のエラー数が供給されている。供給されたこれらの信号
に基づいてこのエラーカウンタ２４でカウントされたエ
ラー数は、バス２５およびインターフェイス２６を介し
て外部に送られる。これにより、エラーレートの計測な
どを行うことができる。

【００５５】エラー訂正デコーダ９の内部では、データ
は、１シンクブロックが１パケットとして扱われる。図
６は、この１パケットおけるデータ構成の例を示す。こ
こでは、データは、８ビットを１シンボルとして扱われ
る。ＩＤ０およびＩＤ１は、上述の図４に示した１シン
クブロックのデータ構成におけるＩＤをより詳細に示し
たものである。このデータの内容の一例を以下に記す。

【００５６】ＩＤ０・・・シンクブロック番号 ＩＤ１・・・セグメント番号，ビデオ／オーディオ識別
情報など Ｄａｔａ０〜Ｄａｔａ２１６・・・ビデオデータ，ある
いはオーディオデータ ＩＤ２・・・テープの走行方向や通常再生，高速再生と
いった走行モードなどの補助的な情報 ＥＦ・・・シンクブロック単位でのエラーに関する情報 Ｒｃｏｕｎｔ・・・早送り再生などの高速再生の際に、
エラーなどの原因によりデータの更新がないままビデオ
データの出力が何回行われたかを示す情報 ＰＩＤ０・・・磁気ヘッドのヘッドスイッチング信号に
基づき予測されたシンクブロック番号 外符号エラーフラグ・・・外符号によるエラー訂正後に
おいて、１シンボル毎に１ビット付されるエラーフラグ

【００５７】これらのうち、内符号デコーダ２３におい
て、エラーシンボルの数が符号の持つエラー訂正能力を
超え、エラー訂正できなかった場合、すなわち、デコー
ダ２３の出力にエラーが存在する場合、ＥＦに対してエ
ラーフラグが立てられる。図７は、このＥＦのビット構
成を示す。ビット７が内符号のエラー訂正結果に対応す
る内符号エラーフラグである。ビット６のＳｅｌ ＥＦ
は、最終的にこのエラー訂正デコーダ９から出力される
ビデオデータにおいて、内符号エラーフラグおよび外符
号エラーフラグの何方のエラーフラグが有効かを示すも
のである。これは、例えばＳｅｌ ＥＦ＝‘１’であれ
ば内符号エラーフラグが有効とされ、‘０’であれば外
符号エラーフラグが有効であるとされる。ビット０〜ビ
ット５までは未定義である。

【００５８】図８は、ＳＤＲＡＭ３０に対して、１シン
クブロック分の再生データが書き込まれる際のフォーマ
ットの一例を示す。このＳＤＲＡＭ３０は、１６ビット
のデータ幅を有しているため、上述の図６で示した８ビ
ット幅のデータフォーマットがこのように１６ビットが
１ワードとされ、ワード数も１１２ワードと半分にされ
る。

【００５９】この再生データがＳＤＲＡＭ３０に書き込
まれる際に、メモリコントローラ２９の制御によりデー
タのタイミングコントロールが行われる。また、再生デ
ータは、ＳＤＲＡＭ３０に対してセグメント別にビデオ
データおよびオーディオデータとに分けられ書き込まれ
るが、このときのアドレス制御もメモリコントローラ２
９によって行われる。

【００６０】図９および図１０は、このアドレス制御に
よるＳＤＲＡＭ３０におけるアドレス割り当ての一例を
示す。図９は、ロー（列）アドレスの割り当てを示す。
ビット８〜１０において、ビデオデータは、セグメント
０〜５のセグメント別に分けられ、オーディオデータ
は、‘６’に固定とされる。このように、このビット８
〜１０でビデオデータおよびオーディオデータがアドレ
ス割り当てにおいてぶつからないようにされる。また、
ビデオデータにおいて、ビット６，７は、テープの走行
方向を示し、通常走行では‘０’、逆転走行では‘１’
とされる。さらに、ビット０〜５は、シンクブロック番
号をＢ７〜Ｂ０の８ビットで表した場合における、Ｂ７
〜Ｂ２の６ビットが入れられる。

【００６１】オーディオデータにおいては、ビット６，
７は、‘０’に固定とされている。また、ビット４，５
に対してこのフィールド０〜３が入れられる。また、ビ
ット２，３は、４チャンネルあるオーディオチャンネル
別に割り当てられる。ビット０，１には、シンクブロッ
ク番号の２，３ビット（Ｂ２，Ｂ３）が入れられる。

【００６２】図１０は、カラム（行）アドレスの割り当
てを示す。このカラムアドレスの割り当ては、オーディ
オデータおよびビデオデータに共通である。このＳＤＲ
ＡＭ３０は、バンクＡおよびバンクＢから成る２バンク
構成とされており、データは、これらバンクＡおよびバ
ンクＢとに割り当てられる。また、カラムにおいては、
シンクブロック番号のビット０，１（Ｂ０，Ｂ１）が
０，１，２，３の４つのシンクブロックのデータが混在
するように割り当てられる。図中に記されるＳ０，Ｓ
１，Ｓ２，Ｓ３は、これらシンクブロック番号のビット
０，１（Ｂ０，Ｂ１）が０，１，２，３であるシンクブ
ロックのデータをそれぞれ表している。

【００６３】このカラムアドレスにおけるビット０，１
によるシンクブロック割り当てと、上述のローアドレス
におけるシンクブロック番号の割り当てを組み合わせる
ことで、全てのシンクブロックに対してアドレス割り当
てを行うことができる。

【００６４】バンクＡのカラムアドレス０〜３には、上
述の図６に示されるＩＤ０およびＩＤ１が割り当てられ
る。また、カラムアドレス４〜２２３には、データ０〜
１０９が割り当てられる。一方、バンクＢのカラムアド
レス０〜２２２には、データ１１０〜２１５が割り当て
られる。そして、バンクＢのカラムアドレス２２３に
は、データ２１６およびＩＤ２が割り当てられる。

【００６５】また、バンクＡのカラムアドレス２２４〜
２５１およびバンクＢのカラムアドレス２２４〜２５１
は、外符号によるエラー訂正が行われた結果のエラーフ
ラグが書き込まれる。このエラーフラグは、１データに
対して１ビット割り当てられるので、１ワードでは１６
データ分のエラーフラグを格納することができる。した
がって、バンクＡのカラムアドレス２２４〜２５１には
データ０〜１１１に対するエラーフラグが格納され、バ
ンクＢのカラムアドレス２２４〜２５１には、データ１
１２〜２１６に対するエラーフラグが格納される。

【００６６】上述の図９および図１０に示したＳＤＲＡ
Ｍ３０のローアドレスおよびカラムアドレスの割り当て
は、データが内符号によるエラー訂正を終えてこのＳＤ
ＲＡＭ３０に対して書き込まれ、後述する外符号による
エラー訂正が行われこのＳＤＲＡＭ３０からデータが読
み出されるまで変わらない。

【００６７】図１１は、これらローアドレスおよびカラ
ムアドレスから成るＳＤＲＡＭ３０におけるアドレス空
間を概略的に示す。切り換えて使用されるバンクＡおよ
びバンクＢのそれぞれにおいて、ローアドレスが１１ビ
ット設けられる。この１１ビットのローアドレスのそれ
ぞれに対して、１６ビットを１ワードとして２５２ワー
ドから成るカラムアドレスが配される。したがって、こ
の例では、このＳＤＲＡＭ３０のデータ容量は、１６
（ビット）×２５２×２０４８×２＝１６Ｍビットであ
る。

【００６８】なお、上述の図６に示された１パケットの
データフォーマットにおけるＥＦ等は、このＳＤＲＡＭ
３０の所定の領域または別のメモリに書き込まれる。

【００６９】次に、上述の構成を以て行われるエラー処
理制御について説明する。この例においては、メモリコ
ントローラ２９に対して供給された再生データが通常速
度による再生で得られたものであるかどうかで制御が異
なる。すなわち、高速再生の場合、磁気ヘッドが磁気テ
ープ上に形成された複数トラックを跨いでトレースす
る。上述したように、ビデオデータの１エラー訂正ブロ
ックは、１トラック分のビデオデータによって形成され
る。そのため、この高速再生の際には、内符号によるエ
ラー訂正は行われるが、外符号によるエラー訂正は行わ
れない。したがって、この高速再生の際には、外符号に
よるエラー訂正がキャンセルされる。

【００７０】また、内符号デコーダ２３での内符号によ
るエラー訂正において、すべてのエラーが訂正されたか
どうかによっても、制御が異なる。すなわち、内符号に
よるエラー訂正ですべてのエラーの訂正が行われると、
外符号によるエラー訂正の必要が無くなる。そのため、
この場合においても、外符号によるエラー訂正がキャン
セルされる。

【００７１】なお、供給された再生データが通常速度に
よる再生のものかどうかは、例えば、外部からインター
フェイス２６を介して制御信号をこのエラー訂正デコー
ダ９に対して送ることで知ることができる。また、再生
データに、再生速度を示すデータを付加するようにして
もよい。

【００７２】図１２は、この、エラー処理制御の一例を
概略的に示す。ステップＳ５０で、内符号デコーダ２３
において内符号によるエラー訂正がビデオデータに対し
て行われる。このエラー訂正の結果に対応するフラグが
上述の図７に示されるＥＦにおけるビット７の、内符号
エラーフラグに入れられる。そして、Ｓｅｌ ＥＦが内
符号エラーフラグが有効であることを示す値（この例で
は‘１’）とされる。このエラー訂正されたビデオデー
タ，内符号エラーフラグ，およびＳｅｌ ＥＦがステッ
プＳ５１のＳＤＲＡＭ３０への書き込み処理に送られ
る。

【００７３】若し、このエラー訂正されたビデオデータ
が通常速度による再生で得られたものであれば、ステッ
プＳ５１で、このビデオデータ，内符号エラーフラグ，
およびＳｅｌ ＥＦがＳＤＲＡＭ３０に書き込まれる。
そして、１エラー訂正ブロック分のビデオデータがこの
ＳＤＲＡＭ３０にたまると、この１エラー訂正ブロック
分の内符号エラーフラグが全てエラー無しであるかどう
かが判断される。若し、エラーが一つも無ければ、ビデ
オ外符号デコーダ３１によるエラー訂正が不要であるた
め、ビデオデータ，内符号エラーフラグ，およびＳｅｌ
ＥＦは、ステップＳ５２の外符号によるエラー訂正の処
理に送られない。

【００７４】このような、再生データがビデオ外符号デ
コーダ３１におけるエラー訂正が行われずに、メモリコ
ントローラ２９からそのままエラー訂正デコーダ９の外
部に出力されるような場合には、ビデオ外符号デコーダ
３１の動作が止められる。これは、例えばこのデコーダ
３１に供給されるクロックを停止することによってなさ
れる。このエラー訂正デコーダ９がＣＭＯＳ ＩＣであ
る場合には、このようにクロックを停止させることで、
その回路において電力を消費しないようにできる。

【００７５】一方、このビデオデータが高速再生によっ
て得られたものである場合には、上述したように、外符
号によるエラー訂正を行わない。そのため、ビデオデー
タ，内符号エラーフラグ，およびＳｅｌ ＥＦは、ステ
ップＳ５２の外符号によるエラー訂正の処理に送られな
い。また、それと共に、クロックの供給を停止するなど
して、ビデオ外符号デコーダ３１の動作が止められる。

【００７６】また一方、１つでもエラーがあると判断さ
れれば、ビデオデータ，内符号エラーフラグ，およびＳ
ｅｌ ＥＦがステップＳ５２の処理に送られ、外符号に
よるエラー訂正が行われる。そして、Ｓｅｌ ＥＦが外
符号エラーフラグが有効であることを示す値（この例で
は‘０’）とされる。エラー訂正されたビデオデータ，
外符号エラーフラグ，およびＳｅｌ ＥＦがステップＳ
５１のＳＤＲＡＭ３０への書き込み処理に送られる。

【００７７】ＳＤＲＡＭ３０に書き込まれたデータの出
力は、ステップＳ５３で行われる。通常速度による再生
で得られたデータは、ＳＤＲＡＭ３０から行方向に読み
出され、出力される。また、高速再生によって得られた
データは、メモリコントローラ２９からそのまま出力さ
れる。このとき、エラーフラグの出力も行われるが、こ
れは、ＳＤＲＡＭ３０に書き込まれているＳｅｌ ＥＦ
の値に基づいて行われる。すなわち、Ｓｅｌ ＥＦ＝
‘１’であれば内符号エラーフラグが出力され、Ｓｅｌ
ＥＦ＝‘０’であれば、外符号エラーフラグが出力さ
れる。後続するコンシール回路では、このＳｅｌ ＥＦ
の値に基づいて、内符号エラーフラグあるいは外符号エ
ラーフラグによってデータのコンシールが行われる。

【００７８】このように、この発明によれば、１ビット
のフラグであるＳｅｌ ＥＦを設けることによって、外
符号によるエラー訂正処理を簡単にスキップさせること
ができる。

【００７９】次に、メモリコントローラ２９によるＳＤ
ＲＡＭ３０の制御について説明する。図１３，図１４，
図１５は、このＳＤＲＡＭ３０の制御の一例を示すタイ
ムチャートである。図１３は、通常速度再生時のＳＤＲ
ＡＭ３０に対するアクセス制御を示す。図中、セグメン
ト０〜５は、それぞれのセグメントに対して設けられた
ＳＤＲＡＭ３０における領域を示し、また、オーディオ
０〜３は、それぞれのオーディオデータの１エラー訂正
ブロックに対して設けられたＳＤＲＡＭ３０における領
域を示す。

【００８０】図１３Ａの、ＳＤＲＡＭ３０に対する、内
符号によるエラー訂正後のビデオデータ書き込み周期に
対してセグメント０〜５のビデオデータが供給され書き
込まれる。そして、書き込まれたこれらのデータに対し
て、ビデオ外符号デコーダ３１での、外符号によるエラ
ー訂正処理のための読み出しおよび書き込みが行われ
る。その後、図１３Ｂのビデオデータの読み出し周期に
基づいてビデオデータの出力のための読み出しが行われ
る。図１３Ｄに示されるように、これらビデオデータの
ＳＤＲＡＭ３０に対する書き込みおよび読み出しは、各
セグメント毎に行われる。また、オーディオデータは、
図１３Ｃに示されるように、１フィールドを書き込みお
よび読み出し周期とされる。そして、図１３Ｅに示され
るように、各チャンネル毎にＳＤＲＡＭ３０対するデー
タの書き込みおよび読み出しが行われる。

【００８１】このように、通常速度による再生において
は、内符号によるエラー訂正後のビデオデータ書き込
み，外符号によるエラー訂正処理のための読み出しおよ
び書き込み，ビデオデータの出力のための読み出し，お
よびオーディオデータの書き込みおよび読み出しという
複数の処理が並行的に行われる。これは、上述したよう
に、このエラー訂正デコーダ９の内部のクロックレート
がレートコンバータ２２によって４６．４ＭＨｚという
十分に高いものに変換されているため、これらの処理を
時分割で行うことが可能とされることで実現されるもの
である。

【００８２】なお、これらの処理のうち、内符号による
エラー訂正後のビデオデータ書き込みは、そのタイミン
グが外部によって規定されるが、その他の処理について
は、メモリコントローラ２９において制御されるもので
ある。

【００８３】図１４は、高速再生時のＳＤＲＡＭ３０に
対するアクセス制御を示す。内符号によるエラー訂正後
のビデオデータ書き込みのタイミングおよびＳＤＲＡＭ
３０からのビデオデータ読み出しのタイミングは、上述
の通常速度による再生の場合と同じである。この高速再
生の場合には、外符号によるエラー訂正およびオーディ
オデータの出力が無いため、図１４Ｃに示されるよう
に、制御が簡単になっている。また、この高速再生時
は、通常速度による再生時とはテープの速度が異なり、
テープに記録されるデータと磁気ヘッド５との相対速度
が変わる。そのため、図１４Ａに示される内符号による
エラー訂正後のデータ書き込み処理の周期が上述の図１
３Ａに示される周期と異なる。

【００８４】図１５は、このＳＤＲＡＭ３０におけるデ
ータの書き込みおよび読み出しの時分割処理の一例を示
す。３０フレーム／１秒である場合、１フレームは、４
６．４ＭＨｚのクロックで１，５４６，８７２クロック
に相当する。このクロックに対して、１００８クロック
単位で上述の複数の処理の時分割処理が行われる。

【００８５】この１００８クロックに対して、各々の処
理に必要なクロックが予め割り当てられることによって
時分割処理が行われる。例えば、図１５Ｂに示されるよ
うに、１５４クロックが内符号および外符号によるエラ
ー訂正処理後のビデオデータ出力に対して割り当てられ
る。１６クロックがオーディオ外符号デコーダ３２によ
るエラー訂正のためのオーディオデータ読み出しに対し
て割り当てられる。２５６クロックがビデオ外符号デコ
ーダ３１によるエラー訂正のためのビデオデータの書き
込みおよび読み出しに割り当てられる。また、５８２ク
ロックが内符号によるエラー訂正後のＳＤＲＡＭ３０に
対するＡ／Ｖデータの書き込みに割り当てられる。

【００８６】このようなクロック割り当てに対して、先
ず、内符号および外符号によるエラー訂正処理後のビデ
オデータ出力およびオーディオ外符号デコーダ３２によ
るエラー訂正のためのオーディオデータ読み出しがそれ
ぞれ１５４クロックおよび１６クロックのうちに行われ
る。そして、続く２５６クロックでビデオ外符号デコー
ダ３１によるエラー訂正のためのビデオデータの書き込
みおよび読み出しが行われ、最後に、内符号によるエラ
ー訂正後のＳＤＲＡＭ３０に対するＡ／Ｖデータの書き
込みが行われる。この書き込まれたデータは、次の周期
で読み出され、同様の処理が行われる。

【００８７】

【発明の効果】以上説明したように、この発明によれ
ば、積符号によるエラー訂正を行うためのエラー訂正デ
コーダにおいて、内符号デコーダおよび外符号デコーダ
が１つの集積回路内に構成される。そのため、このエラ
ー訂正デコーダが１種類の集積回路の設計および使用だ
けで実現でき、部品点数，開発コスト，および材料コス
トなどの点で削減できる効果がある。

【００８８】またそのため、内符号デコーダおよび外符
号デコーダとの間の結線が不要となるため、基板のレイ
アウト設計が簡単になり、集積回路のミスマウントなど
による不良率を低下させられる効果がある。

【００８９】また、内符号デコーダおよび外符号デコー
ダが１つの集積回路として構成されるため、内符号デコ
ーダおよび外符号デコーダ間のインターフェイスも同集
積回路内でできるため、省電力化が図れる効果がある。

【図面の簡単な説明】

【図１】この発明の実施の一形態によるエラー訂正装置
が適用された、ディジタルビデオ記録／再生装置の構成
の一例をブロック図である。

【図２】ビデオデータにおけるエラー訂正ブロックの構
成の一例を示す略線図である。

【図３】オーディオデータにおけるエラー訂正ブロック
の構成の一例を示す略線図である。

【図４】ビデオデータにおけるエラー訂正ブロックにお
ける１シンクブロックの構成の例を概略的に示す略線図
である。

【図５】エラー訂正デコーダの構成の一例を示す略線図
である。

【図６】１パケットおけるデータ構成の例を示す略線図
である。

【図７】ＥＦのビット構成を示す略線図である。

【図８】ＳＤＲＡＭに対して１シンクブロック分の再生
データが書き込まれる際のフォーマットの一例を示す略
線図である。

【図９】ＳＤＲＡＭでのローのアドレス割り当てを示す
略線図である。

【図１０】ＳＤＲＡＭでのカラムのアドレス割り当てを
示す略線図である。

【図１１】ＳＤＲＡＭでのアドレス空間を概略的に示す
略線図である。

【図１２】データおよびエラーフラグの処理を概略的に
示す略線図である。

【図１３】ＳＤＲＡＭに対するアクセス制御を示すタイ
ムチャートである。

【図１４】ＳＤＲＡＭに対するアクセス制御を示すタイ
ムチャートである。

【図１５】ＳＤＲＡＭに対するアクセス制御を示すタイ
ムチャートである。

【図１６】積符号による符号化を用いた、従来技術によ
るディジタル記録／再生装置の構成の一例を示すブロッ
ク図である。

【符号の説明】

９・・・エラー訂正デコーダ、２２・・・レートコンバ
ータ、２３・・・内符号デコーダ、２９・・・メモリコ
ントローラ、３０・・・ＳＤＲＡＭ、３１・・・ビデオ
外符号デコーダ、３２・・・オーディオ外符号デコーダ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/92 Ｈ０４Ｎ 5/92 Ｈ (72)発明者 河原 実 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 積符号によってエラー訂正符号化された
   データを復号化するようにしたエラー訂正装置におい
   て、 内符号によるエラー訂正を行う内符号デコーダと、 上記内符号デコーダによるエラー訂正が行われた後に外
   符号によるエラー訂正を行う外符号デコーダとを有し、 上記内符号デコーダと上記外符号デコーダとが同一集積
   回路として構成されることを特徴とするエラー訂正装
   置。
2. 【請求項２】 請求項１に記載のエラー訂正装置におい
   て、 上記内符号によるエラー訂正が行われた後にデータを外
   符号方向に読み替えるためのメモリと、上記外符号によ
   るエラー訂正が行われた後にデータの時間軸方向へデー
   タを読み替えるためのメモリとが共通であることを特徴
   とするエラー訂正装置。
3. 【請求項３】 請求項１に記載のエラー訂正装置におい
   て、 上記外符号によるエラー訂正の必要が無い場合、上記外
   符号デコーダの動作を停止させることを特徴とするエラ
   ー訂正装置。