JPH10275901A - コンデンサおよびメモリ構造体とその製造法 - Google Patents

Abstract

(57)【要約】 【課題】 寸法が小さく電極表面積の大きな集積回路コ
ンデンサとその製造法を提供する。 【解決手段】 コンデンサのための凹凸のあるポリシリ
コン電極により、大きな結晶核生成密度による薄い層と
気相不純物添加とで大きな表面積増強が得られる。気相
不純物添加はまた、結晶粒形状と酸素のない誘電体生成
とを増強する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子半導体デバイ
スに関する。さらに詳細にいえば本発明は、コンデンサ
構造体とこのような構造体の製造法とに関する。

【０００２】

【発明が解決しようとする課題】半導体メモリに対する
要請が増大しており、そして競合する困難さとにより、
１トランジスタと１コンデンサのメモリ・セルを基本と
する高集積度の集積回路ダイナミック・ランダム・アク
セス・メモリ（ＤＲＡＭ）が要求されている。しかし、
標準型の酸化シリコン誘電体および窒化シリコン誘電体
を有する微細化した寸法のコンデンサは、セルの中に蓄
積される電荷量が減少するといったことを含む種々の問
題点を有している。したがって、ＤＲＡＭの製造業者
は、コンデンサの誘電率を増大させるためにまた別の誘
電体を探求しており、そしてコンデンサの電極面積を増
大させるためにまた別のセル構造体を探求している。例
えば米国特許第 5,554,557号は、コンデンサの電極面積
を増大させるために、凹凸のあるポリシリコン下側電極
を備えたフェンス型のコンデンサを開示している。この
特許は、 560℃の温度と約 200ミリトルの圧力でシラン
を分解することにより凹凸のあるポリシリコンを沈着
し、そしてそれにより最大の厚さが50ｎｍ〜 150ｎｍで
ある半球状の結晶粒の層が生成されることを開示してい
る。その後、窒化シリコン、酸化物／窒化物／酸化物、
または５酸化タンタルの誘電体を整合して沈着する。こ
のことにより、沈着されたポリシリコンの頂部電極を備
えたコンデンサが完成する。

【０００３】イノ(Ino) ほか名の論文「凹凸のある表面
を有する多結晶シリコン膜の沈着と積層されたダイナミ
ック・ランダム・アクセス・メモリ・コンデンサ電極へ
の応用(Rugged Surface Polycrystalline Silicon Film
Deposition and its Application in a Stacked Dynam
ic Random Access Memory Capacitor Electrode)」１
４、J.Vac.Sci.Tech. 、Ｂ 751頁（1996年）は、層の厚
さが40ｎｍ〜 150ｎｍの範囲内にあり、最適の厚さが 1
00ｎｍである、凹凸のあるポリシリコンを備えたコンデ
ンサ（図１４）を開示している。

【０００４】

【課題を解決するための手段】本発明により、厚さが40
ｎｍ以下であるが、しかし結晶核生成の密度が大きい沈
着と、気相結晶粒形状増強と、単一の加熱処理工程での
不純物添加とにより、表面積が少なくとも２倍にまで増
大したＨＳＧ（半球状結晶粒(hemispherical grain) ）
シリコン（凹凸のあるポリシリコン）層が得られる。凹
凸のあるポリシリコンの好ましい実施例により、表面積
が増強された（ダイナミック・メモリ・セル）コンデン
サ電極が作成され、そして電極が酸素源に触れることな
くコンデンサ誘電体を沈着することができる。

【０００５】本発明は、シリコン集積回路における標準
的な製造法と両立する処理工程を用いることにより、高
集積度のメモリ・セルを製造することができるという利
点を有する。

【０００６】

【発明の実施の形態】添付図面を参照することにより本
発明をさらによく理解することができる。

【０００７】概観 好ましい実施例では、半球状結晶粒（ＨＳＧ）シリコン
（凹凸のあるポリシリコン）の高密度に配置された小さ
な結晶粒を用いることにより、電極の厚さが制限された
ままでコンデンサの電極（電極板）の面積が増強され
る。好ましい実施例の製造法では、小さな結晶粒である
がしかし大きな面積密度を有する結晶成長の条件の下で
ＨＳＧシリコンをまず作成し、次に結晶粒の気相増強と
ＨＳＧシリコンの気相不純物添加とを行い、そして次に
直ちに、酸素源に触れることなく初期のコンデンサ誘電
体を作成する。結晶粒が小さいＨＳＧシリコンを用いる
ことによりコンデンサの電極の実効的な厚さが制限さ
れ、それにより隣接しそして多数のコンデンサの電極の
間の間隔距離を小さくすることができる。気相不純物添
加により予備的な結晶粒形状増強が可能になるが、表面
が好ましくない酸化にさらに影響されやすくなり、した
がって直ちに初期誘電体の作成を行うことにより均一性
の高いコンデンサ誘電体層が得られる。

【０００８】図１および図２は、ポリシリコンの垂直型
シリンダ１０４（この垂直型シリンダは細長い王冠の形
状を有する）とセル・コンデンサの下側電極を形成する
ポリシリコン・ベース１０５との上にＨＳＧシリコン１
０２を備えた、ＤＲＡＭセル１００の好ましい実施例の
横断面図および平面図である。誘電体１０６は、ＨＳＧ
シリコン１０２の表面と、ＨＳＧシリコン結晶粒の間の
ポリシリコン部分１０４〜１０５とに整合している。ポ
リシリコン１０８は頂部（共通）コンデンサ電極を形成
する。ただし、ポリシリコンの代わりにＴｉＮのような
他の部材を用いることもできる。パス・トランジスタ
（ソース１１２およびドレイン１１４を有するゲート１
１０）は、ポリシリコンのステム１２２を通して、ビッ
ト線路１２０を下側コンデンサ電極に接続する。ビット
線路１２０は図１の平面に平行に配置され、そしてドレ
イン１１４に接触しているオフセットだけが図１に示さ
れている。セル１００とセル１００′との間の間隔距離
は、ＨＳＧ１０２とＨＳＧ１０２′との間の最小間隔距
離により決定されることに注目されたい。この間隔距離
は、頂部電極１０８の最小厚さである。例えば、王冠状
ポリシリコン１０４の厚さは85ｎｍであることができ、
そしてＨＳＧシリコン１０２結晶粒は隆起していること
ができ、そして高さが約30〜40ｎｍであることができ、
酸化した窒化シリコン（ＮＯ）誘電体１０６は厚さが６
ｎｍであることができ、そして隣接するセルの間の頂部
電極１０８の最小厚さは約 100ｎｍである。したがって
もしその代わりにＨＳＧシリコン１０２結晶粒の高さが
70ｎｍであるならば、頂部電極１０８の最小厚さは20ｎ
ｍにまで減少しなければならなく、そして信頼性が低下
する。

【０００９】製造 図３〜図８は、下記で説明されるＤＲＡＭの製造の各段
階を、基板のメモリ・セル１００部分の横断面正面図で
示した図である。

【００１０】（ａ） 浅いトレンチ分離部分と、ＣＭＯ
Ｓ周縁部分とメモリ・アレイ・ウエルとに対するツイン
・ウエルと、を有するシリコン基板（または絶縁体基板
の上のシリコン）で開始する。閾値調整不純物注入（こ
の不純物注入は、セル・トランジスタおよび種々の周縁
トランジスタに対して異なることができる）を実行し、
そしてゲート誘電体を形成する。ポリシリコン・ゲート
部材と二酸化シリコン層とを被覆するケイ化タンブステ
ンを沈着し、そしてその後、これらの層をパターンに作
成して、酸化物が頂部のゲート１１０と、周縁トランジ
スタのゲートと、ゲートのレベルの相互接続体とを作成
する。図３を見よ。

【００１１】（ｂ） 少量の不純物が添加されたドレイ
ンの不純物添加が実行され、そしてその後、沈着と異方
的エッチングとにより、ゲートの上に側壁誘電体を作成
する。不純物添加を行うことにより、周縁のソース／ド
レインを含むソース１１２およびドレイン１１４を作成
し、トランジスタのレベルが完成する。この構造体を平
坦化された誘電体層（例えばＢＰＳＧ）で被覆する。図
４を見よ。

【００１２】（ｃ） 平坦化された誘電体の中でソース
１１２にまで達する孔（貫通孔）が、フォトリソグラフ
ィにより定められそしてエッチングにより作成される。
その場で不純物添加されたポリシリコンのブランケット
沈着とエッチング・バックが行われて、孔の中にステム
１２２が作成される。次に、平坦化された誘電体の中で
ドレイン１１４にまで達する孔が、フォトリソグラフィ
により定められそしてエッチングにより作成される。そ
の場で不純物添加されたポリシリコンのブランケット沈
着が行われ、そしてその後、ケイ化タングステンのキャ
ップが沈着され、そしてそれをパターンに作成して、ド
レイン１１４に接続されるビット線路１２０が作成され
る。平坦化されたビット線路誘電体が作成される。この
ビット線路誘電体は、エッチング停止部分層（例えば、
酸化物および窒化物の部分層）を有することができる。
図５を見よ。

【００１３】（ｄ） その場で不純物添加されたポリシ
リコン層を沈着する。この層は最終的に、セル１００の
垂直型ポリシリコン王冠体のための水平ベースの一部分
になるであろう。その後、ステム１２２の上のポリシリ
コンの中に孔がリソグラフィにより定められる。それに
加えて、丸い角と小さな直径を得るために、孔に（ブラ
ンケット沈着と異方的エッチングで）ポリシリコン側壁
を取り付けることができる。その後、ポリシリコンをエ
ッチング・マスクとして用いて、平坦化されたビット線
路誘電体をステム１２２にまでエッチングが行われる。
図６を見よ。

【００１４】（ｅ） その場で不純物添加されたポリシ
リコン層を沈着する。この層はステム１２２に接続さ
れ、そして最終的に王冠体のための水平ベースの残りの
部分を形成するであろう。その後、誘電体層とリソグラ
フィにより王冠体ベースが定められる。誘電体およびポ
リシリコンにエッチングを行って、誘電体で被覆された
王冠体ベースが生成される。図７を見よ。

【００１５】（ｆ） その場で不純物（リン不純物）が
添加されたポリシリコン層を整合的に沈着する。このこ
とにより、ポリシリコン・ベース１０５の露出した端部
に対する接触が行われる。ポリシリコンに異方的エッチ
ングが行われて、（ベースの上の誘電体の頂部の上およ
びベースの間のビット線路誘電体の上の）ポリシリコン
の水平部分が除去される。このことにより、誘電体とベ
ース端部との上に、側壁として王冠体が作成される。塩
素を基本とするプラズマ・エッチングを用いることがで
きる。次に、誘電体が除去され、その結果、ステムの上
に保持された水平ベースを備えた自立した王冠体が残
る。この除去は、エッチング停止部分層で停止する。図
８は、ビット線路誘電体の表面にエッチング停止層を備
えた状況を示す。埋め込まれたエッチング停止層と共
に、王冠体ベースの底部をまた露出することができ、そ
してそれにより電極面積を増大させることができる。

【００１６】（ｇ） ポリシリコン王冠体とベースの露
出した表面の上に、そして不可避的にまた露出したビッ
ト線路誘電体の上に、ＨＳＧシリコンが成長される。
（ポリ）シリコンの上でのＨＳＧシリコンの成長は、２
段階で行われるように思われる。第１の段階は結晶核生
成の段階であり、そして第２の段階は生成した結晶核が
合体して結晶粒に成長する段階である。このように、シ
リコン・ウエハを収納した沈着容器の中にシランを温度
571℃、流量 450sccmでシラン分解することにより、ポ
リシリコン王冠体とベースの上にＨＳＧシリコンの結晶
核を生成し、１分間に約1.76×10¹¹／ｃｍ² の結晶核生
成密度で厚さ約12ｎｍの結晶核の層が形成される。結晶
核のＴＥＭ図である図９を見よ。もちろん、この大きな
結晶核生成密度を生ずるための正確なシラン流量と温度
は、容器の寸法や圧力および全ウエハ面積に応じて変わ
るであろう。実際、図１２は処理容器の状態と層の厚さ
が種々に変わった時の結晶核生成密度を示したグラフで
ある。例えば、 571℃で２分間に約 230sccmのシラン流
量により、厚さ約17ｎｍで約 4.9×10¹⁰／ｃｍ² の結晶
核生成密度を有する結晶核の層が生ずる。

【００１７】温度 571℃、シラン流量 450sccmでのＨＳ
Ｇシリコンの成長をさらに 2.5分間継続することによ
り、最大厚さ約30ｎｍの結晶粒の層を生ずる。図１０は
結晶粒の図であり、この図の尺度目盛りは図９と同じで
ある。もちろん、もし結晶粒のこの層が75ｎｍのような
厚さにまで成長することを継続するならば、この密度の
結晶粒は、結晶粒が合体してポリシリコンの固体層にな
る方向に向かって進む層を生ずるであろう。このこと
は、面積の増強が減少することを意味する。稠密に配列
した半球体による理論的な面積の増大は、半球体の高さ
には依存しないことに注目されたい。したがって、稠密
に配列した半球体により同じ面積増強が得られるが、し
かし非常に薄い層が形成される。これとは異なって従来
の小さな結晶核生成密度の実施例は、図１１に示されて
いるように、同じ30ｎｍの厚さにおいて少数個の非常に
大きな結晶粒を有する。図１１の尺度目盛りは図９、図
１０と同じである。

【００１８】（ｈ） 隣接する王冠体の分離を確実に得
るために、フォトリソグラフィで王冠体をマスクし、そ
してビット線路誘電体の上のＨＳＧシリコンにエッチン
グを行う。またはそれとは異なって、マスクを用いない
異方的シリコン・エッチングを用いることもできる。こ
のことは王冠体の高さを減少させるが、表面の凹凸は保
持される。王冠体およびベースは、その場で不純物添加
されたポリシリコンと、表面の上の不純物添加がされて
いないＨＳＧシリコンとで構成される。フォトレジスト
が除去された後、天然の酸化物を除去するためにウエハ
に清浄化が行われる。不純物添加がされていないＨＳＧ
シリコンは、下に配置されたリン不純物が添加されたポ
リシリコンのようには簡単には酸化されない。

【００１９】（ｉ） ＨＳＧシリコン結晶粒形状の増強
と、水素（Ｈ₂ ）雰囲気中で30分〜60分間、 850℃でウ
エハを最初に焼くことによってリン不純物を結晶粒に添
加することとにより、残留するすべての天然酸化物が除
去され、そして下に配置されたポリシリコン１０４／１
０６から結晶粒１０２の上にシリコン原子が移動し、そ
して下に配置されたポリシリコンに対して結晶粒が隆起
する。面積増強（得られたコンデンサについての電気的
測定）により、オリジナルの結晶粒に対する約2.2の因
子から隆起した結晶粒に対する約 2.7の因子にまで増大
する。形状増強の前と後のそれぞれを示した図１３ａ、
図１３ｂを見よ。その後、水素雰囲気からホスフィン
（ＰＨ₃ ）雰囲気に１分間切り替えられる。ホスフィン
はシリコン表面で分解し、そしてリンが結晶粒の中に拡
散し、その結果、２×10²⁰／ｃｍ³以上のリン不純物の
表面添加濃度が得られる。

【００２０】（ｊ） 結晶粒の間の割れ目に生ずること
がある自由表面のすべてのリンおよび以前の段階におい
て不純物が多量に添加された結晶粒は、酸化に対して非
常に反応性の強い位置である。実際、天然の酸化物は不
純物が多量に添加されたシリコンの上に急速に成長し、
典型的には、１ｎｍ〜３ｎｍの範囲の厚さに成長する。
このような酸化物 (誘電率が 2.5〜3.5)は、６ｎｍの酸
化された窒化シリコンを用いたコンデンサの実効誘電率
を劣化させるであろう。（誘電率 3.9を有する２ｎｍの
熱酸化物により被覆された、誘電率 6.8を有する 4.5ｎ
ｍの窒化物）。さらにシランによる窒化シリコンの沈着
とアンモニアの表面反応は、酸化物の上の結晶核生成に
対して定温放置時間を有し、しかしシリコンの上の結晶
核生成に対しては最小の定温放置時間を有する。したが
って、清浄なシリコンの上よりも酸化されたシリコンの
表面の上において、沈着された窒化物はさらに薄くなる
であろう。このさらに薄い窒化物（例えば、 4.5ｎｍの
代わりに 2ｎｍ〜 4.5ｎｍ）は、窒化物の酸化の期間
中、下に配置された結晶粒の酸化を防止するには薄過ぎ
るであろう。その結果、結晶粒のホスフィン気相不純物
添加の直後に、沈着容器の内部が排気されそして温度が
740℃にまで下げられ、そしてジクロロシランおよびア
ンモニアが導入されて、厚さ 4.5ｎｍの窒化シリコン誘
電体が沈着される。またはそれとは異なって、真空にさ
れたホスフィン不純物添加容器からウエハを窒化シリコ
ン沈着容器に転送することができる。その後、約２ｎｍ
の酸化物を作成しおよび窒化物の中のピンホールを充填
するために、窒化物を 850℃の水蒸気の中で酸化する。
このことにより誘電体が完成する。

【００２１】（ｋ） その場で不純物添加されたポリシ
リコンを沈着し、そしてそれをパターンに作成して頂部
コンデンサ電極が作成される。

【００２２】（ｌ） 中間レベルの誘電体および相互接
続体を作成する。このことによりまた、ＤＲＡＭの中の
周縁回路が接続される。

【００２３】ＨＳＧの成長 ＨＳＧ結晶粒が成長しそして層が厚くなる時、結晶粒は
合体を開始する。結晶粒の成長は傾斜した結晶粒側壁面
積を増加させるが、結晶粒の合体は側壁を消滅させる。
したがって図１４に示されているように、表面積の総計
は極大値を有する。実際に図１４は、凹凸のあるポリシ
リコンを下側電極として用いたコンデンサに対して電気
的計測により測定された面積増強因子を有する気相不純
物添加の期間中の結晶粒形状増強の後における、面積増
強因子（オリジナルの平坦な面積に対する凹凸のある全
表面積の比）を示したグラフである。図１４のコンデン
サに対するＨＳＧ成長条件は、図１１に示された前記の
小さな結晶核生成密度の実施例の成長条件と同じであ
る。実際、合体により生ずる結晶粒の横方向の拡大を図
１１は示している。大きな結晶核生成密度の好ましい実
施例は、低度の合体による大量の結晶粒側壁面積から、
小さな厚さの層に対し（例えば、30ｎｍの厚さに対し）
さらに大きな面積増強因子を有するはずである。図１０
の横方向の寸法の小さな結晶粒と図１１の結晶粒とを比
較せよ。多分、大きなシラン流量からの急速な結晶核生
成および結晶粒成長は合体を少なくし、そしてさらに寸
法の小さな結晶粒を生じ、そしてその結果大きな面積増
強因子が得られる。

【００２４】変更実施例 気相不純物添加と酸素のない即時誘電体形成の期間中に
結晶粒増強を有する薄い（例えば、厚さ30ｎｍの）凹凸
のあるポリシリコンの場合、大きな面積増強因子の特性
を保持したまま、好ましい実施例を種々の方法で変更す
ることができる。

【００２５】例えば、処理条件を変更することができ
る。薄い窒化物障壁体を作成しその後に（Ｔａ₂ Ｏ₅ の
ような）酸化物を基本とする誘電体の沈着を行うため
に、窒化シリコン誘電体沈着を高速熱窒化物化（1000℃
でＮＨ₃ ）で置き換えることができる。

【００２６】さらに、凹凸のあるポリシリコン電極コン
デンサは、浮動ゲートと制御ゲートとの間のＥＥＰＲＯ
Ｍの中の結合コンデンサであることができる、または通
常の線形回路のためのコンデンサであることができる、
または他の結合用コンデンサであることができる。

【００２７】以上の説明に関して更に以下の項を開示す
る。 （１）（ａ） 約40ｎｍよりも小さな厚さを有する凹凸
のあるポリシリコン表面を備えた第１電極と、（ｂ）
前記表面の上に配置された誘電体と、（ｃ） 前記誘電
体の上に配置された第２電極と、を有する、コンデン
サ。

【００２８】（２）（ａ） 凹凸のあるポリシリコン表
面を備えた第１電極を作成する段階と、（ｂ） 減圧さ
れた雰囲気の中で前記凹凸のあるポリシリコンの結晶粒
形状を変える段階と、（ｃ） リンを含有する雰囲気の
中で前記凹凸のあるポリシリコンに不純物添加を行う段
階と、を有する、コンデンサの製造法。

【００２９】（３）（ａ） 凹凸のあるポリシリコン表
面を備えた第１極板を作成する段階と、（ｂ） リンを
含有する雰囲気の中で前記凹凸のあるポリシリコンに不
純物添加を行う段階と、（ｃ） 段階（ｂ）の前記不純
物添加の後、前記表面を酸素を含有する雰囲気に触れさ
せる前に前記表面の上に誘電体を作成する段階と、を有
する、コンデンサの製造法。

【００３０】（４） コンデンサのための凹凸のあるポ
リシリコン電極により、大きな結晶核生成密度による薄
い層と気相不純物添加とで大きな表面積増強が得られ
る。気相不純物添加はまた、結晶粒形状と酸素のない誘
電体生成とを増強する。

【図面の簡単な説明】

【図１】メモリ・セルの好ましい実施例の横断面図。

【図２】メモリ・セルの好ましい実施例の正面図。

【図３】製造法の好ましい第１実施例の最初の段階の横
断面正面図。

【図４】製造法の好ましい第１実施例の図３の次の段階
の横断面正面図。

【図５】製造法の好ましい第１実施例の図４の次の段階
の横断面正面図。

【図６】製造法の好ましい第１実施例の図５の次の段階
の横断面正面図。

【図７】製造法の好ましい第１実施例の図６の次の段階
の横断面正面図。

【図８】製造法の好ましい第１実施例の図７の次の段階
の横断面正面図。

【図９】結晶核生成と結晶粒とを示した図。

【図１０】結晶核生成と結晶粒とを示したまた別の図。

【図１１】結晶核生成と結晶粒とを示したさらに別の
図。

【図１２】結晶核生成密度を示したグラフ。

【図１３】結晶粒隆起を示した図であって、ａは形状増
強の前の図、ｂは形状増強の後の図。

【図１４】面積増強を示したグラフ。

【符号の説明】

１０５ 第１電極 １０６ 誘電体 １０８ 第２電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者 リック エル．ワイズ アメリカ合衆国 テキサス州プラノ，ポス ト オーク ドライブ 604 (72)発明者 キャサリン バイオレット アメリカ合衆国 テキサス州ダラス，スプ リング グローブ アベニュー 13745 (72)発明者 アディティ バネルジー アメリカ合衆国 テキサス州プラノ，バッ クスター ドライブ 748 (72)発明者 ポール エイ．ティナー アメリカ合衆国 テキサス州プラノ，バッ クスター ドライブ 7604

Claims (2)

【特許請求の範囲】
1. 【請求項１】（ａ） 約40ｎｍよりも小さな厚さを有す
   る凹凸のあるポリシリコン表面を備えた第１電極と、 （ｂ） 前記表面の上に配置された誘電体と、 （ｃ） 前記誘電体の上に配置された第２電極と、を有
   する、コンデンサ。
2. 【請求項２】（ａ） 凹凸のあるポリシリコン表面を備
   えた第１電極を作成する段階と、 （ｂ） 減圧された雰囲気の中で前記凹凸のあるポリシ
   リコンの結晶粒の形状を変える段階と、 （ｃ） リンを含有する雰囲気の中で前記凹凸のあるポ
   リシリコンに不純物添加を行う段階と、を有する、コン
   デンサの製造法。