JPH10276052A - 可変利得増幅回路 - Google Patents
可変利得増幅回路Info
- Publication number
- JPH10276052A JPH10276052A JP9080980A JP8098097A JPH10276052A JP H10276052 A JPH10276052 A JP H10276052A JP 9080980 A JP9080980 A JP 9080980A JP 8098097 A JP8098097 A JP 8098097A JP H10276052 A JPH10276052 A JP H10276052A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- bias current
- input signal
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements in emitter-coupled or cascode amplifiers
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】 入力信号を所望の利得で増幅して出力する可
変利得増幅回路に関し、オフセット電圧を増大させるこ
となく、ダイナミックレンジを大きくできる可変利得増
幅回路を提供することを目的とする。 【解決手段】 入力信号を所望の利得で増幅して出力す
る可変利得増幅回路１００において、入力信号を所定の
ゲインで増幅する増幅回路１２０と、入力信号に応じて
増幅回路１２０のバイアス電流を制御するバイアス電流
制御回路１１０とを設けた構成とする。
変利得増幅回路に関し、オフセット電圧を増大させるこ
となく、ダイナミックレンジを大きくできる可変利得増
幅回路を提供することを目的とする。 【解決手段】 入力信号を所望の利得で増幅して出力す
る可変利得増幅回路１００において、入力信号を所定の
ゲインで増幅する増幅回路１２０と、入力信号に応じて
増幅回路１２０のバイアス電流を制御するバイアス電流
制御回路１１０とを設けた構成とする。
Description
【０００１】
【発明の属する技術分野】本発明は可変利得増幅回路に
係り、特に、入力信号を所望の利得で増幅して出力する
可変利得増幅回路に関する。
係り、特に、入力信号を所望の利得で増幅して出力する
可変利得増幅回路に関する。
【０００２】
【従来の技術】図６に従来の可変利得増幅回路の一例の
回路構成図を示す。従来の可変利得増幅回路１は、入力
信号源２から入力抵抗Ｒi を介して供給された入力信号
を増幅する入力増幅回路３、入力増幅回路３で増幅され
た入力信号を所望の利得で増幅する可変増幅回路４、可
変増幅回路４で所望の利得により増幅された信号を増幅
し、出力する出力アンプ回路５から構成される。
回路構成図を示す。従来の可変利得増幅回路１は、入力
信号源２から入力抵抗Ｒi を介して供給された入力信号
を増幅する入力増幅回路３、入力増幅回路３で増幅され
た入力信号を所望の利得で増幅する可変増幅回路４、可
変増幅回路４で所望の利得により増幅された信号を増幅
し、出力する出力アンプ回路５から構成される。
【０００３】入力増幅回路３は、オペアンプ３１、定電
流源３２、トランジスタＱ1 から構成される。オペアン
プ３１は、反転入力端子に入力信号が供給され、非反転
入力端子に中心電圧が供給され、その差動出力をトラン
ジスタＱ1 のベースに供給する。トランジスタＱ1 は、
ＰＮＰトランジスタから構成され、エミッタに定電流源
３２から定電流が供給され、コレクタは可変増幅回路４
に接続される。定電流源３２とトランジスタＱ1 のエミ
ッタとの接続点は、オペアンプ３１の反転入力端子に接
続される。入力増幅回路３は、入力信号を電流に変換し
て可変増幅回路４に供給される。
流源３２、トランジスタＱ1 から構成される。オペアン
プ３１は、反転入力端子に入力信号が供給され、非反転
入力端子に中心電圧が供給され、その差動出力をトラン
ジスタＱ1 のベースに供給する。トランジスタＱ1 は、
ＰＮＰトランジスタから構成され、エミッタに定電流源
３２から定電流が供給され、コレクタは可変増幅回路４
に接続される。定電流源３２とトランジスタＱ1 のエミ
ッタとの接続点は、オペアンプ３１の反転入力端子に接
続される。入力増幅回路３は、入力信号を電流に変換し
て可変増幅回路４に供給される。
【０００４】可変増幅回路４は、ＮＰＮトランジスタＱ
11〜Ｑ18、定電流源４１，４２、可変電圧源４３から構
成され、入力増幅回路３から供給された入力信号を可変
電圧源４３により設定された電圧に応じたゲインで増幅
して出力アンプ回路５に供給する。出力アンプ回路５
は、オペアンプ５１、及び、出力抵抗Ｒo から構成され
る。オペアンプ５１は、反転入力端子に可変増幅回路４
の出力が供給され、非反転入力端子に信号の中心電圧が
供給される。可変増幅回路４から供給された信号を反転
増幅して出力する。
11〜Ｑ18、定電流源４１，４２、可変電圧源４３から構
成され、入力増幅回路３から供給された入力信号を可変
電圧源４３により設定された電圧に応じたゲインで増幅
して出力アンプ回路５に供給する。出力アンプ回路５
は、オペアンプ５１、及び、出力抵抗Ｒo から構成され
る。オペアンプ５１は、反転入力端子に可変増幅回路４
の出力が供給され、非反転入力端子に信号の中心電圧が
供給される。可変増幅回路４から供給された信号を反転
増幅して出力する。
【０００５】図７に従来の可変利得増幅回路の一例の動
作説明図を示す。従来の可変利得増幅回路１では、入力
増幅回路３の出力電流は、カレントミラー回路を構成す
るトランジスタＱ11，Ｑ12、及び、トランジスタＱ14を
介して出力アンプ回路５の入力に供給される。このと
き、入力信号の最大振幅時には、定電流源３２から出力
される定電流Ｉ1 が出力アンプ回路５の入力に供給され
る。
作説明図を示す。従来の可変利得増幅回路１では、入力
増幅回路３の出力電流は、カレントミラー回路を構成す
るトランジスタＱ11，Ｑ12、及び、トランジスタＱ14を
介して出力アンプ回路５の入力に供給される。このと
き、入力信号の最大振幅時には、定電流源３２から出力
される定電流Ｉ1 が出力アンプ回路５の入力に供給され
る。
【０００６】したがって、出力アンプ回路５の最大出力
電圧は、出力抵抗Ｒo と出力電流Ｉ1 との積になる。す
なわち、最大出力電圧Ｖmax は、 Ｖmax ＝Ｒo ×Ｉ1 で決定されていた。
電圧は、出力抵抗Ｒo と出力電流Ｉ1 との積になる。す
なわち、最大出力電圧Ｖmax は、 Ｖmax ＝Ｒo ×Ｉ1 で決定されていた。
【０００７】
【発明が解決しようとする課題】しかるに、可変増幅回
路では、最大出力電圧Ｖmax が電流Ｉ1 により決定され
ており、最大振幅時には電流Ｉ1 とトランジスタＱ14，
Ｑ16に流れる電流の和とが出力抵抗Ｒo に供給されるこ
とになり、トランジスタＱ14，Ｑ16に流れる電流の和が
誤差として、出力抵抗Ｒo に流れ、オフセット電圧とな
る。
路では、最大出力電圧Ｖmax が電流Ｉ1 により決定され
ており、最大振幅時には電流Ｉ1 とトランジスタＱ14，
Ｑ16に流れる電流の和とが出力抵抗Ｒo に供給されるこ
とになり、トランジスタＱ14，Ｑ16に流れる電流の和が
誤差として、出力抵抗Ｒo に流れ、オフセット電圧とな
る。
【０００８】従来の可変利得増幅回路で、出力ダイナミ
ックレンジを大きくしようとすると、電流Ｉ1 又は抵抗
Ｒo を大きくする必要があるが、電流Ｉ1 又は抵抗Ｒo
を大きくすると、オフセット電圧が増大し、信号に歪み
が発生する等の問題点があった。本発明は上記の点に鑑
みてなされたもので、オフセット電圧を増大させること
なく、ダイナミックレンジを大きくできる可変利得増幅
回路を提供することを目的とする。
ックレンジを大きくしようとすると、電流Ｉ1 又は抵抗
Ｒo を大きくする必要があるが、電流Ｉ1 又は抵抗Ｒo
を大きくすると、オフセット電圧が増大し、信号に歪み
が発生する等の問題点があった。本発明は上記の点に鑑
みてなされたもので、オフセット電圧を増大させること
なく、ダイナミックレンジを大きくできる可変利得増幅
回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の請求項１は、入
力信号を所望の利得で増幅して出力する可変利得増幅回
路において、前記入力信号を所定のゲインで増幅する増
幅回路と、前記入力信号に応じて前記増幅回路のバイア
ス電流を制御するバイアス電流制御手段とを有すること
を特徴とする。
力信号を所望の利得で増幅して出力する可変利得増幅回
路において、前記入力信号を所定のゲインで増幅する増
幅回路と、前記入力信号に応じて前記増幅回路のバイア
ス電流を制御するバイアス電流制御手段とを有すること
を特徴とする。
【００１０】請求項１によれば、入力信号が無信号時に
増幅回路に供給するバイアス電流を小さくでき、入力信
号の増加の応じてバイアス電流も増加するため、充分な
ダイナミックレンジを維持しつつ、オフセットを小さく
できる。請求項２は、前記増幅回路を、入力電流に応じ
た電流を出力する第１及び第２のカレントミラー回路
と、コレクタから前記第１のカレントミラー回路の入力
電流を引き込む第１のトランジスタと、コレクタから前
記第２のカレントミラー回路の入力電流を引き込むとと
もに、出力信号を出力する第２のトランジスタと、コレ
クタに前記第１のカレントミラー回路の出力電流が供給
される第３のトランジスタと、コレクタに前記第２のカ
レントミラー回路の出力電流が供給されるとともに、前
記入力信号が供給される第４のトランジスタと、前記第
１乃至第４のトランジスタのベースに前記所定のゲイン
に応じた電圧を供給する可変電圧源と、前記第１及び第
２のトランジスタのエミッタに接続され、前記バイアス
電流制御手段がベースに接続され、前記バイアス電流制
御手段から供給される信号に応じたバイアス電流を引き
込む第５のトランジスタと、前記第３及び第４のトラン
ジスタのエミッタに接続され、前記バイアス電流制御手
段がベースに接続され、前記バイアス電流制御手段から
供給される信号に応じたバイアス電流を引き込む第６の
とトランジスタとを有する構成とする。
増幅回路に供給するバイアス電流を小さくでき、入力信
号の増加の応じてバイアス電流も増加するため、充分な
ダイナミックレンジを維持しつつ、オフセットを小さく
できる。請求項２は、前記増幅回路を、入力電流に応じ
た電流を出力する第１及び第２のカレントミラー回路
と、コレクタから前記第１のカレントミラー回路の入力
電流を引き込む第１のトランジスタと、コレクタから前
記第２のカレントミラー回路の入力電流を引き込むとと
もに、出力信号を出力する第２のトランジスタと、コレ
クタに前記第１のカレントミラー回路の出力電流が供給
される第３のトランジスタと、コレクタに前記第２のカ
レントミラー回路の出力電流が供給されるとともに、前
記入力信号が供給される第４のトランジスタと、前記第
１乃至第４のトランジスタのベースに前記所定のゲイン
に応じた電圧を供給する可変電圧源と、前記第１及び第
２のトランジスタのエミッタに接続され、前記バイアス
電流制御手段がベースに接続され、前記バイアス電流制
御手段から供給される信号に応じたバイアス電流を引き
込む第５のトランジスタと、前記第３及び第４のトラン
ジスタのエミッタに接続され、前記バイアス電流制御手
段がベースに接続され、前記バイアス電流制御手段から
供給される信号に応じたバイアス電流を引き込む第６の
とトランジスタとを有する構成とする。
【００１１】請求項２によれば、第５のトランジスタ、
及び、第６のトランジスタのベース電位がバイアス電流
制御手段により制御され、第１乃至第４のトランジスタ
のバイアス電流を入力信号が無信号時にバイアス電流を
小さくでき、入力信号の増加に応じてバイアス電流も増
加させるようにできるため、充分なダイナミックレンジ
を維持しつつ、オフセットを小さくできる。
及び、第６のトランジスタのベース電位がバイアス電流
制御手段により制御され、第１乃至第４のトランジスタ
のバイアス電流を入力信号が無信号時にバイアス電流を
小さくでき、入力信号の増加に応じてバイアス電流も増
加させるようにできるため、充分なダイナミックレンジ
を維持しつつ、オフセットを小さくできる。
【００１２】請求項３は、前記バイアス電流制御手段
を、定電流を供給する定電流源と、前記定電流源がエミ
ッタに接続され、ベースに定電圧が供給される第７のト
ランジスタと、前記定電流源がエミッタに接続され、ベ
ースに前記入力信号が供給される第８のトランジスタ
と、互いに直列に接続され、前記第７のトランジスタの
コレクタと前記第８のトランジスタのコレクタとの間に
された第１及び第２の抵抗と、前記第７のトランジスタ
のコレクタと、前記第１の抵抗との接続点にコレクタが
接続され、ベースが前記第１の抵抗と前記第２の抵抗と
の接続点に接続された第９のトランジスタと、前記第８
のトランジスタのコレクタと、前記第２の抵抗との接続
点にコレクタが接続され、ベースが前記第２の抵抗と前
記第２の抵抗との接続点に接続された第１０のトランジ
スタと有し、前記第７のトランジスタ、前記第９のトラ
ンジスタのコレクタと前記第１の抵抗との接続点を前記
第６のトランジスタのベースに接続し、前記第８のトラ
ンジスタ、前記第１０のトランジスタのコレクタと前記
第２の抵抗との接続点を前記第５のトランジスタのベー
スに接続したことを特徴とする。
を、定電流を供給する定電流源と、前記定電流源がエミ
ッタに接続され、ベースに定電圧が供給される第７のト
ランジスタと、前記定電流源がエミッタに接続され、ベ
ースに前記入力信号が供給される第８のトランジスタ
と、互いに直列に接続され、前記第７のトランジスタの
コレクタと前記第８のトランジスタのコレクタとの間に
された第１及び第２の抵抗と、前記第７のトランジスタ
のコレクタと、前記第１の抵抗との接続点にコレクタが
接続され、ベースが前記第１の抵抗と前記第２の抵抗と
の接続点に接続された第９のトランジスタと、前記第８
のトランジスタのコレクタと、前記第２の抵抗との接続
点にコレクタが接続され、ベースが前記第２の抵抗と前
記第２の抵抗との接続点に接続された第１０のトランジ
スタと有し、前記第７のトランジスタ、前記第９のトラ
ンジスタのコレクタと前記第１の抵抗との接続点を前記
第６のトランジスタのベースに接続し、前記第８のトラ
ンジスタ、前記第１０のトランジスタのコレクタと前記
第２の抵抗との接続点を前記第５のトランジスタのベー
スに接続したことを特徴とする。
【００１３】請求項３によれば、入力信号が増加する
と、第７のトランジスタがオフ制御され、第１及び第２
の抵抗の電圧が低下し、第９及び第１０のトランジスタ
のコレクタ電流が低下して、増幅回路の第５及び第６の
トランジスタのベース電位を増加させ、増幅回路のバイ
アス電流を増加させることができ、また、入力信号が低
下すると、第７のトランジスタがオン制御され、第１及
び第２の抵抗の電圧が増加し、第９及び第１０のトラン
ジスタのコレクタ電流が増加して、増幅回路の第５及び
第６のトランジスタのベース電位を低下させ、増幅回路
のバイアス電流を低減させることができる。このため、
入力信号が無信号時に増幅回路に供給するバイアス電流
を小さくでき、入力信号の増加の応じてバイアス電流も
増加するので、充分なダイナミックレンジを維持しつ
つ、オフセットを小さくできる。
と、第７のトランジスタがオフ制御され、第１及び第２
の抵抗の電圧が低下し、第９及び第１０のトランジスタ
のコレクタ電流が低下して、増幅回路の第５及び第６の
トランジスタのベース電位を増加させ、増幅回路のバイ
アス電流を増加させることができ、また、入力信号が低
下すると、第７のトランジスタがオン制御され、第１及
び第２の抵抗の電圧が増加し、第９及び第１０のトラン
ジスタのコレクタ電流が増加して、増幅回路の第５及び
第６のトランジスタのベース電位を低下させ、増幅回路
のバイアス電流を低減させることができる。このため、
入力信号が無信号時に増幅回路に供給するバイアス電流
を小さくでき、入力信号の増加の応じてバイアス電流も
増加するので、充分なダイナミックレンジを維持しつ
つ、オフセットを小さくできる。
【００１４】請求項４は、前記増幅回路を、前記入力信
号がコレクタに供給される第１１、及び、第１２のトラ
ンジスタと、コレクタが出力端子に接続される第１３、
及び、第１４のトランジスタと、前記第１１乃至第１４
のトランジスタのベースに接続され、入力信号の利得を
制御する可変電圧源と、前記第１１、及び、第１３のト
ランジスタのエミッタにエミッタが接続され、ベースに
前記バイアス電流制御手段から前記バイアス電流制御信
号が供給される第１５のトランジスタと、前記第１２、
及び、第１４のトランジスタのエミッタにエミッタが接
続され、ベースに前記バイアス電流制御手段から前記バ
イアス電流制御信号が供給される第１６のトランジスタ
とを有する構成としたことを特徴とする。
号がコレクタに供給される第１１、及び、第１２のトラ
ンジスタと、コレクタが出力端子に接続される第１３、
及び、第１４のトランジスタと、前記第１１乃至第１４
のトランジスタのベースに接続され、入力信号の利得を
制御する可変電圧源と、前記第１１、及び、第１３のト
ランジスタのエミッタにエミッタが接続され、ベースに
前記バイアス電流制御手段から前記バイアス電流制御信
号が供給される第１５のトランジスタと、前記第１２、
及び、第１４のトランジスタのエミッタにエミッタが接
続され、ベースに前記バイアス電流制御手段から前記バ
イアス電流制御信号が供給される第１６のトランジスタ
とを有する構成としたことを特徴とする。
【００１５】請求項４によれば、第１５のトランジス
タ、及び、第１６のトランジスタのベース電位がバイア
ス電流制御手段により制御され、第１１乃至第１４のト
ランジスタのバイアス電流を入力信号が無信号時にバイ
アス電流を小さくでき、入力信号の増加の応じてバイア
ス電流も増加させるようにできるため、充分なダイナミ
ックレンジを維持しつつ、オフセットを小さくできる。
タ、及び、第１６のトランジスタのベース電位がバイア
ス電流制御手段により制御され、第１１乃至第１４のト
ランジスタのバイアス電流を入力信号が無信号時にバイ
アス電流を小さくでき、入力信号の増加の応じてバイア
ス電流も増加させるようにできるため、充分なダイナミ
ックレンジを維持しつつ、オフセットを小さくできる。
【００１６】請求項５は、前記バイアス電流制御手段
を、前記入力信号の中心電圧と前記入力信号との差を検
出する差動増幅回路と、前記差動増幅回路で検出された
差動信号に応じて前記増幅回路のバイアス電流を前記差
が大きいときには大きく、小さいときには小さくなるよ
うに制御する制御回路とを有する構成する。
を、前記入力信号の中心電圧と前記入力信号との差を検
出する差動増幅回路と、前記差動増幅回路で検出された
差動信号に応じて前記増幅回路のバイアス電流を前記差
が大きいときには大きく、小さいときには小さくなるよ
うに制御する制御回路とを有する構成する。
【００１７】請求項５によれば、差動増幅回路により入
力信号の中心電圧と入力信号との差を検出し、制御回路
により差動増幅回路で検出された差動信号に応じて増幅
回路のバイアス電流を入力信号と中心電圧との差が大き
いときに、大きく、小さいときに小さく制御することに
より、入力信号が無信号時に増幅回路に供給するバイア
ス電流を小さくでき、入力信号の増加の応じてバイアス
電流も増加するので、充分なダイナミックレンジを維持
しつつ、オフセットを小さくできる。
力信号の中心電圧と入力信号との差を検出し、制御回路
により差動増幅回路で検出された差動信号に応じて増幅
回路のバイアス電流を入力信号と中心電圧との差が大き
いときに、大きく、小さいときに小さく制御することに
より、入力信号が無信号時に増幅回路に供給するバイア
ス電流を小さくでき、入力信号の増加の応じてバイアス
電流も増加するので、充分なダイナミックレンジを維持
しつつ、オフセットを小さくできる。
【００１８】
【発明の実施の形態】図１に本発明の可変利得増幅回路
の第１実施例の回路構成図を示す。同図中、図５と同一
構成部分には同一符号を付し、その説明は省略する。本
実施例の可変利得増幅回路１００は、請求項１乃至３の
実施例に相当する。可変利得増幅回路１００は、出力ア
ンプ５の入力側に、入力信号に応じたバイアス電流制御
信号を生成するバイアス電流制御回路１１０、入力信号
を所望のゲインで増幅する増幅回路１２０と設けた構成
とされている。
の第１実施例の回路構成図を示す。同図中、図５と同一
構成部分には同一符号を付し、その説明は省略する。本
実施例の可変利得増幅回路１００は、請求項１乃至３の
実施例に相当する。可変利得増幅回路１００は、出力ア
ンプ５の入力側に、入力信号に応じたバイアス電流制御
信号を生成するバイアス電流制御回路１１０、入力信号
を所望のゲインで増幅する増幅回路１２０と設けた構成
とされている。
【００１９】バイアス電流制御回路１１０は、特許請求
の範囲中のバイアス電流制御手段に相当し、入力信号か
らバイアス電流制御信号を生成する。バイアス電流制御
回路１１０は、定電流源１１１、ＰＮＰトランジスタＱ
101 ，Ｑ102 、ＮＰＮトランジスタＱ103 ，Ｑ104 、抵
抗Ｒa ，Ｒb から構成される。定電流源１１１は、特許
請求の範囲中の定電流源に相当し、電源電圧Ｖccが印加
され、電源電圧Ｖccから定電流を生成して、トランジス
タＱ101 ，Ｑ102 のエミッタに供給する。トランジスタ
Ｑ101 は、特許請求の範囲中の第７のトランジスタに相
当し、エミッタは定電流源１１１に接続され、ベースに
は、入力信号源２の基準電位側に接続され、基準電位Ｖ
ssが印加され、コレクタは、トランジスタＱ103 のコレ
クタに接続される。
の範囲中のバイアス電流制御手段に相当し、入力信号か
らバイアス電流制御信号を生成する。バイアス電流制御
回路１１０は、定電流源１１１、ＰＮＰトランジスタＱ
101 ，Ｑ102 、ＮＰＮトランジスタＱ103 ，Ｑ104 、抵
抗Ｒa ，Ｒb から構成される。定電流源１１１は、特許
請求の範囲中の定電流源に相当し、電源電圧Ｖccが印加
され、電源電圧Ｖccから定電流を生成して、トランジス
タＱ101 ，Ｑ102 のエミッタに供給する。トランジスタ
Ｑ101 は、特許請求の範囲中の第７のトランジスタに相
当し、エミッタは定電流源１１１に接続され、ベースに
は、入力信号源２の基準電位側に接続され、基準電位Ｖ
ssが印加され、コレクタは、トランジスタＱ103 のコレ
クタに接続される。
【００２０】トランジスタＱ102 は、特許請求の範囲中
の第８のトランジスタに相当し、エミッタは定電流源１
１１とトランジスタＱ101 のエミッタとの接続点に接続
され、ベースには、入力信号源２から入力抵抗Ｒi を介
して入力信号が供給され、コレクタは、トランジスタＱ
104 のコレクタに接続される。トランジスタＱ103 は、
特許請求の範囲中の第９のトランジスタに相当し、コレ
クタがトランジスタＱ101 のコレクタ、及び、抵抗Ｒa
の一端に接続され、エミッタが接地され、ベースがトラ
ンジスタＱ104 のベース、及び、抵抗Ｒa と抵抗Ｒb と
の接続点に接続される。
の第８のトランジスタに相当し、エミッタは定電流源１
１１とトランジスタＱ101 のエミッタとの接続点に接続
され、ベースには、入力信号源２から入力抵抗Ｒi を介
して入力信号が供給され、コレクタは、トランジスタＱ
104 のコレクタに接続される。トランジスタＱ103 は、
特許請求の範囲中の第９のトランジスタに相当し、コレ
クタがトランジスタＱ101 のコレクタ、及び、抵抗Ｒa
の一端に接続され、エミッタが接地され、ベースがトラ
ンジスタＱ104 のベース、及び、抵抗Ｒa と抵抗Ｒb と
の接続点に接続される。
【００２１】トランジスタＱ104 は、特許請求の範囲中
の第１０のトランジスタに相当し、コレクタがトランジ
スタＱ102 のコレクタ、及び、抵抗Ｒb の一端に接続さ
れ、エミッタが接地され、ベースがトランジスタＱ103
のベース、及び、抵抗Ｒa と抵抗Ｒb との接続点に接続
される。抵抗Ｒa は、特許請求の範囲中の第１の抵抗に
相当し、一端がトランジスタＱ101 のコレクタとトラン
ジスタＱ103 のコレクタとの接続点に接続され、他端が
抵抗Ｒb の他端、及び、トランジスタＱ103 ，Ｑ104 の
ベースに接続される。また、抵抗Ｒb は、特許請求の範
囲中の第２の抵抗に相当し、一端がトランジスタＱ102
のコレクタとトランジスタＱ104 のコレクタとの接続点
に接続され、他端が抵抗Ｒb の他端、及び、トランジス
タＱ103 ，Ｑ104 のベースに接続される。
の第１０のトランジスタに相当し、コレクタがトランジ
スタＱ102 のコレクタ、及び、抵抗Ｒb の一端に接続さ
れ、エミッタが接地され、ベースがトランジスタＱ103
のベース、及び、抵抗Ｒa と抵抗Ｒb との接続点に接続
される。抵抗Ｒa は、特許請求の範囲中の第１の抵抗に
相当し、一端がトランジスタＱ101 のコレクタとトラン
ジスタＱ103 のコレクタとの接続点に接続され、他端が
抵抗Ｒb の他端、及び、トランジスタＱ103 ，Ｑ104 の
ベースに接続される。また、抵抗Ｒb は、特許請求の範
囲中の第２の抵抗に相当し、一端がトランジスタＱ102
のコレクタとトランジスタＱ104 のコレクタとの接続点
に接続され、他端が抵抗Ｒb の他端、及び、トランジス
タＱ103 ，Ｑ104 のベースに接続される。
【００２２】また、増幅回路１２０は、特許請求の範囲
中の増幅回路に相当し、バイアス電流制御回路１１０で
生成されたバイアス制御信号に応じてバイアス電流が制
御される。増幅回路１２０は、カレントミラー回路１２
１，１２２、ＮＰＮトランジスタＱ111 〜Ｑ116 、可変
電圧源１２３から構成される。カレントミラー回路１２
１は、特許請求の範囲中の第１のカレントミラー回路に
相当し、ＰＮＰトランジスタＱ121 ，Ｑ122 から構成さ
れる。カレントミラー回路１２１は、電源電圧Ｖccによ
り駆動され、トランジスタＱ111 のコレクタ電流に応じ
た電流をトランジスタＱ113 のコレクタに供給する。
中の増幅回路に相当し、バイアス電流制御回路１１０で
生成されたバイアス制御信号に応じてバイアス電流が制
御される。増幅回路１２０は、カレントミラー回路１２
１，１２２、ＮＰＮトランジスタＱ111 〜Ｑ116 、可変
電圧源１２３から構成される。カレントミラー回路１２
１は、特許請求の範囲中の第１のカレントミラー回路に
相当し、ＰＮＰトランジスタＱ121 ，Ｑ122 から構成さ
れる。カレントミラー回路１２１は、電源電圧Ｖccによ
り駆動され、トランジスタＱ111 のコレクタ電流に応じ
た電流をトランジスタＱ113 のコレクタに供給する。
【００２３】カレントミラー回路１２２は、特許請求の
範囲中の第２のカレントミラー回路に相当し、ＰＮＰト
ランジスタＱ123 ，Ｑ124 から構成される。カレントミ
ラー回路１２２は、電源電圧Ｖccにより駆動され、トラ
ンジスタ112 のコレクタ電流に応じた電流をトランジス
タＱ114 のコレクタに供給する。トランジスタＱ111
は、特許請求の範囲中の第１のトランジスタに相当し、
コレクタがカレントミラー回路１２１の電流入力側に接
続され、エミッタがトランジスタＱ115 のコレクタに接
続される。また、トランジスタＱ112 は、特許請求の範
囲中の第２のトランジスタに相当し、コレクタがカレン
トミラー回路１２２の電流入力側となるトランジスタＱ
121 のコレクタに接続され、エミッタがバイアス電流を
供給するトランジスタＱ115 のコレクタとトランジスタ
Ｑ111 のエミッタとの接続点に接続される。
範囲中の第２のカレントミラー回路に相当し、ＰＮＰト
ランジスタＱ123 ，Ｑ124 から構成される。カレントミ
ラー回路１２２は、電源電圧Ｖccにより駆動され、トラ
ンジスタ112 のコレクタ電流に応じた電流をトランジス
タＱ114 のコレクタに供給する。トランジスタＱ111
は、特許請求の範囲中の第１のトランジスタに相当し、
コレクタがカレントミラー回路１２１の電流入力側に接
続され、エミッタがトランジスタＱ115 のコレクタに接
続される。また、トランジスタＱ112 は、特許請求の範
囲中の第２のトランジスタに相当し、コレクタがカレン
トミラー回路１２２の電流入力側となるトランジスタＱ
121 のコレクタに接続され、エミッタがバイアス電流を
供給するトランジスタＱ115 のコレクタとトランジスタ
Ｑ111 のエミッタとの接続点に接続される。
【００２４】トランジスタＱ113 は、特許請求の範囲中
の第３のトランジスタに相当し、コレクタがカレントミ
ラー回路１２１の電流出力側となるトランジスタＱ122
のコレクタ、及び、出力アンプ回路５の入力に接続さ
れ、エミッタがバイアス電流を供給するトランジスタＱ
116 のコレクタに接続される。また、トランジスタＱ11
4 は、特許請求の範囲中の第４のトランジスタに相当
し、コレクタがカレントミラー回路１２２の電流出力側
となるトランジスタＱ124 のコレクタに接続され、エミ
ッタがトランジスタＱ116 のコレクタとトランジスタＱ
114 のエミッタとの接続点に接続される。
の第３のトランジスタに相当し、コレクタがカレントミ
ラー回路１２１の電流出力側となるトランジスタＱ122
のコレクタ、及び、出力アンプ回路５の入力に接続さ
れ、エミッタがバイアス電流を供給するトランジスタＱ
116 のコレクタに接続される。また、トランジスタＱ11
4 は、特許請求の範囲中の第４のトランジスタに相当
し、コレクタがカレントミラー回路１２２の電流出力側
となるトランジスタＱ124 のコレクタに接続され、エミ
ッタがトランジスタＱ116 のコレクタとトランジスタＱ
114 のエミッタとの接続点に接続される。
【００２５】トランジスタＱ111 ，Ｑ112 のベースは、
可変電圧源１２３の正極性側、トランジスタＱ113 ，Ｑ
114 のベースは、可変電圧源１２３の負極性側に接続さ
れる。可変電圧源１２３は、出力振幅調整に設けられて
おり、可変電圧源１２３の出力電圧を調整することによ
り、出力信号の振幅が制御される。
可変電圧源１２３の正極性側、トランジスタＱ113 ，Ｑ
114 のベースは、可変電圧源１２３の負極性側に接続さ
れる。可変電圧源１２３は、出力振幅調整に設けられて
おり、可変電圧源１２３の出力電圧を調整することによ
り、出力信号の振幅が制御される。
【００２６】トランジスタＱ115 は、特許請求の範囲中
の第５のトランジスタに相当し、コレクタがトランジス
タＱ111 のコレクタとトランジスタＱ112 のコレクタと
の接続点に接続され、エミッタが接地され、ベースは、
バイアス電流制御回路１１０のバイアス電流制御信号の
出力端子となるトランジスタＱ102 のコレクタ、トラン
ジスタ104 のコレクタ、抵抗Ｒb の一端の接続点に接続
される。トランジスタＱ115 は、トランジスタＱ102 の
コレクタ、トランジスタ104 のコレクタ、抵抗Ｒb の一
端の接続点の電位に応じてコレクタ電流を制御して、ト
ランジスタＱ111 ，Ｑ112 のバイアス電流を制御する。
の第５のトランジスタに相当し、コレクタがトランジス
タＱ111 のコレクタとトランジスタＱ112 のコレクタと
の接続点に接続され、エミッタが接地され、ベースは、
バイアス電流制御回路１１０のバイアス電流制御信号の
出力端子となるトランジスタＱ102 のコレクタ、トラン
ジスタ104 のコレクタ、抵抗Ｒb の一端の接続点に接続
される。トランジスタＱ115 は、トランジスタＱ102 の
コレクタ、トランジスタ104 のコレクタ、抵抗Ｒb の一
端の接続点の電位に応じてコレクタ電流を制御して、ト
ランジスタＱ111 ，Ｑ112 のバイアス電流を制御する。
【００２７】トランジスタＱ116 は、特許請求の範囲中
の第６のトランジスタに相当し、コレクタがトランジス
タＱ113 のコレクタとトランジスタＱ114 のコレクタと
の接続点に接続され、エミッタが接地され、ベースは、
バイアス電流制御回路１１０のバイアス電流制御信号の
出力端子となるトランジスタＱ101 のコレクタ、トラン
ジスタ103 のコレクタ、抵抗Ｒa の一端の接続点に接続
される。トランジスタＱ116 は、トランジスタＱ101 の
コレクタ、トランジスタ103 のコレクタ、抵抗Ｒa の一
端の接続点の電位に応じてコレクタ電流を制御して、ト
ランジスタＱ113 ，Ｑ114 のバイアス電流を制御する。
の第６のトランジスタに相当し、コレクタがトランジス
タＱ113 のコレクタとトランジスタＱ114 のコレクタと
の接続点に接続され、エミッタが接地され、ベースは、
バイアス電流制御回路１１０のバイアス電流制御信号の
出力端子となるトランジスタＱ101 のコレクタ、トラン
ジスタ103 のコレクタ、抵抗Ｒa の一端の接続点に接続
される。トランジスタＱ116 は、トランジスタＱ101 の
コレクタ、トランジスタ103 のコレクタ、抵抗Ｒa の一
端の接続点の電位に応じてコレクタ電流を制御して、ト
ランジスタＱ113 ，Ｑ114 のバイアス電流を制御する。
【００２８】次に、可変利得増幅回路の動作を説明す
る。まず、入力信号源２からの入力信号が無信号のとき
には、トランジスタＱ101，Ｑ102 に略等しい電流が流
れ、トランジスタＱ115 ，Ｑ116 には、バイアス電流の
約１／２の電流が流れる。入力信号が増加すると、トラ
ンジスタＱ102 のベース電位が上昇する。トランジスタ
Ｑ102 は、ＰＮＰトランジスタであるので、ベース電位
が上昇すると、コレクタ電流を減少させる。
る。まず、入力信号源２からの入力信号が無信号のとき
には、トランジスタＱ101，Ｑ102 に略等しい電流が流
れ、トランジスタＱ115 ，Ｑ116 には、バイアス電流の
約１／２の電流が流れる。入力信号が増加すると、トラ
ンジスタＱ102 のベース電位が上昇する。トランジスタ
Ｑ102 は、ＰＮＰトランジスタであるので、ベース電位
が上昇すると、コレクタ電流を減少させる。
【００２９】トランジスタＱ102 のコレクタ電流が減少
すると、トランジスタＱ101 のコレクタ電流が増加し、
トランジスタＱ116 のベース電圧を増加させる。トラン
ジスタＱ115 ，Ｑ116 は、ＮＰＮトランジスタであるの
で、ベース電位が上昇すると、コレクタ電流が増加され
る、すなわち、トランジスタＱ113 ，Ｑ114 のバイアス
電流を増加させる。
すると、トランジスタＱ101 のコレクタ電流が増加し、
トランジスタＱ116 のベース電圧を増加させる。トラン
ジスタＱ115 ，Ｑ116 は、ＮＰＮトランジスタであるの
で、ベース電位が上昇すると、コレクタ電流が増加され
る、すなわち、トランジスタＱ113 ，Ｑ114 のバイアス
電流を増加させる。
【００３０】図２に本発明の可変利得増幅回路の動作説
明図を示す。同図中、実線は出力電圧、破線はバイアス
電流を示す。図２に実線で示すように入力信号が増加す
るにしたがって、出力電圧は増加するが、このとき、例
えば、トランジスタＱ115 のベース電位がバイアス電流
制御回路１１０により上昇し、図２に破線で示すように
トランジスタＱ115 のコレクタ電流、すなわち、トラン
ジスタＱ111 ，Ｑ112 のバイアス電流を増加させる。な
お、このとき、トランジスタＱ116 の動作は、トランジ
スタＱ115 の動作の逆になる。
明図を示す。同図中、実線は出力電圧、破線はバイアス
電流を示す。図２に実線で示すように入力信号が増加す
るにしたがって、出力電圧は増加するが、このとき、例
えば、トランジスタＱ115 のベース電位がバイアス電流
制御回路１１０により上昇し、図２に破線で示すように
トランジスタＱ115 のコレクタ電流、すなわち、トラン
ジスタＱ111 ，Ｑ112 のバイアス電流を増加させる。な
お、このとき、トランジスタＱ116 の動作は、トランジ
スタＱ115 の動作の逆になる。
【００３１】このように、無信号時にはバイアス電流を
小さくし、入力信号上昇時にバイアス電流を大きくでき
るので、入力信号のダイナミックレンジを維持しつつ、
オフセットを小さくできる。また、無信号時にバイアス
電流が小さくなるので、ノイズはほとんど増幅されず、
高Ｓ／Ｎ比を実現できる。図３に本発明の可変利得増幅
回路の第２実施例の回路構成図を示す。同図中、図１と
同一構成部分には同一符号を付し、その説明は省略す
る。
小さくし、入力信号上昇時にバイアス電流を大きくでき
るので、入力信号のダイナミックレンジを維持しつつ、
オフセットを小さくできる。また、無信号時にバイアス
電流が小さくなるので、ノイズはほとんど増幅されず、
高Ｓ／Ｎ比を実現できる。図３に本発明の可変利得増幅
回路の第２実施例の回路構成図を示す。同図中、図１と
同一構成部分には同一符号を付し、その説明は省略す
る。
【００３２】本実施例の可変利得増幅回路２００は、第
１実施例の変形例であり、バイアス電流制御回路２１０
の構成が図１の可変利得増幅回路２００のものとは、相
違する。本実施例の可変利得増幅回路２００のバイアス
電流制御回路２１０は、図１の抵抗Ｒa ，Ｒb に代え
て、抵抗Ｒ1 〜Ｒ4 を直列に接続した回路を接続し、抵
抗Ｒ1 〜Ｒ4 の中点に定電流を供給することにより、ト
ランジスタＱ103 ，Ｑ104のベース電位を補正し、クロ
スオーバー歪みを補正している。
１実施例の変形例であり、バイアス電流制御回路２１０
の構成が図１の可変利得増幅回路２００のものとは、相
違する。本実施例の可変利得増幅回路２００のバイアス
電流制御回路２１０は、図１の抵抗Ｒa ，Ｒb に代え
て、抵抗Ｒ1 〜Ｒ4 を直列に接続した回路を接続し、抵
抗Ｒ1 〜Ｒ4 の中点に定電流を供給することにより、ト
ランジスタＱ103 ，Ｑ104のベース電位を補正し、クロ
スオーバー歪みを補正している。
【００３３】トランジスタＱ103 のベースは、抵抗Ｒ3
と抵抗Ｒ4 との接続点に接続され、トランジスタＱ104
のベースは、抵抗Ｒ1 と抵抗Ｒ2 との接続点に接続され
る。また、抵抗Ｒ2 と抵抗Ｒ3 とには、定電流発生回路
２１１から定電流が供給される。定電流発生回路２１１
は、抵抗Ｒ11〜Ｒ14、ＰＮＰトランジスタＱ301 〜Ｑ30
5 、ＮＰＮトランジスタＱ306 〜Ｑ308 から構成され、
抵抗Ｒ2 と抵抗Ｒ3 との接続点に定電流を供給する。
と抵抗Ｒ4 との接続点に接続され、トランジスタＱ104
のベースは、抵抗Ｒ1 と抵抗Ｒ2 との接続点に接続され
る。また、抵抗Ｒ2 と抵抗Ｒ3 とには、定電流発生回路
２１１から定電流が供給される。定電流発生回路２１１
は、抵抗Ｒ11〜Ｒ14、ＰＮＰトランジスタＱ301 〜Ｑ30
5 、ＮＰＮトランジスタＱ306 〜Ｑ308 から構成され、
抵抗Ｒ2 と抵抗Ｒ3 との接続点に定電流を供給する。
【００３４】また、トランジスタＱ101 ，102 のエミッ
タに定電流を供給する定電流源１１１は、抵抗Ｒ15及び
ＰＮＰトランジスタＱ311 から構成され、トランジスタ
Ｑ311 のベースを定電流発生回路２１１のトランジスタ
Ｑ302 ，Ｑ303 のベースに共通に接続することにより定
電流を発生する構成とする。本実施例によれば、バイア
ス電流を可変幅を大きくとれるので、ダイナミックレン
ジを大きくできる。
タに定電流を供給する定電流源１１１は、抵抗Ｒ15及び
ＰＮＰトランジスタＱ311 から構成され、トランジスタ
Ｑ311 のベースを定電流発生回路２１１のトランジスタ
Ｑ302 ，Ｑ303 のベースに共通に接続することにより定
電流を発生する構成とする。本実施例によれば、バイア
ス電流を可変幅を大きくとれるので、ダイナミックレン
ジを大きくできる。
【００３５】図４に本発明の可変利得増幅回路の第３実
施例の回路構成図を示す。同図中、図１と同一構成部分
には同一符号を付し、その説明は省略する。本実施例
は、請求項１，４，５に相当する実施例で、簡易型のＡ
Ｂ級アンプにより本発明を実現したものである。本実施
例の可変利得増幅回路３００は、バイアス電流制御回路
３１０、及び、増幅回路３２０から構成される。
施例の回路構成図を示す。同図中、図１と同一構成部分
には同一符号を付し、その説明は省略する。本実施例
は、請求項１，４，５に相当する実施例で、簡易型のＡ
Ｂ級アンプにより本発明を実現したものである。本実施
例の可変利得増幅回路３００は、バイアス電流制御回路
３１０、及び、増幅回路３２０から構成される。
【００３６】バイアス電流制御回路３１０は、特許請求
の範囲のバイアス電流制御手段に相当し、入力信号に応
じて増幅回路３２０のバイアス電流を制御する。バイア
ス電流制御回路３１０は、ＰＮＰトランジスタＱ401 ，
Ｑ402 、ＮＰＮトランジスタＱ403 〜Ｑ411 、抵抗Ｒ21
〜Ｒ27、コンデンサＣ1 から構成される。トランジスタ
Ｑ405 、抵抗Ｒ21，Ｒ22，Ｒ25、コンデンサＣ1 は、定
電圧回路を構成する。また、トランジスタＱ401 〜Ｑ40
4 ，Ｑ406 、抵抗Ｒ23，Ｒ24，Ｒ26は、差動増幅回路を
構成する。
の範囲のバイアス電流制御手段に相当し、入力信号に応
じて増幅回路３２０のバイアス電流を制御する。バイア
ス電流制御回路３１０は、ＰＮＰトランジスタＱ401 ，
Ｑ402 、ＮＰＮトランジスタＱ403 〜Ｑ411 、抵抗Ｒ21
〜Ｒ27、コンデンサＣ1 から構成される。トランジスタ
Ｑ405 、抵抗Ｒ21，Ｒ22，Ｒ25、コンデンサＣ1 は、定
電圧回路を構成する。また、トランジスタＱ401 〜Ｑ40
4 ，Ｑ406 、抵抗Ｒ23，Ｒ24，Ｒ26は、差動増幅回路を
構成する。
【００３７】トランジスタＱ401 〜Ｑ404 ，Ｑ406 、抵
抗Ｒ23，Ｒ24，Ｒ26からなる差動増幅回路は、上記トラ
ンジスタＱ405 、抵抗Ｒ21，Ｒ22，Ｒ25、コンデンサＣ
1 からなる定電圧回路で生成された定電圧と入力信号源
２から供給された入力信号とを比較し、その差に応じた
信号をトランジスタＱ407 のベースに供給する。トラン
ジスタＱ407 は、エミッタが増幅回路３２０に接続され
るともに、トランジスタＱ408 のコレクタ及びベースに
接続される。トランジスタＱ408 は増幅回路３２０のバ
イアス電流供給用のトランジスタとともに、カレントミ
ラー回路を構成しており、トランジスタＱ401 〜Ｑ404
，Ｑ406 、抵抗Ｒ23，Ｒ24，Ｒ26からなる差動増幅回
路の出力差動信号に応じた電流をトランジスタＱ409 ，
Ｑ410 を介してトランジスタＱ411 のコレクタに供給す
る。トランジスタＱ409 ，Ｑ410 は、ダイオード接続さ
れ、順方向に接続される。
抗Ｒ23，Ｒ24，Ｒ26からなる差動増幅回路は、上記トラ
ンジスタＱ405 、抵抗Ｒ21，Ｒ22，Ｒ25、コンデンサＣ
1 からなる定電圧回路で生成された定電圧と入力信号源
２から供給された入力信号とを比較し、その差に応じた
信号をトランジスタＱ407 のベースに供給する。トラン
ジスタＱ407 は、エミッタが増幅回路３２０に接続され
るともに、トランジスタＱ408 のコレクタ及びベースに
接続される。トランジスタＱ408 は増幅回路３２０のバ
イアス電流供給用のトランジスタとともに、カレントミ
ラー回路を構成しており、トランジスタＱ401 〜Ｑ404
，Ｑ406 、抵抗Ｒ23，Ｒ24，Ｒ26からなる差動増幅回
路の出力差動信号に応じた電流をトランジスタＱ409 ，
Ｑ410 を介してトランジスタＱ411 のコレクタに供給す
る。トランジスタＱ409 ，Ｑ410 は、ダイオード接続さ
れ、順方向に接続される。
【００３８】トランジスタＱ411 は、エミッタが抵抗Ｒ
27を介して接地されており、トランジスタＱ405 ，Ｑ40
6 とともに定電流回路を構成し、定電流を引き込む。ト
ランジスタＱ410 のエミッタとトランジスタＱ411 のコ
レクタとの接続点は、増幅回路３２０のバイアス電流引
き込み用のトランジスタのベースに接続される。増幅回
路３２０は、特許請求の範囲中の増幅回路に相当し、バ
イアス電流制御回路３１０からのバイアス電流制御信号
に応じてバイアス電流が制御され、入力信号を所望のゲ
インで増幅して、出力アンプ回路５に供給する。増幅回
路３２０は、ＮＰＮトランジスタＱ421 〜Ｑ423 、ＰＮ
ＰトランジスタＱ424 〜Ｑ426 、可変電圧源３２１から
構成される。なお、トランジスタＱ424 は、特許請求の
範囲中の第１１のトランジスタ、トランジスタＱ423
は、特許請求の範囲中の第１２のトランジスタ、トラン
ジスタＱ425 は、特許請求の範囲中の第１３のトランジ
スタ、トランジスタＱ426 は、特許請求の範囲中の第１
４のトランジスタに相当する。
27を介して接地されており、トランジスタＱ405 ，Ｑ40
6 とともに定電流回路を構成し、定電流を引き込む。ト
ランジスタＱ410 のエミッタとトランジスタＱ411 のコ
レクタとの接続点は、増幅回路３２０のバイアス電流引
き込み用のトランジスタのベースに接続される。増幅回
路３２０は、特許請求の範囲中の増幅回路に相当し、バ
イアス電流制御回路３１０からのバイアス電流制御信号
に応じてバイアス電流が制御され、入力信号を所望のゲ
インで増幅して、出力アンプ回路５に供給する。増幅回
路３２０は、ＮＰＮトランジスタＱ421 〜Ｑ423 、ＰＮ
ＰトランジスタＱ424 〜Ｑ426 、可変電圧源３２１から
構成される。なお、トランジスタＱ424 は、特許請求の
範囲中の第１１のトランジスタ、トランジスタＱ423
は、特許請求の範囲中の第１２のトランジスタ、トラン
ジスタＱ425 は、特許請求の範囲中の第１３のトランジ
スタ、トランジスタＱ426 は、特許請求の範囲中の第１
４のトランジスタに相当する。
【００３９】トランジスタＱ421 ，Ｑ426 は、特許請求
の範囲中の第１５及び第１６のトランジスタに相当す
る。トランジスタＱ421 ，Ｑ426 は、バイアス電流制御
用のトランジスタで、ベースがバイアス電流制御回路３
１０に接続され、バイアス制御信号が供給される。トラ
ンジスタＱ422 〜Ｑ425 は、入力信号を増幅するトラン
ジスタで、ベースが可変電圧源３２１に接続され、可変
電圧源３２１で発生される電圧に応じたゲインで入力信
号を増幅する。
の範囲中の第１５及び第１６のトランジスタに相当す
る。トランジスタＱ421 ，Ｑ426 は、バイアス電流制御
用のトランジスタで、ベースがバイアス電流制御回路３
１０に接続され、バイアス制御信号が供給される。トラ
ンジスタＱ422 〜Ｑ425 は、入力信号を増幅するトラン
ジスタで、ベースが可変電圧源３２１に接続され、可変
電圧源３２１で発生される電圧に応じたゲインで入力信
号を増幅する。
【００４０】本実施例によれば、入力信号が無信号のと
きには、入力信号とトランジスタＱ405 、抵抗Ｒ21，Ｒ
22，Ｒ25、コンデンサＣ1 からなる定電圧回路により生
成される定電圧とが略等しくなり、トランジスタＱ401
〜Ｑ404 ，Ｑ406 、抵抗Ｒ23，Ｒ24，Ｒ26からなる差動
増幅回路の出力が小さくなるので、トランジスタＱ421
，Ｑ426 がオフして、バイアス電流が低減される。
きには、入力信号とトランジスタＱ405 、抵抗Ｒ21，Ｒ
22，Ｒ25、コンデンサＣ1 からなる定電圧回路により生
成される定電圧とが略等しくなり、トランジスタＱ401
〜Ｑ404 ，Ｑ406 、抵抗Ｒ23，Ｒ24，Ｒ26からなる差動
増幅回路の出力が小さくなるので、トランジスタＱ421
，Ｑ426 がオフして、バイアス電流が低減される。
【００４１】また、入力信号が上昇すると、トランジス
タＱ401 〜Ｑ404 ，Ｑ406 、抵抗Ｒ23，Ｒ24，Ｒ26から
なる差動増幅回路の出力が大きくなるので、トランジス
タＱ407 のエミッタ電流が減少し、トランジスタＱ421
，Ｑ426 がオンし、バイアス電流を増加させる。この
とき、トランジスタＱ404 のベース電位をトランジスタ
Ｑ403 のベース電位に保つように働く、すなわち、Ｂ級
アンプ動作に近い働きをする。
タＱ401 〜Ｑ404 ，Ｑ406 、抵抗Ｒ23，Ｒ24，Ｒ26から
なる差動増幅回路の出力が大きくなるので、トランジス
タＱ407 のエミッタ電流が減少し、トランジスタＱ421
，Ｑ426 がオンし、バイアス電流を増加させる。この
とき、トランジスタＱ404 のベース電位をトランジスタ
Ｑ403 のベース電位に保つように働く、すなわち、Ｂ級
アンプ動作に近い働きをする。
【００４２】したがって、第１及び第２実施例同様に無
信号時にはバイアス電流を小さくし、入力信号上昇時に
バイアス電流を大きくできるので、入力信号のダイナミ
ックレンジを維持しつつ、オフセットを小さくできる。
また、無信号時にバイアス電流が小さくなるので、ノイ
ズはほとんど増幅されず、高Ｓ／Ｎ比を実現できる。図
５に本発明の可変利得増幅回路の第４実施例の回路構成
図を示す。同図中、図４と同一構成部分には同一符号を
付し、その説明は省略する。
信号時にはバイアス電流を小さくし、入力信号上昇時に
バイアス電流を大きくできるので、入力信号のダイナミ
ックレンジを維持しつつ、オフセットを小さくできる。
また、無信号時にバイアス電流が小さくなるので、ノイ
ズはほとんど増幅されず、高Ｓ／Ｎ比を実現できる。図
５に本発明の可変利得増幅回路の第４実施例の回路構成
図を示す。同図中、図４と同一構成部分には同一符号を
付し、その説明は省略する。
【００４３】本実施例の可変利得増幅回路４００は、第
３実施例の変形例であり、バイアス電流制御回路４１
０、及び、増幅回路４２０から構成される。バイアス電
流制御回路４１０は、特許請求の範囲中のバイアス電流
制御手段に相当し、入力信号に応じて増幅回路４２０の
バイアス電流を制御する。バイアス電流制御回路４１０
は、ＰＮＰトランジスタＱ501 〜Ｑ506 、ＮＰＮトラン
ジスタＱ507 〜Ｑ512 、抵抗Ｒ31〜Ｒ43、コンデンサＣ
11から構成される。
３実施例の変形例であり、バイアス電流制御回路４１
０、及び、増幅回路４２０から構成される。バイアス電
流制御回路４１０は、特許請求の範囲中のバイアス電流
制御手段に相当し、入力信号に応じて増幅回路４２０の
バイアス電流を制御する。バイアス電流制御回路４１０
は、ＰＮＰトランジスタＱ501 〜Ｑ506 、ＮＰＮトラン
ジスタＱ507 〜Ｑ512 、抵抗Ｒ31〜Ｒ43、コンデンサＣ
11から構成される。
【００４４】バイアス電流制御回路４１０は、基本的に
は図４のバイアス制御回路３１０と同様に差動増幅回路
を構成している。バイアス電流制御回路４１０は、入力
信号源２から供給される入力信号の中心電圧と入力信号
とを比較し、入力信号の中心電圧と入力信号との差に応
じた差動電圧を増幅回路４２０に供給する。増幅回路４
２０は、特許請求の範囲中の増幅回路に相当し、バイア
ス電流制御回路４１０からのバイアス電流制御信号に応
じてバイアス電流が制御され、入力信号を所望のゲイン
で増幅して、出力アンプ回路５に供給する。増幅回路４
２０は、ＮＰＮトランジスタＱ521 〜Ｑ532 、ＰＮＰト
ランジスタＱ533 〜Ｑ544 、抵抗Ｒ51〜Ｒ57、可変電圧
源４２１から構成される。
は図４のバイアス制御回路３１０と同様に差動増幅回路
を構成している。バイアス電流制御回路４１０は、入力
信号源２から供給される入力信号の中心電圧と入力信号
とを比較し、入力信号の中心電圧と入力信号との差に応
じた差動電圧を増幅回路４２０に供給する。増幅回路４
２０は、特許請求の範囲中の増幅回路に相当し、バイア
ス電流制御回路４１０からのバイアス電流制御信号に応
じてバイアス電流が制御され、入力信号を所望のゲイン
で増幅して、出力アンプ回路５に供給する。増幅回路４
２０は、ＮＰＮトランジスタＱ521 〜Ｑ532 、ＰＮＰト
ランジスタＱ533 〜Ｑ544 、抵抗Ｒ51〜Ｒ57、可変電圧
源４２１から構成される。
【００４５】トランジスタＱ523 ，Ｑ537 は、バイアス
電流制御用のトランジスタで、ベースがバイアス電流制
御回路４１０に接続され、バイアス制御信号が供給され
る。バイアス電流制御用トランジスタＱ523 ，Ｑ537 を
含むトランジスタＱ521 〜Ｑ523 ，Ｑ533 〜Ｑ537 、抵
抗Ｒ51，Ｒ52は、入力信号を増幅する増幅回路を構成す
る。トランジスタＱ521 ，Ｑ522 ，Ｑ535 ，Ｑ536 のベ
ースは、ＰＮＰトランジスタとＮＰＮトランジスタとの
不整合を補正するための回路を介して可変電圧源４２１
に接続される。ＰＮＰトランジスタとＮＰＮトランジス
タとの不整合を補正するための回路は、トランジスタＱ
525 〜Ｑ532 、Ｑ538 〜Ｑ544 、抵抗Ｒ53〜Ｒ57から構
成される。トランジスタＱ525 〜Ｑ532 、Ｑ538 〜Ｑ54
4 、抵抗Ｒ53〜Ｒ57から構成されるＰＮＰトランジスタ
とＮＰＮトランジスタとの不整合を補正するための回路
には、出力信号の振幅を制御する可変電圧源４２１が接
続されるとともに、オペアンプ５１の反転入力端子が接
続される。
電流制御用のトランジスタで、ベースがバイアス電流制
御回路４１０に接続され、バイアス制御信号が供給され
る。バイアス電流制御用トランジスタＱ523 ，Ｑ537 を
含むトランジスタＱ521 〜Ｑ523 ，Ｑ533 〜Ｑ537 、抵
抗Ｒ51，Ｒ52は、入力信号を増幅する増幅回路を構成す
る。トランジスタＱ521 ，Ｑ522 ，Ｑ535 ，Ｑ536 のベ
ースは、ＰＮＰトランジスタとＮＰＮトランジスタとの
不整合を補正するための回路を介して可変電圧源４２１
に接続される。ＰＮＰトランジスタとＮＰＮトランジス
タとの不整合を補正するための回路は、トランジスタＱ
525 〜Ｑ532 、Ｑ538 〜Ｑ544 、抵抗Ｒ53〜Ｒ57から構
成される。トランジスタＱ525 〜Ｑ532 、Ｑ538 〜Ｑ54
4 、抵抗Ｒ53〜Ｒ57から構成されるＰＮＰトランジスタ
とＮＰＮトランジスタとの不整合を補正するための回路
には、出力信号の振幅を制御する可変電圧源４２１が接
続されるとともに、オペアンプ５１の反転入力端子が接
続される。
【００４６】可変電圧源４２１は、トランジスタＱ527
，Ｑ528 のベースに接続される。トランジスタＱ527
，Ｑ528 のコレクタは、トランジスタＱ535 ，Ｑ536
のベースに接続され、可変電圧源４２１の電圧に応じて
トランジスタＱ535 ，Ｑ536 を制御する。また、トラン
ジスタＱ527 ，Ｑ528 のコレクタは、トランジスタＱ53
8，Ｑ539 、Ｑ540 Ｑ541 、トランジスタＱ525 ，Ｑ526
を介してトランジスタＱ521 ，Ｑ522 のベースに接続
され、可変電圧源４２１の電圧に応じてトランジスタＱ
521 ，Ｑ522 を制御する。
，Ｑ528 のベースに接続される。トランジスタＱ527
，Ｑ528 のコレクタは、トランジスタＱ535 ，Ｑ536
のベースに接続され、可変電圧源４２１の電圧に応じて
トランジスタＱ535 ，Ｑ536 を制御する。また、トラン
ジスタＱ527 ，Ｑ528 のコレクタは、トランジスタＱ53
8，Ｑ539 、Ｑ540 Ｑ541 、トランジスタＱ525 ，Ｑ526
を介してトランジスタＱ521 ，Ｑ522 のベースに接続
され、可変電圧源４２１の電圧に応じてトランジスタＱ
521 ，Ｑ522 を制御する。
【００４７】このとき、トランジスタＱ525 ，Ｑ526 、
Ｑ538 〜Ｑ541 に印加される電圧が信号の中心電圧に応
じて制御され、ＰＮＰトランジスタとＮＰＮトランジス
タとの不整合が補正される。以上本実施例によれば、第
１乃至第３実施例同様に無信号時にはバイアス電流を小
さくし、入力信号上昇時にバイアス電流を大きくできる
ので、入力信号のダイナミックレンジを維持しつつ、オ
フセットを小さくできる。また、無信号時にバイアス電
流が小さくなるので、ノイズはほとんど増幅されず、高
Ｓ／Ｎ比を実現できる。また、本実施例によれば、ＰＮ
ＰトランジスタとＮＰＮトランジスタとの不整合が補正
されるので、安定した出力信号が得られる。
Ｑ538 〜Ｑ541 に印加される電圧が信号の中心電圧に応
じて制御され、ＰＮＰトランジスタとＮＰＮトランジス
タとの不整合が補正される。以上本実施例によれば、第
１乃至第３実施例同様に無信号時にはバイアス電流を小
さくし、入力信号上昇時にバイアス電流を大きくできる
ので、入力信号のダイナミックレンジを維持しつつ、オ
フセットを小さくできる。また、無信号時にバイアス電
流が小さくなるので、ノイズはほとんど増幅されず、高
Ｓ／Ｎ比を実現できる。また、本実施例によれば、ＰＮ
ＰトランジスタとＮＰＮトランジスタとの不整合が補正
されるので、安定した出力信号が得られる。
【００４８】
【発明の効果】上述の如く、本発明の請求項１によれ
ば、入力信号が無信号時に増幅回路に供給するバイアス
電流を小さくでき、入力信号の増加の応じてバイアス電
流も増加するため、充分なダイナミックレンジを維持し
つつ、オフセットを小さくできる等の特長を有する。
ば、入力信号が無信号時に増幅回路に供給するバイアス
電流を小さくでき、入力信号の増加の応じてバイアス電
流も増加するため、充分なダイナミックレンジを維持し
つつ、オフセットを小さくできる等の特長を有する。
【００４９】請求項２によれば、第５のトランジスタ、
及び、第６のトランジスタのベース電位がバイアス電流
制御手段により制御され、第１乃至第４のトランジスタ
のバイアス電流を入力信号が無信号時にバイアス電流を
小さくでき、入力信号の増加の応じてバイアス電流も増
加させるようにできるため、充分なダイナミックレンジ
を維持しつつ、オフセットを小さくできる等の特長を有
する。
及び、第６のトランジスタのベース電位がバイアス電流
制御手段により制御され、第１乃至第４のトランジスタ
のバイアス電流を入力信号が無信号時にバイアス電流を
小さくでき、入力信号の増加の応じてバイアス電流も増
加させるようにできるため、充分なダイナミックレンジ
を維持しつつ、オフセットを小さくできる等の特長を有
する。
【００５０】請求項３によれば、入力信号が増加する
と、第７のトランジスタがオフ制御され、第１及び第２
の抵抗の電圧が低下し、第９及び第１０のトランジスタ
のコレクタ電流が低下して、増幅回路の第５及び第６の
トランジスタのベース電位を増加させ、増幅回路のバイ
アス電流を増加させることができ、また、入力信号が低
下すると、第７のトランジスタがオン制御され、第１及
び第２の抵抗の電圧が増加し、第９及び第１０のトラン
ジスタのコレクタ電流が増加して、増幅回路の第５及び
第６のトランジスタのベース電位を低下させ、増幅回路
のバイアス電流を低減させることができ、よって、入力
信号が無信号時に増幅回路に供給するバイアス電流を小
さくでき、入力信号の増加の応じてバイアス電流も増加
するので、充分なダイナミックレンジを維持しつつ、オ
フセットを小さくできる等の特長を有する。
と、第７のトランジスタがオフ制御され、第１及び第２
の抵抗の電圧が低下し、第９及び第１０のトランジスタ
のコレクタ電流が低下して、増幅回路の第５及び第６の
トランジスタのベース電位を増加させ、増幅回路のバイ
アス電流を増加させることができ、また、入力信号が低
下すると、第７のトランジスタがオン制御され、第１及
び第２の抵抗の電圧が増加し、第９及び第１０のトラン
ジスタのコレクタ電流が増加して、増幅回路の第５及び
第６のトランジスタのベース電位を低下させ、増幅回路
のバイアス電流を低減させることができ、よって、入力
信号が無信号時に増幅回路に供給するバイアス電流を小
さくでき、入力信号の増加の応じてバイアス電流も増加
するので、充分なダイナミックレンジを維持しつつ、オ
フセットを小さくできる等の特長を有する。
【図１】本発明の可変利得増幅回路の第１実施例の回路
構成図である。
構成図である。
【図２】本発明の可変利得増幅回路の第１実施例の入出
力特性図である。
力特性図である。
【図３】本発明の可変利得増幅回路の第２実施例の回路
構成図である。
構成図である。
【図４】本発明の可変利得増幅回路の第３実施例の回路
構成図である。
構成図である。
【図５】本発明の可変利得増幅回路の第４実施例の回路
構成図である。
構成図である。
【図６】従来の可変利得増幅回路の一例の回路構成図で
ある。
ある。
【図７】従来の可変利得増幅回路の一例の入出力特性図
である。
である。
１００，２００，３００，４００ 可変利得増幅回路。 １１０ バイアス電流制御回路 １１１ 定電流源 １２０ 増幅回路 １２１，１２２ カレントミラー回路
Claims (5)
- 【請求項１】 入力信号を所望の利得で増幅して出力す
る可変利得増幅回路において、 前記入力信号を所定のゲインで増幅する増幅回路と、 前記入力信号に応じて前記増幅回路のバイアス電流を制
御するバイアス電流制御手段とを有することを特徴とす
る可変利得増幅回路。 - 【請求項２】 前記増幅回路は、入力電流に応じた電流
を出力する第１及び第２のカレントミラー回路と、 コレクタから前記第１のカレントミラー回路の入力電流
を引き込む第１のトランジスタと、 コレクタから前記第２のカレントミラー回路の入力電流
を引き込むとともに、出力信号を出力する第２のトラン
ジスタと、 コレクタに前記第１のカレントミラー回路の出力電流が
供給される第３のトランジスタと、 コレクタに前記第２のカレントミラー回路の出力電流が
供給されるとともに、前記入力信号が供給される第４の
トランジスタと、 前記第１乃至第４のトランジスタのベースに前記所定の
ゲインに応じた電圧を供給する可変電圧源と、 前記第１及び第２のトランジスタのエミッタに接続さ
れ、前記バイアス電流制御手段がベースに接続され、前
記バイアス電流制御手段から供給される信号に応じたバ
イアス電流を引き込む第５のトランジスタと、 前記第３及び第４のトランジスタのエミッタに接続さ
れ、前記バイアス電流制御手段がベースに接続され、前
記バイアス電流制御手段から供給される信号に応じたバ
イアス電流を引き込む第６のとトランジスタとを有する
ことを特徴とする請求項１記載の可変利得増幅回路。 - 【請求項３】 前記バイアス電流制御手段は、定電流を
供給する定電流源と、 前記定電流源がエミッタに接続され、ベースに定電圧が
供給される第７のトランジスタと、 前記定電流源がエミッタに接続され、ベースに前記入力
信号が供給される第８のトランジスタと、 互いに直列に接続され、前記第７のトランジスタのコレ
クタと前記第８のトランジスタのコレクタとの間にされ
た第１及び第２の抵抗と、 前記第７のトランジスタのコレクタと、前記第１の抵抗
との接続点にコレクタが接続され、ベースが前記第１の
抵抗と前記第２の抵抗との接続点に接続された第９のト
ランジスタと、 前記第８のトランジスタのコレクタと、前記第２の抵抗
との接続点にコレクタが接続され、ベースが前記第２の
抵抗と前記第２の抵抗との接続点に接続された第１０の
トランジスタと有し、 前記第７のトランジスタ、前記第９のトランジスタのコ
レクタと前記第１の抵抗との接続点を前記第６のトラン
ジスタのベースに接続し、前記第８のトランジスタ、前
記第１０のトランジスタのコレクタと前記第２の抵抗と
の接続点を前記第５のトランジスタのベースに接続した
ことを特徴とする請求項２記載の可変利得増幅回路。 - 【請求項４】 前記増幅回路は、前記入力信号がコレク
タに供給される第１１、及び、第１２のトランジスタ
と、 コレクタが出力端子に接続される第１３、及び、第１４
のトランジスタと、 前記第１１乃至第１４のトランジスタのベースに接続さ
れ、入力信号の利得を制御する可変電圧源と、 前記第１１、及び、第１３のトランジスタのエミッタに
エミッタが接続され、ベースに前記バイアス電流制御手
段から前記バイアス電流制御信号が供給される第１５の
トランジスタと、 前記第１２、及び、第１４のトランジスタのエミッタに
エミッタが接続され、ベースに前記バイアス電流制御手
段から前記バイアス電流制御信号が供給される第１６の
トランジスタとを有することを特徴とする請求項１記載
の可変利得増幅回路。 - 【請求項５】 前記バイアス電流制御手段は、前記入力
信号の中心電圧と前記入力信号との差を検出する差動増
幅回路と、 前記差動増幅回路で検出された差動信号に応じて前記増
幅回路のバイアス電流を前記差が大きいときには大き
く、小さいときには小さくなるように制御する制御回路
とを有することを特徴とする請求項１乃至４記載いずれ
か一項記載の可変利得増幅回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9080980A JPH10276052A (ja) | 1997-03-31 | 1997-03-31 | 可変利得増幅回路 |
| US09/048,741 US5999051A (en) | 1997-03-31 | 1998-03-26 | Variable gain amplification circuit having a circuit for controlling a bias current |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9080980A JPH10276052A (ja) | 1997-03-31 | 1997-03-31 | 可変利得増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10276052A true JPH10276052A (ja) | 1998-10-13 |
Family
ID=13733664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9080980A Pending JPH10276052A (ja) | 1997-03-31 | 1997-03-31 | 可変利得増幅回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5999051A (ja) |
| JP (1) | JPH10276052A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6320467B1 (en) * | 2000-04-28 | 2001-11-20 | Credence Systems Corporation | Ft multiplier amplifier with low-power biasing circuit |
| US6522202B2 (en) | 2001-06-12 | 2003-02-18 | Telefonaktiebolaget Lm Ericsson (Publ) | Current controlled power amplifier |
| US6529077B1 (en) * | 2001-08-22 | 2003-03-04 | Institute Of Microelectronics | Gain compensation circuit for CMOS amplifiers |
| US7084705B2 (en) * | 2004-06-01 | 2006-08-01 | Agere Systems Inc. | Automatic biasing of a power device for linear operation |
| CN102394577B (zh) * | 2011-11-28 | 2012-11-14 | 武汉博而硕微电子有限公司 | 一种宽范围线性连续可调的高精度电流放大器 |
| US9831840B2 (en) * | 2015-05-18 | 2017-11-28 | Texas Instruments Incorporated | Amplifier circuit and method for adaptive amplifier biasing |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996007927A2 (en) * | 1994-09-01 | 1996-03-14 | Philips Electronics N.V. | Transconductance amplifier having a digitally variable transconductance as well as a variable gain stage and an automatic gain control circuit comprising such a variable gain stage |
| US5751190A (en) * | 1996-08-22 | 1998-05-12 | Northern Telecom Limited | Gain-controlled amplifier and distributed amplifier |
-
1997
- 1997-03-31 JP JP9080980A patent/JPH10276052A/ja active Pending
-
1998
- 1998-03-26 US US09/048,741 patent/US5999051A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5999051A (en) | 1999-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010082344A (ko) | 레벨 시프트 회로 | |
| JPS59171B2 (ja) | 電子切替回路 | |
| US4701719A (en) | Differential amplification circuit | |
| JP3340250B2 (ja) | バッファ回路 | |
| KR100931548B1 (ko) | 이득 가변 증폭 회로 | |
| US5196807A (en) | Amplifying circuit | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JPH10276052A (ja) | 可変利得増幅回路 | |
| US5162751A (en) | Amplifier arrangement | |
| JP3532782B2 (ja) | 信号入力回路及びこれを用いた可変利得増幅器 | |
| JPH11161352A (ja) | 部分的に温度補正された低ノイズ電圧基準 | |
| US5914637A (en) | Gain-variable amplifier with wide control range | |
| US5119041A (en) | High gain differential current amplifier having a low output voltage | |
| JP2711411B2 (ja) | 演算増幅回路 | |
| KR950008954B1 (ko) | 히스테리시스 특성을 갖는 비교회로 | |
| JPS58103207A (ja) | 増幅器の電源供給回路 | |
| JP3318161B2 (ja) | 低電圧動作型増幅装置、および、それを用いた光ピックアップ | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JP3064973B2 (ja) | 利得可変増幅器 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3293557B2 (ja) | 増幅回路 | |
| JP3443266B2 (ja) | 定電圧回路 | |
| KR100283518B1 (ko) | 넓은 입력 다이내믹 영역을 가지는 트랜스컨덕터 및 그를 갖는모터 구동 시스템m | |
| JP3441356B2 (ja) | 増幅回路 | |
| JP2001308662A (ja) | 可変利得増幅回路 |