JPH10276084A - Ｐｌｌシンセサイザ集積回路 - Google Patents
Ｐｌｌシンセサイザ集積回路Info
- Publication number
- JPH10276084A JPH10276084A JP9078319A JP7831997A JPH10276084A JP H10276084 A JPH10276084 A JP H10276084A JP 9078319 A JP9078319 A JP 9078319A JP 7831997 A JP7831997 A JP 7831997A JP H10276084 A JPH10276084 A JP H10276084A
- Authority
- JP
- Japan
- Prior art keywords
- pll
- integrated circuit
- circuit
- counter
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920000729 poly(L-lysine) polymer Polymers 0.000 abstract description 33
- 238000010586 diagram Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 複数のＰＬＬ回路のうち不要な回路を動作停
止状態にして、低消費電力化を実現すると共に、集積回
路の面積を小さくする。 【解決手段】 ＰＬＬシンセサイザ集積回路１におい
て、ラジオ音声用と非音声データ用に、各々、入力アン
プ２１，２２，３１、プログラマプルカウンタ２３，３
２，位相比較器２４，３３を設けると共に、リファレン
スカウンタ４１を兼用し、更に、各入力アンプに動作状
態を制御するためのスイッチングトランジスタ６１，６
２，６３を接続し、制御回路５０から各スイッチングト
ランジスタに制御データを供給することにより、必要な
ＰＬＬのみを動作させ、不要なＰＬＬを停止させる。
止状態にして、低消費電力化を実現すると共に、集積回
路の面積を小さくする。 【解決手段】 ＰＬＬシンセサイザ集積回路１におい
て、ラジオ音声用と非音声データ用に、各々、入力アン
プ２１，２２，３１、プログラマプルカウンタ２３，３
２，位相比較器２４，３３を設けると共に、リファレン
スカウンタ４１を兼用し、更に、各入力アンプに動作状
態を制御するためのスイッチングトランジスタ６１，６
２，６３を接続し、制御回路５０から各スイッチングト
ランジスタに制御データを供給することにより、必要な
ＰＬＬのみを動作させ、不要なＰＬＬを停止させる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＦＭラジオ受信機
において複数の受信回路を必要とするシステムに好適な
ＰＬＬシンセサイザ集積回路に関する。
において複数の受信回路を必要とするシステムに好適な
ＰＬＬシンセサイザ集積回路に関する。
【０００２】
【従来の技術】現在ＦＭラジオにおいては、音声と共に
文字データ等の非音声情報を多重放送することが行われ
ており、通常、ラジオ音声の放送局と同一の放送局が送
信している非音声情報を受信して文字表示等を行ってい
た。従って、受信用のＰＬＬシンセサイザ回路は１系統
で十分であった。
文字データ等の非音声情報を多重放送することが行われ
ており、通常、ラジオ音声の放送局と同一の放送局が送
信している非音声情報を受信して文字表示等を行ってい
た。従って、受信用のＰＬＬシンセサイザ回路は１系統
で十分であった。
【０００３】ところが、ＦＭ多重放送局が増加すると、
ある放送局のラジオ音声を聞きながらそれとは別の放送
局が送信している非音声情報を受信したいという要求が
高まり、このような要求に応えるためには、受信用のＰ
ＬＬシンセサイザ回路として、音声用と非音声用の２系
統が必要になる。一般に、ＰＬＬシンセサイザ回路は集
積化されており、従って、ラジオ受信機内に２系統設け
るためにはＰＬＬシンセサイザ集積回路を２つ用いざる
を得なかった。
ある放送局のラジオ音声を聞きながらそれとは別の放送
局が送信している非音声情報を受信したいという要求が
高まり、このような要求に応えるためには、受信用のＰ
ＬＬシンセサイザ回路として、音声用と非音声用の２系
統が必要になる。一般に、ＰＬＬシンセサイザ回路は集
積化されており、従って、ラジオ受信機内に２系統設け
るためにはＰＬＬシンセサイザ集積回路を２つ用いざる
を得なかった。
【０００４】
【発明が解決しようとする課題】２つのＰＬＬシンセサ
イザ集積回路を用いれば、音声と非音声とで異なる放送
局の放送を受信可能となり、上記要求には確かに応える
ことができる。しかしながら、このような別々の放送局
を受信することは必ずしも常時必要ではなく、音声のみ
を聞く際は非音声用の系は不要となり、非音声データの
みを利用するときは音声用の系は不要となる。ところ
が、従来のＰＬＬシンセサイザ集積回路は、１系統のみ
のＰＬＬ回路を含み、当然ながら常時動作するものとし
て開発されているので、これを単に２つ用いても、電源
制御回路等の特別の構成を設けなければ、一方のみを動
作状態とすることは不可能であった。
イザ集積回路を用いれば、音声と非音声とで異なる放送
局の放送を受信可能となり、上記要求には確かに応える
ことができる。しかしながら、このような別々の放送局
を受信することは必ずしも常時必要ではなく、音声のみ
を聞く際は非音声用の系は不要となり、非音声データの
みを利用するときは音声用の系は不要となる。ところ
が、従来のＰＬＬシンセサイザ集積回路は、１系統のみ
のＰＬＬ回路を含み、当然ながら常時動作するものとし
て開発されているので、これを単に２つ用いても、電源
制御回路等の特別の構成を設けなければ、一方のみを動
作状態とすることは不可能であった。
【０００５】また、このように不要なＰＬＬ回路が動作
するため消費電力の面で好ましくなかった。
するため消費電力の面で好ましくなかった。
【０００６】
【課題を解決するための手段】本発明は、ＰＬＬシンセ
サイザ集積回路において、各々が、入力信号を増幅する
入力アンプ、入力アンプの出力信号を分周するプログラ
マプルカウンタ、基準信号を分周するリファレンスカウ
ンタ、及び、前記プログラマブルカウンタとリファレン
スカウンタの出力信号の位相を比較する位相比較器を有
し、同時動作可能な複数組のＰＬＬ回路と、該複数組の
ＰＬＬ回路のうち選択したＰＬＬ回路中の少なくとも１
つの回路構成を動作停止状態に制御する制御回路とを備
えたことを特徴とする。
サイザ集積回路において、各々が、入力信号を増幅する
入力アンプ、入力アンプの出力信号を分周するプログラ
マプルカウンタ、基準信号を分周するリファレンスカウ
ンタ、及び、前記プログラマブルカウンタとリファレン
スカウンタの出力信号の位相を比較する位相比較器を有
し、同時動作可能な複数組のＰＬＬ回路と、該複数組の
ＰＬＬ回路のうち選択したＰＬＬ回路中の少なくとも１
つの回路構成を動作停止状態に制御する制御回路とを備
えたことを特徴とする。
【０００７】また、本発明では、前記複数組のリファレ
ンスカウンタは、唯一のリファレンスカウンタで共用し
たことを特徴とする。また、本発明では、前記唯一のリ
ファレンスカウンタは複数段の分周器より構成され、前
記制御回路は選択されたＰＬＬ回路で必要な分周器以外
の分周器を動作停止状態とすることを特徴とする。
ンスカウンタは、唯一のリファレンスカウンタで共用し
たことを特徴とする。また、本発明では、前記唯一のリ
ファレンスカウンタは複数段の分周器より構成され、前
記制御回路は選択されたＰＬＬ回路で必要な分周器以外
の分周器を動作停止状態とすることを特徴とする。
【０００８】
【発明の実施の形態】図１は、本発明の実施の形態を示
すブロック図であり、１はＡＭとＦＭのラジオ音声用と
ＦＭ多重データである非音声データ用の２系統のＰＬＬ
回路２，３を有するＰＬＬシンセサイザ集積回路であ
る。この集積回路１は、ラジオ音声用として、ＡＭ用入
力アンプ２１及びＦＭ入力アンプ２２、各アンプの出力
を分周するプログラマブルカウンタ２３、水晶発振器４
からの基準信号を分周するリファレンスカウンタ４１、
プログラマブルカウンタ２３とリファレンスカウンタ４
１の出力信号を入力する位相比較器２４を備え、位相比
較器２４の出力にローパスフィルタ５、ローパスフィル
タ５の出力にＡＭ用ＶＣＯ６及びＦＭ用ＶＣＯ７が接続
されて、第１のＰＬＬが構成されている。
すブロック図であり、１はＡＭとＦＭのラジオ音声用と
ＦＭ多重データである非音声データ用の２系統のＰＬＬ
回路２，３を有するＰＬＬシンセサイザ集積回路であ
る。この集積回路１は、ラジオ音声用として、ＡＭ用入
力アンプ２１及びＦＭ入力アンプ２２、各アンプの出力
を分周するプログラマブルカウンタ２３、水晶発振器４
からの基準信号を分周するリファレンスカウンタ４１、
プログラマブルカウンタ２３とリファレンスカウンタ４
１の出力信号を入力する位相比較器２４を備え、位相比
較器２４の出力にローパスフィルタ５、ローパスフィル
タ５の出力にＡＭ用ＶＣＯ６及びＦＭ用ＶＣＯ７が接続
されて、第１のＰＬＬが構成されている。
【０００９】更に、非音声データ用として、入力アンプ
３１、アンプの出力を分周するプログラマブルカウンタ
３２、プログラマブルカウンタ３２とリファレンスカウ
ンタ４１の出力信号を入力する位相比較器３３を備え、
位相比較器３３の出力にローパスフィルタ８、ローパス
フィルタ８の出力にＶＣＯ９が接続されて、第２のＰＬ
Ｌが構成されている。尚、リファレンスカウンタ４１
は、音声用と兼用されている。
３１、アンプの出力を分周するプログラマブルカウンタ
３２、プログラマブルカウンタ３２とリファレンスカウ
ンタ４１の出力信号を入力する位相比較器３３を備え、
位相比較器３３の出力にローパスフィルタ８、ローパス
フィルタ８の出力にＶＣＯ９が接続されて、第２のＰＬ
Ｌが構成されている。尚、リファレンスカウンタ４１
は、音声用と兼用されている。
【００１０】更に、外部のコントローラ１０からの制御
データを入力し、集積回路１内の各回路を制御する制御
回路５０が設けられており、また、各入力アンプ２１，
２２，３１には、その動作を停止させるためのスイッチ
ングトランジスタ６１，６２，６３が接続されている。
そこで、第１と第２の双方のＰＬＬを動作させるとき
は、聞きたいラジオ音声の放送局に対応する周波数デー
タと、受信したい非音声データを送信している放送局に
対応する周波数データを、コントローラ１０から送出
し、制御回路５０によりこれらの周波数データをプログ
ラマブルカウンタ２３及び３２に各々設定する。更に、
Ｌレベルの制御データを、同様にコントローラ１０から
制御回路５０を介して、スイッチングトランジスタ６
１，６２のいずれかとスイッチングトランジスタ６３に
供給し、そのスイッチングトランジスタをオフさせる。
この制御によって、入力アンプ２１，２２のどちらか一
方と入力アンプ３１は動作状態となり、第１と第２の双
方のＰＬＬが動作する。
データを入力し、集積回路１内の各回路を制御する制御
回路５０が設けられており、また、各入力アンプ２１，
２２，３１には、その動作を停止させるためのスイッチ
ングトランジスタ６１，６２，６３が接続されている。
そこで、第１と第２の双方のＰＬＬを動作させるとき
は、聞きたいラジオ音声の放送局に対応する周波数デー
タと、受信したい非音声データを送信している放送局に
対応する周波数データを、コントローラ１０から送出
し、制御回路５０によりこれらの周波数データをプログ
ラマブルカウンタ２３及び３２に各々設定する。更に、
Ｌレベルの制御データを、同様にコントローラ１０から
制御回路５０を介して、スイッチングトランジスタ６
１，６２のいずれかとスイッチングトランジスタ６３に
供給し、そのスイッチングトランジスタをオフさせる。
この制御によって、入力アンプ２１，２２のどちらか一
方と入力アンプ３１は動作状態となり、第１と第２の双
方のＰＬＬが動作する。
【００１１】一方、音声のみを聞きたいときは、プログ
ラマブルカウンタ２３のみに周波数データを設定すると
共に、スイッチングトランジスタ６１，６２のいずれか
にＬレベルの制御データを供給し、スイッチングトラン
ジスタ６３にＨレベルの制御データを供給する。この制
御によれば、入力アンプ２１，２２のいずれか一方は動
作状態となり、入力アンプ３１は非動作状態となる。従
って、第１のＰＬＬのみが動作し、第２のＰＬＬは停止
し、消費電力は１系統のＰＬＬ分のみとなる。
ラマブルカウンタ２３のみに周波数データを設定すると
共に、スイッチングトランジスタ６１，６２のいずれか
にＬレベルの制御データを供給し、スイッチングトラン
ジスタ６３にＨレベルの制御データを供給する。この制
御によれば、入力アンプ２１，２２のいずれか一方は動
作状態となり、入力アンプ３１は非動作状態となる。従
って、第１のＰＬＬのみが動作し、第２のＰＬＬは停止
し、消費電力は１系統のＰＬＬ分のみとなる。
【００１２】他方、非音声データのみを受信したいとき
は、プログラマブルカウンタ３２のみに周波数データを
設定すると共に、スイッチングトランジスタ６１，６２
にＨレベルの制御データを供給し、スイッチングトラン
ジスタ６３にＬレベルの制御データを供給する。この制
御によれば、入力アンプ２１，２２は非動作状態とな
り、入力アンプ３１は動作状態となる。従って、第２の
ＰＬＬのみが動作し、第１のＰＬＬは停止し、消費電力
は１系統のＰＬＬ分のみとなる。
は、プログラマブルカウンタ３２のみに周波数データを
設定すると共に、スイッチングトランジスタ６１，６２
にＨレベルの制御データを供給し、スイッチングトラン
ジスタ６３にＬレベルの制御データを供給する。この制
御によれば、入力アンプ２１，２２は非動作状態とな
り、入力アンプ３１は動作状態となる。従って、第２の
ＰＬＬのみが動作し、第１のＰＬＬは停止し、消費電力
は１系統のＰＬＬ分のみとなる。
【００１３】このように、制御データによって、動作さ
せようとするＰＬＬのみを選択し、動作させないＰＬＬ
を停止状態にすることができる。ところで、本実施形態
においては、リファレンスカウンタ４１を２系統のＰＬ
Ｌで兼用しているので、カウンタ全体を停止状態にする
ことはできない。しかしながら、リファレンスカウンタ
４１は複数段の分周器から構成されており、不要な分周
器を停止させることにより低消費電力化を実現してい
る。
せようとするＰＬＬのみを選択し、動作させないＰＬＬ
を停止状態にすることができる。ところで、本実施形態
においては、リファレンスカウンタ４１を２系統のＰＬ
Ｌで兼用しているので、カウンタ全体を停止状態にする
ことはできない。しかしながら、リファレンスカウンタ
４１は複数段の分周器から構成されており、不要な分周
器を停止させることにより低消費電力化を実現してい
る。
【００１４】即ち、リファレンスカウンタ４１は、図２
に示すように、分周比が１／８，１／９，１／２，１／
１０，１／９，１／１０の６つの分周器４１１〜４１６
から構成され、分周器４１２，４１３から各々１００Ｋ
Ｈｚ，５０ＫＨｚの基準信号が出力され、分周器４１
５，４１６から各々１０ＫＨｚ，９ＫＨｚの基準信号が
出力される。更に、２つのマルチプレクサ４１７，４１
８が設けられ、マルチプレクサ４１７は１００ＫＨｚと
５０ＫＨｚのいずれかの基準信号を選択して出力し、マ
ルチプレクサ４１７は１００ＫＨｚ，５０ＫＨｚ，１０
ＫＨｚ，９ＫＨｚのいずれかの基準信号を選択して出力
する。
に示すように、分周比が１／８，１／９，１／２，１／
１０，１／９，１／１０の６つの分周器４１１〜４１６
から構成され、分周器４１２，４１３から各々１００Ｋ
Ｈｚ，５０ＫＨｚの基準信号が出力され、分周器４１
５，４１６から各々１０ＫＨｚ，９ＫＨｚの基準信号が
出力される。更に、２つのマルチプレクサ４１７，４１
８が設けられ、マルチプレクサ４１７は１００ＫＨｚと
５０ＫＨｚのいずれかの基準信号を選択して出力し、マ
ルチプレクサ４１７は１００ＫＨｚ，５０ＫＨｚ，１０
ＫＨｚ，９ＫＨｚのいずれかの基準信号を選択して出力
する。
【００１５】制御回路５０は、マルチプレクサ４１７，
４１８にどの基準信号を選択するのかを示す制御データ
を供給すると共に、各分周器４１２〜４１８にリセット
用の制御データを供給し、このデータによって不要な分
周器は停止状態にされる。例えば、音声用の基準周波数
として１００ＫＨＺ，非音声データ用の基準周波数とし
て同一の１００ＫＨｚを用いるときは、制御回路５０は
分周器４１３，４１４，４１５，４１６にリセットデー
タを送出してこれらの分周器を停止状態とし、分周器４
１１，４１２にはリセットデータを送出せずこれらを動
作状態とする。
４１８にどの基準信号を選択するのかを示す制御データ
を供給すると共に、各分周器４１２〜４１８にリセット
用の制御データを供給し、このデータによって不要な分
周器は停止状態にされる。例えば、音声用の基準周波数
として１００ＫＨＺ，非音声データ用の基準周波数とし
て同一の１００ＫＨｚを用いるときは、制御回路５０は
分周器４１３，４１４，４１５，４１６にリセットデー
タを送出してこれらの分周器を停止状態とし、分周器４
１１，４１２にはリセットデータを送出せずこれらを動
作状態とする。
【００１６】一方、ＡＭラジオ音声のみを聞くときに
は、制御回路５０は分周器４１２，４１３，４１５にリ
セットデータを送出しこれらを停止状態とし、残りの分
周器４１１，４１４，４１６を動作状態とする。これに
より、分周器４１６から９ＫＨｚの基準信号が出力さ
れ、マルチプレクサ４１８を介してこの基準信号が出力
される。
は、制御回路５０は分周器４１２，４１３，４１５にリ
セットデータを送出しこれらを停止状態とし、残りの分
周器４１１，４１４，４１６を動作状態とする。これに
より、分周器４１６から９ＫＨｚの基準信号が出力さ
れ、マルチプレクサ４１８を介してこの基準信号が出力
される。
【００１７】以上のように、必要な分周器のみが動作
し、不要な分周器は停止するので、低消費電力化が図ら
れる。尚、上述した実施形態においては入力アンプを動
作停止状態としたが、その代わりにプログラマブルカウ
ンタあるいは位相比較器を動作停止状態としても良く、
更には、それらの組み合わせを用いても良い。
し、不要な分周器は停止するので、低消費電力化が図ら
れる。尚、上述した実施形態においては入力アンプを動
作停止状態としたが、その代わりにプログラマブルカウ
ンタあるいは位相比較器を動作停止状態としても良く、
更には、それらの組み合わせを用いても良い。
【００１８】
【発明の効果】本発明によれば、電源制御回路等の特別
な構成を設けることなく、不要なＰＬＬ回路を動作停止
状態にでき、従って、低消費電力化を実現できる。ま
た、複数のＰＬＬ回路でリファレンスカウンタを兼用し
ているので、集積回路の面積を小さくできる。
な構成を設けることなく、不要なＰＬＬ回路を動作停止
状態にでき、従って、低消費電力化を実現できる。ま
た、複数のＰＬＬ回路でリファレンスカウンタを兼用し
ているので、集積回路の面積を小さくできる。
【図１】本発明の実施形態を示すブロック図である。
【図２】本発明の実施形態におけるリファレンスカウン
タの具体構成を示すブロック図である。
タの具体構成を示すブロック図である。
１ ＰＬＬシンセサイザ集積回路 ２、３ ＰＬＬ回路 ５、８ ローパスフィルタ ６、７、９ ＶＣＯ １０ コントローラ ２１、２２、３１ 入力アンプ ２３、３２ プログラマブルカウンタ ２４、３３ 位相比較器 ４１ リファレンスカウンタ ５０ 制御回路 ６１、６２、６３ スイッチングトランジスタ
Claims (3)
- 【請求項１】 各々が、入力信号を増幅する入力アン
プ、入力アンプの出力信号を分周するプログラマブルカ
ウンタ、基準信号を分周するリファレンスカウンタ、及
び、前記プログラマブルカウンタとリファレンスカウン
タの出力信号の位相を比較する位相比較器を有し、同時
動作可能な複数組のＰＬＬ回路と、該複数組のＰＬＬ回
路のうち選択したＰＬＬ回路中の少なくとも１つの回路
構成を動作停止状態に制御する制御回路とを備えたこと
を特徴とするＰＬＬシンセサイザ集積回路。 - 【請求項２】 前記複数組のリファレンスカウンタは、
唯一のリファレンスカウンタで共用したことを特徴とす
る請求項１記載のＰＬＬシンセサイザ集積回路。 - 【請求項３】 前記唯一のリファレンスカウンタは複数
段の分周器より構成され、前記制御回路は選択されたＰ
ＬＬ回路で必要な分周器以外の分周器を動作停止状態と
することを特徴とする請求項２記載のＰＬＬシンセサイ
ザ集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9078319A JPH10276084A (ja) | 1997-03-28 | 1997-03-28 | Ｐｌｌシンセサイザ集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9078319A JPH10276084A (ja) | 1997-03-28 | 1997-03-28 | Ｐｌｌシンセサイザ集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10276084A true JPH10276084A (ja) | 1998-10-13 |
Family
ID=13658633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9078319A Pending JPH10276084A (ja) | 1997-03-28 | 1997-03-28 | Ｐｌｌシンセサイザ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10276084A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7310022B2 (en) | 2004-10-01 | 2007-12-18 | Sanyo Electric Col, Ltd. | CPU-based oscillation frequency control circuit eliminating the need for a loop filter |
| JP2009543470A (ja) * | 2006-06-28 | 2009-12-03 | クゥアルコム・インコーポレイテッド | 低電力のモジュラス分周器ステージ |
| JP2011155367A (ja) * | 2010-01-26 | 2011-08-11 | Furuno Electric Co Ltd | 基準周波数発生装置 |
-
1997
- 1997-03-28 JP JP9078319A patent/JPH10276084A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7310022B2 (en) | 2004-10-01 | 2007-12-18 | Sanyo Electric Col, Ltd. | CPU-based oscillation frequency control circuit eliminating the need for a loop filter |
| JP2009543470A (ja) * | 2006-06-28 | 2009-12-03 | クゥアルコム・インコーポレイテッド | 低電力のモジュラス分周器ステージ |
| JP2011155367A (ja) * | 2010-01-26 | 2011-08-11 | Furuno Electric Co Ltd | 基準周波数発生装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6330337B1 (en) | Automotive entertainment system for rear seat passengers | |
| US5241696A (en) | Tuner with selective equalization of different program sources | |
| JPH10276084A (ja) | Ｐｌｌシンセサイザ集積回路 | |
| JPH06232778A (ja) | Ｒｄｓ受信機 | |
| JPH0389720A (ja) | ラジオ受信機 | |
| US7383031B2 (en) | Receiving circuit for radio-wave clock broadcast wave | |
| JP2593079B2 (ja) | Ｒｄｓラジオ受信機 | |
| JPH08315555A (ja) | 一体型オーディオ装置 | |
| JPS6265516A (ja) | 自動車用ステレオ受信機 | |
| JP3959169B2 (ja) | 音響装置及び音響装置における表示部の表示方法 | |
| JPH031727A (ja) | タイマー機能付音声回路 | |
| JPS60214119A (ja) | 周波数シンセサイザ | |
| JP2515016Y2 (ja) | Ｐｌｌシンセサイザ方式のラジオ受信機 | |
| JP2538473Y2 (ja) | 複数バンド受信機 | |
| JPH01108820A (ja) | 電子同調ラジオ付コンパクトディスクプレーヤ | |
| JP2703056B2 (ja) | ダブルファンクションスイッチ | |
| JPH0210685Y2 (ja) | ||
| JPH0725915Y2 (ja) | 車載用オーディオ装置 | |
| JPH10285061A (ja) | オーディオ装置 | |
| JP3302111B2 (ja) | 音響機器の仕様変更装置 | |
| JPH0141244Y2 (ja) | ||
| JP2573040Y2 (ja) | 車載用ラジオ受信機 | |
| JP3072667B2 (ja) | スーパーヘテロダイン受信機 | |
| KR950030525A (ko) | 생활 무전기 겸용 카스테레오 | |
| JPS63187721A (ja) | 交通情報局受信システム |