JPH10276206A - Ａｔｍ交換機 - Google Patents
Ａｔｍ交換機Info
- Publication number
- JPH10276206A JPH10276206A JP7800797A JP7800797A JPH10276206A JP H10276206 A JPH10276206 A JP H10276206A JP 7800797 A JP7800797 A JP 7800797A JP 7800797 A JP7800797 A JP 7800797A JP H10276206 A JPH10276206 A JP H10276206A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- atm
- queue
- class
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】予め帯域割当を行わないＡＢＲセルの交換処理
が、予め帯域管理を行うＣＢＲ／ＶＢＲセルの交換処理
に影響を与えず、ＡＢＲセル対する迅速なフロー制御を
行う。 【解決手段】入力ロジック１−０〜１−３１は、ＣＢＲ
／ＶＢＲセル専用の入力キューと出力リンク先毎に設け
られたＡＢＲセル専用の複数の入力キューとを有し、バ
ックプレッシャーバスＢＢ１〜ＢＢ４を介してＡＴＭス
イッチ部２からＡＢＲセルの交換輻輳状態が通知され、
出力リンク先の交換状態が輻輳している場合に、この出
力リンク先に対応するＡＢＲセルの入力キューからのＡ
ＴＭセルの送出を制限する。ここで、ＡＴＭスイッチ部
２を構成するスイッチエレメントも、ＣＢＲ／ＶＢＲセ
ル専用の出力キューとＡＢＲセル専用の出力キューとを
各出力リンク先毎に組でもち、ＡＢＲセル専用の出力キ
ューのキュー長が所定の閾値を越えた場合に、バックプ
レッシャーバスＢＢ１〜ＢＢ４を介して各入力ロジック
１−０〜１−３１にフィードバックする。
が、予め帯域管理を行うＣＢＲ／ＶＢＲセルの交換処理
に影響を与えず、ＡＢＲセル対する迅速なフロー制御を
行う。 【解決手段】入力ロジック１−０〜１−３１は、ＣＢＲ
／ＶＢＲセル専用の入力キューと出力リンク先毎に設け
られたＡＢＲセル専用の複数の入力キューとを有し、バ
ックプレッシャーバスＢＢ１〜ＢＢ４を介してＡＴＭス
イッチ部２からＡＢＲセルの交換輻輳状態が通知され、
出力リンク先の交換状態が輻輳している場合に、この出
力リンク先に対応するＡＢＲセルの入力キューからのＡ
ＴＭセルの送出を制限する。ここで、ＡＴＭスイッチ部
２を構成するスイッチエレメントも、ＣＢＲ／ＶＢＲセ
ル専用の出力キューとＡＢＲセル専用の出力キューとを
各出力リンク先毎に組でもち、ＡＢＲセル専用の出力キ
ューのキュー長が所定の閾値を越えた場合に、バックプ
レッシャーバスＢＢ１〜ＢＢ４を介して各入力ロジック
１−０〜１−３１にフィードバックする。
Description
【０００１】
【発明の属する技術分野】本発明は、回線または端末等
の複数の入出力リンクを収容して、入力リンクから入力
されたＡＴＭセルを該ＡＴＭセルが指示する出力リンク
先に交換するＡＴＭ交換機に関し、特に予め帯域割当を
行わないクラスのＡＴＭセルの交換処理のフロー制御を
効率的に行うことができるＡＴＭ交換機に関する。
の複数の入出力リンクを収容して、入力リンクから入力
されたＡＴＭセルを該ＡＴＭセルが指示する出力リンク
先に交換するＡＴＭ交換機に関し、特に予め帯域割当を
行わないクラスのＡＴＭセルの交換処理のフロー制御を
効率的に行うことができるＡＴＭ交換機に関する。
【０００２】
【従来の技術】従来からＡＴＭ交換機では、交換機に収
容されるテキストデータ・音声データ・画像データ等の
各種メディアのデータが、全て５３バイトの固定長パケ
ット（セル）に変換されている。従って、トラヒック特
性の違うセルを同じ交換スイッチに入力できることか
ら、統計多重効果が期待でき、様々なメディアを効率よ
く収容するのに適している。
容されるテキストデータ・音声データ・画像データ等の
各種メディアのデータが、全て５３バイトの固定長パケ
ット（セル）に変換されている。従って、トラヒック特
性の違うセルを同じ交換スイッチに入力できることか
ら、統計多重効果が期待でき、様々なメディアを効率よ
く収容するのに適している。
【０００３】しかし、ＡＴＭ交換機では、この統計多重
の弊害として、入力されるメディアの割合や交換スイッ
チに与えられる付加の変動等から、同一の呼であって
も、セルによっては、エンド−エンドの伝達所要時間が
遅延・揺らぎ等によって変動したり、トラヒックのピー
クが重なり合って交換スイッチのオーバーフローによる
情報の欠落、すなわちセル廃棄が生じるという問題点が
ある。
の弊害として、入力されるメディアの割合や交換スイッ
チに与えられる付加の変動等から、同一の呼であって
も、セルによっては、エンド−エンドの伝達所要時間が
遅延・揺らぎ等によって変動したり、トラヒックのピー
クが重なり合って交換スイッチのオーバーフローによる
情報の欠落、すなわちセル廃棄が生じるという問題点が
ある。
【０００４】この問題点を解決するため、ＡＴＭ交換処
理では、呼設定時にＡＴＭセルのメディアに要求される
遅延・揺らぎ・廃棄が満たされる呼のみを新たに追加す
ることを許すように制御する、いわゆる呼設定制御また
はコネクション受付制御を行っている。この呼設定制御
によれば、ＡＴＭ交換機に収容されている端末または回
線からのセルが終始、始めの申告値を守っていれば、全
ての通信に対して遅延・揺らぎ・廃棄等の要求品質を満
足し、保証することができる。
理では、呼設定時にＡＴＭセルのメディアに要求される
遅延・揺らぎ・廃棄が満たされる呼のみを新たに追加す
ることを許すように制御する、いわゆる呼設定制御また
はコネクション受付制御を行っている。この呼設定制御
によれば、ＡＴＭ交換機に収容されている端末または回
線からのセルが終始、始めの申告値を守っていれば、全
ての通信に対して遅延・揺らぎ・廃棄等の要求品質を満
足し、保証することができる。
【０００５】つまり、端末は、これから行おうとする通
信がどのようなトラヒック特性であり、そのような品質
を要求するのかを予め申告し、ＡＴＭ交換機と伝送路で
構成されるネットワークではそれに応じたＡＴＭコネク
ションを提供し、通信中の品質を保証することになる。
信がどのようなトラヒック特性であり、そのような品質
を要求するのかを予め申告し、ＡＴＭ交換機と伝送路で
構成されるネットワークではそれに応じたＡＴＭコネク
ションを提供し、通信中の品質を保証することになる。
【０００６】トラヒック特性は、いくつかのクラスに分
類されている。例えば、ＣＢＲ（固定ビットレート：Co
nstant Bit Rate）とＶＢＲ（可変ビットレート：Varia
bleBit Rate）とがある。ＣＢＲは、通常の電話等のリ
アルタイムの音声など、定常的に一定のトラヒックを発
生するような固定速度型の通信を想定し、呼設定時に
は、最大のセルレートを示すパラメータ（ＰＣＲ：Peak
CEll Rate）が申告され、ＶＢＲは、常時ＰＣＲの帯域
を必要としないが、時々ＰＣＲの帯域を必要とするよう
な通信、例えば動画像の転送で差分符号化方式を用いた
場合のように、通常は前の画面との差分のみを送ればよ
いので少しの情報を送ればよいが、画面全体を送る場合
にはたくさんの情報を送らなければならないといった形
態の通信を想定し、呼設定時には、最大のセルレートを
示すパラメータであるＰＣＲに加えて、平均的なセルレ
ートを示すＳＣＲ（Sustainable Cell Rate）を申告す
るようにしている。
類されている。例えば、ＣＢＲ（固定ビットレート：Co
nstant Bit Rate）とＶＢＲ（可変ビットレート：Varia
bleBit Rate）とがある。ＣＢＲは、通常の電話等のリ
アルタイムの音声など、定常的に一定のトラヒックを発
生するような固定速度型の通信を想定し、呼設定時に
は、最大のセルレートを示すパラメータ（ＰＣＲ：Peak
CEll Rate）が申告され、ＶＢＲは、常時ＰＣＲの帯域
を必要としないが、時々ＰＣＲの帯域を必要とするよう
な通信、例えば動画像の転送で差分符号化方式を用いた
場合のように、通常は前の画面との差分のみを送ればよ
いので少しの情報を送ればよいが、画面全体を送る場合
にはたくさんの情報を送らなければならないといった形
態の通信を想定し、呼設定時には、最大のセルレートを
示すパラメータであるＰＣＲに加えて、平均的なセルレ
ートを示すＳＣＲ（Sustainable Cell Rate）を申告す
るようにしている。
【０００７】このようなＣＢＲあるいはＶＢＲでは、ネ
ットワークに要求される品質を保証できるように、ＡＴ
Ｍコネクションに対して必要な帯域を事前に割り当て、
この割り当てに基づいたトラヒック制御を行っている。
ットワークに要求される品質を保証できるように、ＡＴ
Ｍコネクションに対して必要な帯域を事前に割り当て、
この割り当てに基づいたトラヒック制御を行っている。
【０００８】しかし、実際の通信では、それぞれのメデ
ィアのトラヒック特性は厳密に解析できるわけではな
い。また、コンピュータ間の通信のように極めてバース
ト性があり、トータルのスループットを低下させないよ
うに、ネットワーク内でのセル廃棄を極力減らすことが
求められている。従って、呼受付制御のみでは完全に対
応することができない。
ィアのトラヒック特性は厳密に解析できるわけではな
い。また、コンピュータ間の通信のように極めてバース
ト性があり、トータルのスループットを低下させないよ
うに、ネットワーク内でのセル廃棄を極力減らすことが
求められている。従って、呼受付制御のみでは完全に対
応することができない。
【０００９】そこで、必要な帯域の割り当てを事前に行
わずに、もし伝送路常に空きが生じれば転送するとい
う、ＡＢＲ（Available Bit Rate）やＵＢＲ（Unspecif
ied Bit Rate）等のクラスを設けている。これらＡＢＲ
やＵＢＲは、ファイル転送やＬＡＮ間通信のように極め
てバースト性の強い通信への適用を想定している。
わずに、もし伝送路常に空きが生じれば転送するとい
う、ＡＢＲ（Available Bit Rate）やＵＢＲ（Unspecif
ied Bit Rate）等のクラスを設けている。これらＡＢＲ
やＵＢＲは、ファイル転送やＬＡＮ間通信のように極め
てバースト性の強い通信への適用を想定している。
【００１０】ＡＢＲは、通信中にネットワークの混雑具
合を端末にフィードバックし、端末はこのフィードバッ
クされた情報に応じてセルの送出を制御している。ま
た、ＵＢＲは、端末が送出したセルは、ネットワークに
運良く空きがあれば転送し、空きがなければ廃棄するよ
うにしている。
合を端末にフィードバックし、端末はこのフィードバッ
クされた情報に応じてセルの送出を制御している。ま
た、ＵＢＲは、端末が送出したセルは、ネットワークに
運良く空きがあれば転送し、空きがなければ廃棄するよ
うにしている。
【００１１】ＡＢＲでは、ＰＣＲと最低保証して欲しい
セルレートであるＭＣＲ（MinimumCell Rate）が申告さ
れ、ＵＢＲでは申告しない。従って、ＡＢＲクラスで
は、遅延に関しては、従来のＣＢＲやＶＢＲに比べて許
容することができるが、セル廃棄は限りなく０にするこ
とができる点が特徴である。
セルレートであるＭＣＲ（MinimumCell Rate）が申告さ
れ、ＵＢＲでは申告しない。従って、ＡＢＲクラスで
は、遅延に関しては、従来のＣＢＲやＶＢＲに比べて許
容することができるが、セル廃棄は限りなく０にするこ
とができる点が特徴である。
【００１２】
【発明が解決しようとする課題】しかしながら、ＡＢＲ
クラスのサービスでは、ＡＴＭ交換機が呼受付制御なし
にＡＴＭセルを収容するため、ＡＢＲクラスと、ＣＢＲ
クラスやＶＢＲクラス等の他のサービスクラスとが混在
した状態では、該他のサービスクラスの通信品質を低下
させたり、極端な場合は、交換スイッチが輻輳状態に陥
ってしまうという問題点があった。
クラスのサービスでは、ＡＴＭ交換機が呼受付制御なし
にＡＴＭセルを収容するため、ＡＢＲクラスと、ＣＢＲ
クラスやＶＢＲクラス等の他のサービスクラスとが混在
した状態では、該他のサービスクラスの通信品質を低下
させたり、極端な場合は、交換スイッチが輻輳状態に陥
ってしまうという問題点があった。
【００１３】例えば、複数の入力リンクから任意の１つ
の出力リンクへ向かう交換処理において、Ｍ個のＣＢＲ
／ＶＢＲ呼が該任意の１つの出力リンクに接続されてい
るとき、新たに１つのＣＢＲ／ＶＢＲ呼が追加される
と、呼受付制御の約束に従い、新たに追加する呼は、そ
の最大ビットレートＰＣＲや平均ビットレートＳＣＲ及
び確保したい通信品質（遅延や廃棄）等を要求する。呼
受付制御部は、新たなこの呼を受け付けたときに、既に
通信しているＭ個の通信の品質が維持されるかを計算
し、影響を与えないようであれば呼の追加を許可、影響
を与える場合は却下する。
の出力リンクへ向かう交換処理において、Ｍ個のＣＢＲ
／ＶＢＲ呼が該任意の１つの出力リンクに接続されてい
るとき、新たに１つのＣＢＲ／ＶＢＲ呼が追加される
と、呼受付制御の約束に従い、新たに追加する呼は、そ
の最大ビットレートＰＣＲや平均ビットレートＳＣＲ及
び確保したい通信品質（遅延や廃棄）等を要求する。呼
受付制御部は、新たなこの呼を受け付けたときに、既に
通信しているＭ個の通信の品質が維持されるかを計算
し、影響を与えないようであれば呼の追加を許可、影響
を与える場合は却下する。
【００１４】ここで、ＡＢＲクラスの呼は、既に通信し
ているＭ個のＣＢＲ／ＶＢＲ呼の通信品質にどんな影響
を与えるかを全く考慮せずに、追加されるので、追加さ
れたＡＢＲサービスのトラヒックによって他のＭ個の通
信品質を満足できなくなる可能性がある。
ているＭ個のＣＢＲ／ＶＢＲ呼の通信品質にどんな影響
を与えるかを全く考慮せずに、追加されるので、追加さ
れたＡＢＲサービスのトラヒックによって他のＭ個の通
信品質を満足できなくなる可能性がある。
【００１５】そして、ＡＢＲクラスの呼が、ある特定の
出力リンクに集中する状態が続くと、交換スイッチが輻
輳状態に陥り、一切の通信ができなくなるような自体に
陥るということも生じるという問題点があった。
出力リンクに集中する状態が続くと、交換スイッチが輻
輳状態に陥り、一切の通信ができなくなるような自体に
陥るということも生じるという問題点があった。
【００１６】また、ＡＢＲクラスのＡＴＭセルの交換処
理は、ＡＢＲクラスのトラヒック特性がバースト性を有
することから、即時に交換スイッチの輻輳状態を入力側
にフィードバックしてフロー制御する必要があるが、従
来は、この交換スイッチの輻輳状態を検知した情報をも
とに、コンピュータ等の制御部によって一度計算処理し
た後にフロー制御を行っていたため、この輻輳状態に陥
ってからフロー制御を行うまでに時間がかかり、迅速な
フロー制御が行うことができず、ＡＴＭセルを廃棄せざ
るを得ない場合が生じるという問題点もあった。
理は、ＡＢＲクラスのトラヒック特性がバースト性を有
することから、即時に交換スイッチの輻輳状態を入力側
にフィードバックしてフロー制御する必要があるが、従
来は、この交換スイッチの輻輳状態を検知した情報をも
とに、コンピュータ等の制御部によって一度計算処理し
た後にフロー制御を行っていたため、この輻輳状態に陥
ってからフロー制御を行うまでに時間がかかり、迅速な
フロー制御が行うことができず、ＡＴＭセルを廃棄せざ
るを得ない場合が生じるという問題点もあった。
【００１７】そこで、本発明は、かかる問題点を除去
し、ＡＢＲクラスの呼のような予め帯域割当を行わない
ＡＴＭセルの交換処理が、ＣＢＲ／ＶＢＲクラスの呼の
ような予め帯域管理を行うＡＴＭセルの交換処理に影響
を与えずに、それぞれのクラスのＡＴＭセルのフローを
効率よく行うことができるＡＴＭ交換機を提供すること
を目的とするとともに、ＡＢＲクラスの呼のような予め
帯域割当を行わないＡＴＭセルに対する迅速なフロー制
御を行うことができるＡＴＭ交換機を提供することを目
的とする。
し、ＡＢＲクラスの呼のような予め帯域割当を行わない
ＡＴＭセルの交換処理が、ＣＢＲ／ＶＢＲクラスの呼の
ような予め帯域管理を行うＡＴＭセルの交換処理に影響
を与えずに、それぞれのクラスのＡＴＭセルのフローを
効率よく行うことができるＡＴＭ交換機を提供すること
を目的とするとともに、ＡＢＲクラスの呼のような予め
帯域割当を行わないＡＴＭセルに対する迅速なフロー制
御を行うことができるＡＴＭ交換機を提供することを目
的とする。
【００１８】
【課題を解決するための手段】第１の発明は、回線また
は端末等の複数の入力リンクをそれぞれ収容する複数の
入力部と回線または端末等の複数の出力リンクをそれぞ
れ収容する複数の出力部とを有する入出力インターフェ
ース部と、該入出力インターフェース部に接続されて入
力リンクから入力されたＡＴＭセルを該ＡＴＭセルが指
示する出力リンク先に交換するスイッチ部とを有し、少
なくとも予め帯域割当を行わないクラスのＡＴＭセルの
交換処理を行うＡＴＭ交換機において、前記スイッチ部
は、前記クラスのＡＴＭセルを蓄積する出力キューと、
前記出力キューに蓄積されるＡＴＭセルの蓄積数量を計
数する計数手段と、所定の蓄積数量の閾値を保持する閾
値保持手段と、前記計数手段が計数した蓄積数量と前記
閾値保持手段が保持する閾値とを比較し、該比較結果を
出力する比較手段とを有する出力バッファを前記出力リ
ンク毎に具備し、前記複数の入力部のそれぞれは、前記
クラスのＡＴＭセルを該ＡＴＭセルの出力リンク先毎に
蓄積する複数の入力キューと、前記比較手段のそれぞれ
から通信路を介して入力される比較結果出力をもとに、
前記閾値を越えた前記出力キューに対応する前記入力キ
ュー内のＡＴＭセルの送出を制限するフロー制御手段と
を具備したことを特徴とする。
は端末等の複数の入力リンクをそれぞれ収容する複数の
入力部と回線または端末等の複数の出力リンクをそれぞ
れ収容する複数の出力部とを有する入出力インターフェ
ース部と、該入出力インターフェース部に接続されて入
力リンクから入力されたＡＴＭセルを該ＡＴＭセルが指
示する出力リンク先に交換するスイッチ部とを有し、少
なくとも予め帯域割当を行わないクラスのＡＴＭセルの
交換処理を行うＡＴＭ交換機において、前記スイッチ部
は、前記クラスのＡＴＭセルを蓄積する出力キューと、
前記出力キューに蓄積されるＡＴＭセルの蓄積数量を計
数する計数手段と、所定の蓄積数量の閾値を保持する閾
値保持手段と、前記計数手段が計数した蓄積数量と前記
閾値保持手段が保持する閾値とを比較し、該比較結果を
出力する比較手段とを有する出力バッファを前記出力リ
ンク毎に具備し、前記複数の入力部のそれぞれは、前記
クラスのＡＴＭセルを該ＡＴＭセルの出力リンク先毎に
蓄積する複数の入力キューと、前記比較手段のそれぞれ
から通信路を介して入力される比較結果出力をもとに、
前記閾値を越えた前記出力キューに対応する前記入力キ
ュー内のＡＴＭセルの送出を制限するフロー制御手段と
を具備したことを特徴とする。
【００１９】第２の発明は、回線または端末等の複数の
入力リンクをそれぞれ収容する複数の入力部と回線また
は端末等の複数の出力リンクをそれぞれ収容する複数の
出力部とを有する入出力インターフェース部と、この入
出力インターフェース部に接続されて入力リンクから入
力されたＡＴＭセルを該ＡＴＭセルが指示する出力リン
ク先に交換するスイッチ部とを有し、少なくとも予め帯
域割当を行う第１のクラスのＡＴＭセル及び予め帯域割
当を行わない第２のクラスのＡＴＭセルの交換処理を行
うＡＴＭ交換機において、前記スイッチ部は、前記第１
のクラスのＡＴＭセルを蓄積する第１の出力キューと、
前記第２のクラスのＡＴＭセルを蓄積する第２の出力キ
ューと、前記第２の出力キューに蓄積されるＡＴＭセル
の蓄積数量を計数する計数手段と、所定の蓄積数量の閾
値を保持する閾値保持手段と、前記計数手段が計数した
蓄積数量と前記閾値保持手段が保持する閾値とを比較
し、該比較結果を出力する比較手段と、前記第２の出力
キュー内のＡＴＭセルに対して前記第１の出力キュー内
のＡＴＭセルの送出を優先する出力フロー制御手段とを
有する出力バッファを前記出力リンク毎に具備し、前記
複数の入力部のそれぞれは、前記第１のクラスのＡＴＭ
セルを蓄積する第１の入力キューと、前記第２のクラス
のＡＴＭセルを該ＡＴＭセルの出力リンク先毎に蓄積す
る複数の第２の入力キューと、前記比較手段のそれぞれ
から通信路を介して入力される比較結果出力をもとに、
前記閾値を越えた前記第２の出力キューに対応する前記
第２の入力キュー内のＡＴＭセルの送出を制限するとと
もに、前記第２の入力キュー内のＡＴＭセルに対して前
記第１の入力キュー内のＡＴＭセルの送出を優先するフ
ロー制御手段とを具備したことを特徴とする。
入力リンクをそれぞれ収容する複数の入力部と回線また
は端末等の複数の出力リンクをそれぞれ収容する複数の
出力部とを有する入出力インターフェース部と、この入
出力インターフェース部に接続されて入力リンクから入
力されたＡＴＭセルを該ＡＴＭセルが指示する出力リン
ク先に交換するスイッチ部とを有し、少なくとも予め帯
域割当を行う第１のクラスのＡＴＭセル及び予め帯域割
当を行わない第２のクラスのＡＴＭセルの交換処理を行
うＡＴＭ交換機において、前記スイッチ部は、前記第１
のクラスのＡＴＭセルを蓄積する第１の出力キューと、
前記第２のクラスのＡＴＭセルを蓄積する第２の出力キ
ューと、前記第２の出力キューに蓄積されるＡＴＭセル
の蓄積数量を計数する計数手段と、所定の蓄積数量の閾
値を保持する閾値保持手段と、前記計数手段が計数した
蓄積数量と前記閾値保持手段が保持する閾値とを比較
し、該比較結果を出力する比較手段と、前記第２の出力
キュー内のＡＴＭセルに対して前記第１の出力キュー内
のＡＴＭセルの送出を優先する出力フロー制御手段とを
有する出力バッファを前記出力リンク毎に具備し、前記
複数の入力部のそれぞれは、前記第１のクラスのＡＴＭ
セルを蓄積する第１の入力キューと、前記第２のクラス
のＡＴＭセルを該ＡＴＭセルの出力リンク先毎に蓄積す
る複数の第２の入力キューと、前記比較手段のそれぞれ
から通信路を介して入力される比較結果出力をもとに、
前記閾値を越えた前記第２の出力キューに対応する前記
第２の入力キュー内のＡＴＭセルの送出を制限するとと
もに、前記第２の入力キュー内のＡＴＭセルに対して前
記第１の入力キュー内のＡＴＭセルの送出を優先するフ
ロー制御手段とを具備したことを特徴とする。
【００２０】第３の発明は、回線または端末等の複数の
入力リンクをそれぞれ収容する複数の入力部と回線また
は端末等の複数の出力リンクをそれぞれ収容する複数の
出力部とを有する入出力インターフェース部と、該入出
力インターフェース部に接続されて入力リンクから入力
されたＡＴＭセルを該ＡＴＭセルが指示する出力リンク
先に交換するスイッチ部とを有し、少なくとも予め帯域
割当を行わないクラスのＡＴＭセルの交換処理を行うＡ
ＴＭ交換機において、前記スイッチ部は、前記クラスの
ＡＴＭセルを蓄積する出力キューと、前記出力キューに
蓄積されるＡＴＭセルの蓄積数量を計数する計数手段
と、所定の蓄積数量の閾値を保持する閾値保持手段と、
前記計数手段が計数した蓄積数量と前記閾値保持手段が
保持する閾値とを比較し、該比較結果を出力する比較手
段とを有する出力バッファを論理チャネル毎に具備し、
前記複数の入力部のそれぞれは、前記クラスのＡＴＭセ
ルを該ＡＴＭセルの論理チャネル毎に蓄積する複数の入
力キューと、前記比較手段のそれぞれから通信路を介し
て入力される比較結果出力をもとに、前記閾値を越えた
前記出力キューに対応する前記入力キュー内のＡＴＭセ
ルの送出を制限するフロー制御手段とを具備したことを
特徴とする。
入力リンクをそれぞれ収容する複数の入力部と回線また
は端末等の複数の出力リンクをそれぞれ収容する複数の
出力部とを有する入出力インターフェース部と、該入出
力インターフェース部に接続されて入力リンクから入力
されたＡＴＭセルを該ＡＴＭセルが指示する出力リンク
先に交換するスイッチ部とを有し、少なくとも予め帯域
割当を行わないクラスのＡＴＭセルの交換処理を行うＡ
ＴＭ交換機において、前記スイッチ部は、前記クラスの
ＡＴＭセルを蓄積する出力キューと、前記出力キューに
蓄積されるＡＴＭセルの蓄積数量を計数する計数手段
と、所定の蓄積数量の閾値を保持する閾値保持手段と、
前記計数手段が計数した蓄積数量と前記閾値保持手段が
保持する閾値とを比較し、該比較結果を出力する比較手
段とを有する出力バッファを論理チャネル毎に具備し、
前記複数の入力部のそれぞれは、前記クラスのＡＴＭセ
ルを該ＡＴＭセルの論理チャネル毎に蓄積する複数の入
力キューと、前記比較手段のそれぞれから通信路を介し
て入力される比較結果出力をもとに、前記閾値を越えた
前記出力キューに対応する前記入力キュー内のＡＴＭセ
ルの送出を制限するフロー制御手段とを具備したことを
特徴とする。
【００２１】第４の発明は、回線または端末等の複数の
入力リンクをそれぞれ収容する複数の入力部と回線また
は端末等の複数の出力リンクをそれぞれ収容する複数の
出力部とを有する入出力インターフェース部と、この入
出力インターフェース部に接続されて入力リンクから入
力されたＡＴＭセルを該ＡＴＭセルが指示する出力リン
ク先に交換するスイッチ部とを有し、少なくとも予め帯
域割当を行う第１のクラスのＡＴＭセル及び予め帯域割
当を行わない第２のクラスのＡＴＭセルの交換処理を行
うＡＴＭ交換機において、前記スイッチ部は、前記第１
のクラスのＡＴＭセルを蓄積する第１の出力キューと前
記第２のクラスのＡＴＭセルを蓄積する第２の出力キュ
ーと前記第２の出力キューに蓄積されるＡＴＭセルの蓄
積数量を計数する計数手段と所定の蓄積数量の閾値を保
持する閾値保持手段と前記計数手段が計数した蓄積数量
と前記閾値保持手段が保持する閾値とを比較し、該比較
結果を出力する比較手段とを論理チャネル毎に有する出
力バッファと、前記第２の出力キュー内のＡＴＭセルに
対して前記第１の出力キュー内のＡＴＭセルの送出を優
先する出力フロー制御手段とを前記出力リンク毎に具備
し、前記複数の入力部のそれぞれは、前記第１のクラス
のＡＴＭセルを蓄積する第１の入力キューと、前記第２
のクラスのＡＴＭセルを該ＡＴＭセルの論理チャネル毎
に蓄積する複数の第２の入力キューと、前記比較手段の
それぞれから通信路を介して入力される比較結果出力を
もとに、前記閾値を越えた前記第２の出力キューに対応
する前記第２の入力キュー内のＡＴＭセルの送出を制限
するとともに、前記第２の入力キュー内のＡＴＭセルに
対して前記第１の入力キュー内のＡＴＭセルの送出を優
先するフロー制御手段とを具備したことを特徴とする。
入力リンクをそれぞれ収容する複数の入力部と回線また
は端末等の複数の出力リンクをそれぞれ収容する複数の
出力部とを有する入出力インターフェース部と、この入
出力インターフェース部に接続されて入力リンクから入
力されたＡＴＭセルを該ＡＴＭセルが指示する出力リン
ク先に交換するスイッチ部とを有し、少なくとも予め帯
域割当を行う第１のクラスのＡＴＭセル及び予め帯域割
当を行わない第２のクラスのＡＴＭセルの交換処理を行
うＡＴＭ交換機において、前記スイッチ部は、前記第１
のクラスのＡＴＭセルを蓄積する第１の出力キューと前
記第２のクラスのＡＴＭセルを蓄積する第２の出力キュ
ーと前記第２の出力キューに蓄積されるＡＴＭセルの蓄
積数量を計数する計数手段と所定の蓄積数量の閾値を保
持する閾値保持手段と前記計数手段が計数した蓄積数量
と前記閾値保持手段が保持する閾値とを比較し、該比較
結果を出力する比較手段とを論理チャネル毎に有する出
力バッファと、前記第２の出力キュー内のＡＴＭセルに
対して前記第１の出力キュー内のＡＴＭセルの送出を優
先する出力フロー制御手段とを前記出力リンク毎に具備
し、前記複数の入力部のそれぞれは、前記第１のクラス
のＡＴＭセルを蓄積する第１の入力キューと、前記第２
のクラスのＡＴＭセルを該ＡＴＭセルの論理チャネル毎
に蓄積する複数の第２の入力キューと、前記比較手段の
それぞれから通信路を介して入力される比較結果出力を
もとに、前記閾値を越えた前記第２の出力キューに対応
する前記第２の入力キュー内のＡＴＭセルの送出を制限
するとともに、前記第２の入力キュー内のＡＴＭセルに
対して前記第１の入力キュー内のＡＴＭセルの送出を優
先するフロー制御手段とを具備したことを特徴とする。
【００２２】第５の発明は、第１から第４の発明におい
て、前記通信路上に前記比較手段からの比較結果出力を
フレーム化するフレーム化手段をさらに具備し、該フレ
ーム化手段は、該フレーム化された信号を前記フロー制
御手段に送出することを特徴とする。
て、前記通信路上に前記比較手段からの比較結果出力を
フレーム化するフレーム化手段をさらに具備し、該フレ
ーム化手段は、該フレーム化された信号を前記フロー制
御手段に送出することを特徴とする。
【００２３】第６の発明は、第５の発明において、前記
フレーム化手段は、１ＡＴＭセルの転送時間を１フレー
ム時間とするフレーム同期クロックと、１ＡＴＭセルの
転送時間を時分割する同期クロックとを生成し、該フレ
ーム同期クロックと該同期クロックとをもとに、前記各
比較手段からの比較結果出力を該時分割された各タイム
スロット内に順次配置したパラレル信号として前記フロ
ー制御手段に送出することを特徴とする。
フレーム化手段は、１ＡＴＭセルの転送時間を１フレー
ム時間とするフレーム同期クロックと、１ＡＴＭセルの
転送時間を時分割する同期クロックとを生成し、該フレ
ーム同期クロックと該同期クロックとをもとに、前記各
比較手段からの比較結果出力を該時分割された各タイム
スロット内に順次配置したパラレル信号として前記フロ
ー制御手段に送出することを特徴とする。
【００２４】第７の発明は、第１から第６の発明におい
て、前記入力キュー及び前記出力キューあるいは前記第
２の入力キュー及び前記第２の出力キューは、それぞれ
入力または出力されるＡＴＭセルの許容遅延時間に対応
させて複数持たせることを特徴とする。
て、前記入力キュー及び前記出力キューあるいは前記第
２の入力キュー及び前記第２の出力キューは、それぞれ
入力または出力されるＡＴＭセルの許容遅延時間に対応
させて複数持たせることを特徴とする。
【００２５】第８の発明は、第１から第７の発明におい
て、前記比較手段は、比較結果が前記閾値を越えた場合
にフラグを立てて出力することを特徴とする。
て、前記比較手段は、比較結果が前記閾値を越えた場合
にフラグを立てて出力することを特徴とする。
【００２６】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。
施の形態について説明する。
【００２７】図１は、本発明の第１のの実施の形態であ
るＡＴＭ交換機の概略構成を示す図である。図１におい
て、本ＡＴＭ交換機は、大きくは、入力インターフェー
ス部１、ＡＴＭスイッチ部２、出力インターフェース部
３、及び制御部４から構成される。
るＡＴＭ交換機の概略構成を示す図である。図１におい
て、本ＡＴＭ交換機は、大きくは、入力インターフェー
ス部１、ＡＴＭスイッチ部２、出力インターフェース部
３、及び制御部４から構成される。
【００２８】入力インターフェース部１は、端末または
回線等を収容する３２個の入力ポートＩＰ０〜ＩＰ３１
をそれぞれ接続する入力ロジック１−０〜１−３１を有
する。入力ロジック１−０〜１−３１は、各入力ポート
ＩＰ０〜ＩＰ３１に対応する入力リンクＬＡ０〜ＬＡ３
１に接続され、この入力リンクＬＡ０〜ＬＡ３１を介し
てＡＴＭスイッチ部２に接続されている。また、各入力
ロジック１−０〜１−３１には、ＡＴＭスイッチ部２と
後述するバックプレッシャーバスＢＢ１〜ＢＢ４を介し
て接続され、ＡＴＭスイッチ部２内におけるＡＢＲ呼の
輻輳状態が通知される。
回線等を収容する３２個の入力ポートＩＰ０〜ＩＰ３１
をそれぞれ接続する入力ロジック１−０〜１−３１を有
する。入力ロジック１−０〜１−３１は、各入力ポート
ＩＰ０〜ＩＰ３１に対応する入力リンクＬＡ０〜ＬＡ３
１に接続され、この入力リンクＬＡ０〜ＬＡ３１を介し
てＡＴＭスイッチ部２に接続されている。また、各入力
ロジック１−０〜１−３１には、ＡＴＭスイッチ部２と
後述するバックプレッシャーバスＢＢ１〜ＢＢ４を介し
て接続され、ＡＴＭスイッチ部２内におけるＡＢＲ呼の
輻輳状態が通知される。
【００２９】出力インターフェース部３は、端末または
回線等を収容する３２個の出力ポートＯＰ０〜ＯＰ３１
をそれぞれ接続する出力ロジック３−０〜３−３１を有
する。出力ロジック３−０〜３−３１は、各出力ポート
ＯＰ０〜ＯＰ３１に対応する出力リンクＬＢ０〜ＬＢ３
１に接続され、この出力リンクＬＢ０〜ＬＢ３１を介し
てＡＴＭスイッチ部２に接続されている。そして、各出
力ロジック３−０〜３−３１は、各出力リンクＬＢ０〜
ＬＢ３１から入力されたＡＴＭセルを各出力ポートＯＰ
０〜ＯＰ３１に出力する処理を行う。
回線等を収容する３２個の出力ポートＯＰ０〜ＯＰ３１
をそれぞれ接続する出力ロジック３−０〜３−３１を有
する。出力ロジック３−０〜３−３１は、各出力ポート
ＯＰ０〜ＯＰ３１に対応する出力リンクＬＢ０〜ＬＢ３
１に接続され、この出力リンクＬＢ０〜ＬＢ３１を介し
てＡＴＭスイッチ部２に接続されている。そして、各出
力ロジック３−０〜３−３１は、各出力リンクＬＢ０〜
ＬＢ３１から入力されたＡＴＭセルを各出力ポートＯＰ
０〜ＯＰ３１に出力する処理を行う。
【００３０】ＡＴＭスイッチ部２は、各入力リンクＬＡ
０〜ＬＡ３１から入力されたＡＴＭセルを各ＡＴＭセル
の出力リンク先に交換出力する処理を行う。
０〜ＬＡ３１から入力されたＡＴＭセルを各ＡＴＭセル
の出力リンク先に交換出力する処理を行う。
【００３１】制御部４は、上述した入力インターフェー
ス部１、ＡＴＭスイッチ部２、及び出力インターフェー
ス部３の処理を制御する。
ス部１、ＡＴＭスイッチ部２、及び出力インターフェー
ス部３の処理を制御する。
【００３２】次に、上述した入力インターフェース部１
の各入力ロジック１−０〜１−３１の詳細構成を図２を
参照して説明する。
の各入力ロジック１−０〜１−３１の詳細構成を図２を
参照して説明する。
【００３３】図２において、各入力ロジック１−０〜１
−３１は、全て同一の構成を有し、そのうちの入力ロジ
ック１−０の詳細構成を示したものであり、回線あるい
は端末を収容する入力ポートＩＰ０は回線終端部１１に
接続され、入力されたＡＴＭセルに対する物理層の処理
が行われてＡＴＭ交換機２に収容される。ここで、入力
されるＡＴＭセルには、予め帯域割当を行って通信品質
を保証するＣＢＲ／ＶＢＲクラスの呼と、予め帯域割当
を行わずに廃棄率のみを非常に小さくするＡＢＲクラス
の呼とが混在する。
−３１は、全て同一の構成を有し、そのうちの入力ロジ
ック１−０の詳細構成を示したものであり、回線あるい
は端末を収容する入力ポートＩＰ０は回線終端部１１に
接続され、入力されたＡＴＭセルに対する物理層の処理
が行われてＡＴＭ交換機２に収容される。ここで、入力
されるＡＴＭセルには、予め帯域割当を行って通信品質
を保証するＣＢＲ／ＶＢＲクラスの呼と、予め帯域割当
を行わずに廃棄率のみを非常に小さくするＡＢＲクラス
の呼とが混在する。
【００３４】ヘッダ変換部１２は、回線終端部１１から
出力されたＡＴＭセルにおけるＶＰＩ（論理経路識別
子）／ＶＣＩ（論理チャネル識別子）の値を図示しない
書換テーブルを参照して、書き換える等のヘッダ変換処
理と、ＡＴＭセルに対するオーバヘッドを付加する処理
を行う。このオーバヘッドには、ＡＴＭ交換機２内でＡ
ＴＭセルがそのようにルーティングされるか、またＡＴ
Ｍセルのサービスクラス（ＣＢＲ／ＶＢＲクラスあるい
はＡＢＲクラス等）はどのようなクラスであるかを示す
情報等が付加される。なお、ＶＰＩは、ＶＣＩをグルー
ピングした識別子である。
出力されたＡＴＭセルにおけるＶＰＩ（論理経路識別
子）／ＶＣＩ（論理チャネル識別子）の値を図示しない
書換テーブルを参照して、書き換える等のヘッダ変換処
理と、ＡＴＭセルに対するオーバヘッドを付加する処理
を行う。このオーバヘッドには、ＡＴＭ交換機２内でＡ
ＴＭセルがそのようにルーティングされるか、またＡＴ
Ｍセルのサービスクラス（ＣＢＲ／ＶＢＲクラスあるい
はＡＢＲクラス等）はどのようなクラスであるかを示す
情報等が付加される。なお、ＶＰＩは、ＶＣＩをグルー
ピングした識別子である。
【００３５】アドレスフィルタ１３には、ヘッダ変換部
１２から、オーバヘッドが付加されたＡＴＭセルが入力
され、このオーバヘッドの情報から出力リンク先を読み
取り、対応する入力キューＱＡ，ＱＢ０〜ＱＢ３１に出
力される。
１２から、オーバヘッドが付加されたＡＴＭセルが入力
され、このオーバヘッドの情報から出力リンク先を読み
取り、対応する入力キューＱＡ，ＱＢ０〜ＱＢ３１に出
力される。
【００３６】すなわち、入力ロジック１−０内は、ＣＢ
Ｒ／ＶＢＲクラスのみをキューイングする入力キューＱ
Ａと、ＡＢＲクラスキューのみを各出力リンク先毎にキ
ューイングする各出力リンク先に対応する３２個の入力
キューＱＢ０〜ＱＢ３１とを有し、アドレスフィルタ１
３は、入力されたＡＴＭセルのオーバヘッドの情報のう
ちのサービスクラスを読み取り、このサービスクラスが
ＣＢＲ／ＶＢＲクラスであれば、入力キューＱＡに出力
し、ＡＢＲクラスのキューであれば、さらに出力リンク
先（リンク番号ＬＩＮＫ＃０〜ＬＩＮＫ＃３１）を読み
取り、この読み取った出力リンク先に対応する入力キュ
ーＱＢ０〜ＱＢ３１のいづれかに出力する。
Ｒ／ＶＢＲクラスのみをキューイングする入力キューＱ
Ａと、ＡＢＲクラスキューのみを各出力リンク先毎にキ
ューイングする各出力リンク先に対応する３２個の入力
キューＱＢ０〜ＱＢ３１とを有し、アドレスフィルタ１
３は、入力されたＡＴＭセルのオーバヘッドの情報のう
ちのサービスクラスを読み取り、このサービスクラスが
ＣＢＲ／ＶＢＲクラスであれば、入力キューＱＡに出力
し、ＡＢＲクラスのキューであれば、さらに出力リンク
先（リンク番号ＬＩＮＫ＃０〜ＬＩＮＫ＃３１）を読み
取り、この読み取った出力リンク先に対応する入力キュ
ーＱＢ０〜ＱＢ３１のいづれかに出力する。
【００３７】スケジューラ１４は、入力キューＱＡに蓄
積されたＡＴＭセルの送出を優先して行い、入力キュー
ＱＡにＡＴＭセルが蓄積されていない場合に、入力キュ
ーＱＢ０〜ＱＢ３１に蓄積されているＡＴＭセルの送出
を行う。入力キューＱＢ０〜ＱＢ３１に蓄積されたＡＴ
Ｍセルの送出制御は、ラウンドロビンと呼ばれる制御に
より、各入力キューＱＢ０〜ＱＢ３１を順次１つずつず
らしてスキャンし、このスキャン順序によって各入力キ
ューＱＢ０〜ＱＢ３１に蓄積されたＡＴＭセルを入力リ
ンクＬＡ０を介してＡＴＭスイッチ部２に送出する。こ
れにより、入力キューＱＢ０〜ＱＢ３１内に蓄積された
ＡＴＭセルは、公平の機会が与えられて均等に送出され
る。但し、スケジューラ１４は、ＡＴＭスイッチ部２か
らバックプレッシャーバスＢＢ１を介して入力されるバ
ックプレッシャー信号に、送出を制限するフラグが立っ
ている場合、このフラグが立っている出力リンク先の入
力キューＱＢ０〜ＱＢ３１からのＡＴＭセルの送出を制
限する。すなわち、フラグが入力されている限り、対応
する入力キューＱＢ０〜ＱＢ３１からのＡＴＭセルの送
出を禁止する制御を行う。
積されたＡＴＭセルの送出を優先して行い、入力キュー
ＱＡにＡＴＭセルが蓄積されていない場合に、入力キュ
ーＱＢ０〜ＱＢ３１に蓄積されているＡＴＭセルの送出
を行う。入力キューＱＢ０〜ＱＢ３１に蓄積されたＡＴ
Ｍセルの送出制御は、ラウンドロビンと呼ばれる制御に
より、各入力キューＱＢ０〜ＱＢ３１を順次１つずつず
らしてスキャンし、このスキャン順序によって各入力キ
ューＱＢ０〜ＱＢ３１に蓄積されたＡＴＭセルを入力リ
ンクＬＡ０を介してＡＴＭスイッチ部２に送出する。こ
れにより、入力キューＱＢ０〜ＱＢ３１内に蓄積された
ＡＴＭセルは、公平の機会が与えられて均等に送出され
る。但し、スケジューラ１４は、ＡＴＭスイッチ部２か
らバックプレッシャーバスＢＢ１を介して入力されるバ
ックプレッシャー信号に、送出を制限するフラグが立っ
ている場合、このフラグが立っている出力リンク先の入
力キューＱＢ０〜ＱＢ３１からのＡＴＭセルの送出を制
限する。すなわち、フラグが入力されている限り、対応
する入力キューＱＢ０〜ＱＢ３１からのＡＴＭセルの送
出を禁止する制御を行う。
【００３８】次に、図３を参照してＡＴＭスイッチ部２
の詳細構成について説明する。図３において、ＡＴＭス
イッチ部２は、１６個のスイッチエレメントＳＥ１１〜
ＳＥ１４，ＳＥ２１〜ＳＥ２４，ＳＥ３１〜ＳＥ３４，
ＳＥ４１〜ＳＥ４４を有する。各スイッチエレメント
は、８×８単位の交換処理を行うので、ＡＴＭスイッチ
部２全体としては、３２×３２の交換処理を実現してい
る。すなわち、入力リンクＬＡ０〜ＬＡ７から入力され
たＡＴＭセルは、スイッチエレメントＳＥ１１〜ＳＥ１
４による交換処理によって、それぞれ出力リンクＬＢ０
〜ＬＢ７，ＬＢ８〜ＬＢ１５，ＬＢ１６〜ＬＢ２３，Ｌ
Ｂ２４〜ＬＢ３１先に交換出力される。同様に、入力リ
ンクＬＡ８〜ＬＡ１５から入力されたＡＴＭセルは、ス
イッチエレメントＳＥ２１〜ＳＥ２４による交換処理に
よって、それぞれ出力リンクＬＢ０〜ＬＢ３１先に交換
出力される。さらに、入力リンクＬＡ１６〜ＬＡ１５か
ら入力されたＡＴＭセルは、スイッチエレメントＳＥ３
１〜ＳＥ３４による交換処理によって、それぞれ出力リ
ンクＬＢ０〜ＬＢ３１先に交換出力され、入力リンクＬ
Ａ２４〜ＬＡ３１から入力されたＡＴＭセルは、スイッ
チエレメントＳＥ４１〜ＳＥ４４による交換処理によっ
て、それぞれ出力リンクＬＢ０〜ＬＢ３１先に交換出力
される。
の詳細構成について説明する。図３において、ＡＴＭス
イッチ部２は、１６個のスイッチエレメントＳＥ１１〜
ＳＥ１４，ＳＥ２１〜ＳＥ２４，ＳＥ３１〜ＳＥ３４，
ＳＥ４１〜ＳＥ４４を有する。各スイッチエレメント
は、８×８単位の交換処理を行うので、ＡＴＭスイッチ
部２全体としては、３２×３２の交換処理を実現してい
る。すなわち、入力リンクＬＡ０〜ＬＡ７から入力され
たＡＴＭセルは、スイッチエレメントＳＥ１１〜ＳＥ１
４による交換処理によって、それぞれ出力リンクＬＢ０
〜ＬＢ７，ＬＢ８〜ＬＢ１５，ＬＢ１６〜ＬＢ２３，Ｌ
Ｂ２４〜ＬＢ３１先に交換出力される。同様に、入力リ
ンクＬＡ８〜ＬＡ１５から入力されたＡＴＭセルは、ス
イッチエレメントＳＥ２１〜ＳＥ２４による交換処理に
よって、それぞれ出力リンクＬＢ０〜ＬＢ３１先に交換
出力される。さらに、入力リンクＬＡ１６〜ＬＡ１５か
ら入力されたＡＴＭセルは、スイッチエレメントＳＥ３
１〜ＳＥ３４による交換処理によって、それぞれ出力リ
ンクＬＢ０〜ＬＢ３１先に交換出力され、入力リンクＬ
Ａ２４〜ＬＡ３１から入力されたＡＴＭセルは、スイッ
チエレメントＳＥ４１〜ＳＥ４４による交換処理によっ
て、それぞれ出力リンクＬＢ０〜ＬＢ３１先に交換出力
される。
【００３９】また、ＡＴＭスイッチ部２は、フレーム化
部ＦＲ１〜ＦＲ４を有し、各スイッチエレメントからの
バックプレッシャー信号をフレーム化して入力インター
フェース部１に出力する。このフレーム化部ＦＲ１〜Ｆ
Ｒ４の詳細構成については後述するが、例えばフレーム
化部ＦＲ１は、スイッチエレメントＳＥ１１〜ＳＥ１４
のそれぞれから入力された８ビットパラレルのバックプ
レッシャー信号ＢＳ１〜ＢＳ４をフレーム化し、多重化
された６ビットパラレルのバックプレッシャー信号をバ
ックプレッシャーバスＢＢ１を介して、入力リンクＬＡ
０〜ＬＡ７に対応した各入力ロジック１−０〜１−７の
スケジューラ１４に出力する。同様に、フレーム化部Ｆ
Ｒ２は、スイッチエレメントＳＥ２１〜ＳＥ２４のそれ
ぞれから入力された８ビットパラレルのバックプレッシ
ャー信号をフレーム化し、多重化された６ビットパラレ
ルのバックプレッシャー信号をバックプレッシャーバス
ＢＢ２を介して、入力リンクＬＡ８〜ＬＡ１５に対応し
た各入力ロジック１−８〜１−１５のスケジューラに出
力する。さらに、フレーム化部ＦＲ３，ＦＲ４は、スイ
ッチエレメントＳＥ３１〜ＳＥ３４，ＳＥ４１〜ＳＥ４
４のそれぞれから入力された８ビットパラレルのバック
プレッシャー信号をフレーム化し、多重化された６ビッ
トパラレルのバックプレッシャー信号をバックプレッシ
ャーバスＢＢ３，ＢＢ４をそれぞれ介して、入力リンク
ＬＡ１６〜ＬＡ２３，ＬＡ２４〜ＬＡ３１にそれぞれ対
応した各入力ロジック１−１６〜１−２３，１−２４〜
１−３１のスケジューラに出力する。
部ＦＲ１〜ＦＲ４を有し、各スイッチエレメントからの
バックプレッシャー信号をフレーム化して入力インター
フェース部１に出力する。このフレーム化部ＦＲ１〜Ｆ
Ｒ４の詳細構成については後述するが、例えばフレーム
化部ＦＲ１は、スイッチエレメントＳＥ１１〜ＳＥ１４
のそれぞれから入力された８ビットパラレルのバックプ
レッシャー信号ＢＳ１〜ＢＳ４をフレーム化し、多重化
された６ビットパラレルのバックプレッシャー信号をバ
ックプレッシャーバスＢＢ１を介して、入力リンクＬＡ
０〜ＬＡ７に対応した各入力ロジック１−０〜１−７の
スケジューラ１４に出力する。同様に、フレーム化部Ｆ
Ｒ２は、スイッチエレメントＳＥ２１〜ＳＥ２４のそれ
ぞれから入力された８ビットパラレルのバックプレッシ
ャー信号をフレーム化し、多重化された６ビットパラレ
ルのバックプレッシャー信号をバックプレッシャーバス
ＢＢ２を介して、入力リンクＬＡ８〜ＬＡ１５に対応し
た各入力ロジック１−８〜１−１５のスケジューラに出
力する。さらに、フレーム化部ＦＲ３，ＦＲ４は、スイ
ッチエレメントＳＥ３１〜ＳＥ３４，ＳＥ４１〜ＳＥ４
４のそれぞれから入力された８ビットパラレルのバック
プレッシャー信号をフレーム化し、多重化された６ビッ
トパラレルのバックプレッシャー信号をバックプレッシ
ャーバスＢＢ３，ＢＢ４をそれぞれ介して、入力リンク
ＬＡ１６〜ＬＡ２３，ＬＡ２４〜ＬＡ３１にそれぞれ対
応した各入力ロジック１−１６〜１−２３，１−２４〜
１−３１のスケジューラに出力する。
【００４０】ここで、さらに各スイッチエレメントの詳
細構成について図４を参照して説明する。各スイッチエ
レメントＳＥ１１〜ＳＥ１４，ＳＥ２１〜ＳＥ２４，Ｓ
Ｅ３１〜ＳＥ３４，ＳＥ４１〜ＳＥ４４は、全て同一の
構成であるので、図４に示すスイッチエレメントＳＥ１
１をもとに、スイッチエレメントの構成を説明する。
細構成について図４を参照して説明する。各スイッチエ
レメントＳＥ１１〜ＳＥ１４，ＳＥ２１〜ＳＥ２４，Ｓ
Ｅ３１〜ＳＥ３４，ＳＥ４１〜ＳＥ４４は、全て同一の
構成であるので、図４に示すスイッチエレメントＳＥ１
１をもとに、スイッチエレメントの構成を説明する。
【００４１】図４において、アドレスフィルタ２１に
は、各入力ロジック１−０〜１−７から出力され、各入
力リンクＬＡ０〜ＬＡ７を介して入力されるＡＴＭセル
のオーバヘッドの情報をもとに、出力リンク先に対応し
た出力バッファＢＦ０〜ＢＦ７の対応するサービスクラ
スの出力キューＱＡＡ，ＱＢＢに出力する。
は、各入力ロジック１−０〜１−７から出力され、各入
力リンクＬＡ０〜ＬＡ７を介して入力されるＡＴＭセル
のオーバヘッドの情報をもとに、出力リンク先に対応し
た出力バッファＢＦ０〜ＢＦ７の対応するサービスクラ
スの出力キューＱＡＡ，ＱＢＢに出力する。
【００４２】ここで、出力バッファＢＦ０〜ＢＦ７のそ
れぞれは、ＣＢＲ／ＶＢＲクラスのＡＴＭセルを蓄積す
る出力キューＱＡＡと、ＡＢＲクラスのＡＴＭセルを蓄
積する出力キューＱＢＢとの２つの出力キューを有す
る。従って、入力リンクＬＡ０〜ＬＡ７から入力された
ＡＴＭセルは、アドレスフィルタ２１によって実質的に
交換処理され、対応する出力リンク先の出力バッファＢ
Ｆ０〜ＢＦ７に出力されるが、この際、交換すべきＡＴ
ＭセルがＣＢＲ／ＶＢＲクラスであれば、出力キューＱ
ＡＡに出力され、ＡＢＲクラスであれば、出力キューＱ
ＢＢに出力される。
れぞれは、ＣＢＲ／ＶＢＲクラスのＡＴＭセルを蓄積す
る出力キューＱＡＡと、ＡＢＲクラスのＡＴＭセルを蓄
積する出力キューＱＢＢとの２つの出力キューを有す
る。従って、入力リンクＬＡ０〜ＬＡ７から入力された
ＡＴＭセルは、アドレスフィルタ２１によって実質的に
交換処理され、対応する出力リンク先の出力バッファＢ
Ｆ０〜ＢＦ７に出力されるが、この際、交換すべきＡＴ
ＭセルがＣＢＲ／ＶＢＲクラスであれば、出力キューＱ
ＡＡに出力され、ＡＢＲクラスであれば、出力キューＱ
ＢＢに出力される。
【００４３】各出力バッファＢＦ０〜ＢＦ７には、スケ
ジューラ２２を有し、スケジューラ２２は、出力キュー
ＱＡＡに蓄積されたＡＴＭセルを優先して各出力リンク
ＬＢ０〜ＬＢ７に送出する。また、スケジューラ２２
は、出力キューＱＡＡにＡＴＭセルが蓄積されていない
時に限り、出力キューＱＢＢに蓄積されているＡＴＭセ
ルを各出力リンクＬＢ０〜ＬＢ７に送出する。
ジューラ２２を有し、スケジューラ２２は、出力キュー
ＱＡＡに蓄積されたＡＴＭセルを優先して各出力リンク
ＬＢ０〜ＬＢ７に送出する。また、スケジューラ２２
は、出力キューＱＡＡにＡＴＭセルが蓄積されていない
時に限り、出力キューＱＢＢに蓄積されているＡＴＭセ
ルを各出力リンクＬＢ０〜ＬＢ７に送出する。
【００４４】また、各出力バッファＢＦ０〜ＢＦ７は、
キュー長計数部２３、閾値保持部２４、及び比較器２５
を有し、キュー長計数部２３は、出力キューＱＢＢに蓄
積されているキューの蓄積量を示すキュー長を計数す
る。比較器２５は、キュー長計数部２３が計数したキュ
ー長の値と、閾値保持部２４が予め保持するキューの蓄
積量の閾値とを比較し、キュー長計数部２３が計数した
蓄積量が閾値を越えた場合に、フラグを立て、閾値を越
えない場合にはフラグを立てないバックプレッシャー信
号ＢＰ０〜ＢＰ７としてフレーム化部ＦＲ１に出力す
る。これらのバックプレッシャー信号ＢＰ０〜ＢＰ７
は、８ビットパラレルのバックプレッシャー信号ＢＳ１
として出力される。そして、フレーム化部ＦＲ１を介し
て各入力ロジック１−０〜１−７に、これらのバックプ
レッシャー信号は入力され、フラグが立てられている入
力キューＱＢ０〜ＱＢ３１、この場合入力キューＱＢ０
〜ＱＢ７におけるＡＴＭセルの送出が制限される。しか
も、後述するように各フレーム化部ＦＲ１〜ＦＲ４は、
比較器２５による比較結果としてのバックプレッシャー
信号を１つのＡＴＭセルの送出時間内に各入力ロジック
に通知するようにしている。この結果、ＡＴＭスイッチ
部２内の各スイッチエレメントの輻輳状態は、１ＡＴＭ
セル送出時間内という短時間内に速やかに通知され、入
力キューからのＡＴＭセルの送出が制限されるため、輻
輳状態の継続による各スイッチエレメントの交換処理が
オーバフローすることがない。
キュー長計数部２３、閾値保持部２４、及び比較器２５
を有し、キュー長計数部２３は、出力キューＱＢＢに蓄
積されているキューの蓄積量を示すキュー長を計数す
る。比較器２５は、キュー長計数部２３が計数したキュ
ー長の値と、閾値保持部２４が予め保持するキューの蓄
積量の閾値とを比較し、キュー長計数部２３が計数した
蓄積量が閾値を越えた場合に、フラグを立て、閾値を越
えない場合にはフラグを立てないバックプレッシャー信
号ＢＰ０〜ＢＰ７としてフレーム化部ＦＲ１に出力す
る。これらのバックプレッシャー信号ＢＰ０〜ＢＰ７
は、８ビットパラレルのバックプレッシャー信号ＢＳ１
として出力される。そして、フレーム化部ＦＲ１を介し
て各入力ロジック１−０〜１−７に、これらのバックプ
レッシャー信号は入力され、フラグが立てられている入
力キューＱＢ０〜ＱＢ３１、この場合入力キューＱＢ０
〜ＱＢ７におけるＡＴＭセルの送出が制限される。しか
も、後述するように各フレーム化部ＦＲ１〜ＦＲ４は、
比較器２５による比較結果としてのバックプレッシャー
信号を１つのＡＴＭセルの送出時間内に各入力ロジック
に通知するようにしている。この結果、ＡＴＭスイッチ
部２内の各スイッチエレメントの輻輳状態は、１ＡＴＭ
セル送出時間内という短時間内に速やかに通知され、入
力キューからのＡＴＭセルの送出が制限されるため、輻
輳状態の継続による各スイッチエレメントの交換処理が
オーバフローすることがない。
【００４５】次に、図５を参照してフレーム化部ＦＲ１
〜ＦＲ４のフレーム化処理について説明する。なお、各
フレーム化部ＦＲ１〜ＦＲ４は、全て同一の構成である
ため、フレーム化部ＦＲ１を例にとって各フレーム化部
ＦＲ１〜ＦＲ４のフレーム化処理を説明する。
〜ＦＲ４のフレーム化処理について説明する。なお、各
フレーム化部ＦＲ１〜ＦＲ４は、全て同一の構成である
ため、フレーム化部ＦＲ１を例にとって各フレーム化部
ＦＲ１〜ＦＲ４のフレーム化処理を説明する。
【００４６】図５において、フレーム化部ＦＲ１には、
スイッチエレメントＳＥ１１〜ＳＥ１４からそれぞれ８
ビットのバックプレッシャー信号ＢＳ１〜ＢＳ４が入力
されるとともに、制御部４からＡＴＭ交換機全体が用い
るクロックが入力される。フレーム化部ＦＲ１は、入力
されるクロックをもとに生成したバックプレッシャーク
ロックＢＰＣＬＫによって、８ビットパラレルのバック
プレッシャー信号ＢＳ１〜ＢＳ４をそれぞれシリアル信
号に変換する。フレーム化部ＦＲ１から出力される信号
は、シリアル信号に変換された４ビットパラレルのバッ
クプレッシャー信号と、バックプレッシャークロックＢ
ＰＣＬＫと、フレームを示すバックプレッシャーフレー
ムクロックＢＰＦＣＫとであり、これらは、６ビットの
バックプレッシャーバスＢＢ１から出力される。ここ
で、バックプレッシャーフレームクロックＢＰＦＣＫの
周期は、各スイッチエレメントＳＥ１１〜ＳＥ１４から
出力されたバックプレッシャー信号ＢＳ１〜ＢＳ４を全
てシリアル信号に変換する周期であることから８つのバ
ックプレッシャークロック分の周期と同じになる。
スイッチエレメントＳＥ１１〜ＳＥ１４からそれぞれ８
ビットのバックプレッシャー信号ＢＳ１〜ＢＳ４が入力
されるとともに、制御部４からＡＴＭ交換機全体が用い
るクロックが入力される。フレーム化部ＦＲ１は、入力
されるクロックをもとに生成したバックプレッシャーク
ロックＢＰＣＬＫによって、８ビットパラレルのバック
プレッシャー信号ＢＳ１〜ＢＳ４をそれぞれシリアル信
号に変換する。フレーム化部ＦＲ１から出力される信号
は、シリアル信号に変換された４ビットパラレルのバッ
クプレッシャー信号と、バックプレッシャークロックＢ
ＰＣＬＫと、フレームを示すバックプレッシャーフレー
ムクロックＢＰＦＣＫとであり、これらは、６ビットの
バックプレッシャーバスＢＢ１から出力される。ここ
で、バックプレッシャーフレームクロックＢＰＦＣＫの
周期は、各スイッチエレメントＳＥ１１〜ＳＥ１４から
出力されたバックプレッシャー信号ＢＳ１〜ＢＳ４を全
てシリアル信号に変換する周期であることから８つのバ
ックプレッシャークロック分の周期と同じになる。
【００４７】ここで、図６のタイムチャートを参照して
バックプレッシャーバスＢＢ１に出力される信号の関係
について説明する。
バックプレッシャーバスＢＢ１に出力される信号の関係
について説明する。
【００４８】図６において、１フレームの周期は、バッ
クプレッシャーフレームクロックＢＰＦＣＫの立上りか
ら次の立上りまでの期間Ｔであり、この期間Ｔは、ＡＴ
Ｍセルの１セル送出時間と同じ、またはこれ以下に設定
されている。バックプレッシャークロックＢＰＣＬＫ
は、バックプレッシャーフレームクロックＢＰＦＣＫの
１／８の周期をもち、フレーム化部ＦＲ１は、このバッ
クプレッシャークロックＢＰＣＬＫに同期して、各スイ
ッチエレメントＳＥ１１〜ＳＥ１４から出力されたバッ
クプレッシャー信号ＢＳ１〜ＢＳ４のそれぞれの８ビッ
トパラレル信号を、それぞれシリアル信号に変換する。
この結果、バックプレッシャー信号ＢＳ１が示すバック
プレッシャーデータＬＩＮＫ＃０〜ＬＩＮＫ＃３１は、
４ビットパラレルのデータとなる。各バックプレッシャ
ーデータＬＩＮＫ＃０〜ＬＩＮＫ＃３１は、フラグの有
無を示すデータでり、フラグがオンの場合は、出力キュ
ーＱＢＢに蓄積されたＡＢＲクラスのＡＴＭセルが所定
の閾値を越えたことを示し、フラグがオフの場合は、所
定の閾値を越えていないことを示す。
クプレッシャーフレームクロックＢＰＦＣＫの立上りか
ら次の立上りまでの期間Ｔであり、この期間Ｔは、ＡＴ
Ｍセルの１セル送出時間と同じ、またはこれ以下に設定
されている。バックプレッシャークロックＢＰＣＬＫ
は、バックプレッシャーフレームクロックＢＰＦＣＫの
１／８の周期をもち、フレーム化部ＦＲ１は、このバッ
クプレッシャークロックＢＰＣＬＫに同期して、各スイ
ッチエレメントＳＥ１１〜ＳＥ１４から出力されたバッ
クプレッシャー信号ＢＳ１〜ＢＳ４のそれぞれの８ビッ
トパラレル信号を、それぞれシリアル信号に変換する。
この結果、バックプレッシャー信号ＢＳ１が示すバック
プレッシャーデータＬＩＮＫ＃０〜ＬＩＮＫ＃３１は、
４ビットパラレルのデータとなる。各バックプレッシャ
ーデータＬＩＮＫ＃０〜ＬＩＮＫ＃３１は、フラグの有
無を示すデータでり、フラグがオンの場合は、出力キュ
ーＱＢＢに蓄積されたＡＢＲクラスのＡＴＭセルが所定
の閾値を越えたことを示し、フラグがオフの場合は、所
定の閾値を越えていないことを示す。
【００４９】このようなフレーム化を行うことにより、
スイッチエレメントＳＥ１１〜ＳＥ１４から送出される
３２ビットパラレルのデータは、１ＡＴＭセル送出時間
内に入力ロジック１−０〜１−７に送出され、入力イン
ターフェース部１に入力されるＡＢＲクラスのＡＴＭセ
ルの送出が制御される。同様に、スイッチエレメントＳ
Ｅ２１〜ＳＥ２４，ＳＥ３１〜ＳＥ３４，ＳＥ４１〜Ｓ
Ｅ４４から送出される各３２ビットパラレルのデータ
も、１ＡＴＭセル送出時間内にそれぞれ入力ロジック１
−８〜１−１５，１−１６〜１−２３，１−２４〜１−
３１に送出され、入力インターフェース部１に入力され
るＡＢＲクラスのＡＴＭセルの送出が制御される。従っ
て、ＡＴＭスイッチ部２におけるＡＢＲクラスのＡＴＭ
セルの輻輳状態が１セル時間内に入力インターフェース
部１に通知されて、送出制御されるため、非常に迅速な
フロー制御が達成されることになる。
スイッチエレメントＳＥ１１〜ＳＥ１４から送出される
３２ビットパラレルのデータは、１ＡＴＭセル送出時間
内に入力ロジック１−０〜１−７に送出され、入力イン
ターフェース部１に入力されるＡＢＲクラスのＡＴＭセ
ルの送出が制御される。同様に、スイッチエレメントＳ
Ｅ２１〜ＳＥ２４，ＳＥ３１〜ＳＥ３４，ＳＥ４１〜Ｓ
Ｅ４４から送出される各３２ビットパラレルのデータ
も、１ＡＴＭセル送出時間内にそれぞれ入力ロジック１
−８〜１−１５，１−１６〜１−２３，１−２４〜１−
３１に送出され、入力インターフェース部１に入力され
るＡＢＲクラスのＡＴＭセルの送出が制御される。従っ
て、ＡＴＭスイッチ部２におけるＡＢＲクラスのＡＴＭ
セルの輻輳状態が１セル時間内に入力インターフェース
部１に通知されて、送出制御されるため、非常に迅速な
フロー制御が達成されることになる。
【００５０】しかも、各フレーム化部ＦＲ１〜ＦＲ４
が、フレーム化を行うため、ＡＴＭ交換機内に示すバス
の占有率が減少するため、該ＡＴＭ交換機の小型・軽量
化をも達成することができる。もちろん、バックプレッ
シャークロックＢＰＣＬＫの周期を短く、すなわち速く
すれば、多重度を増すことができ、バス信号線数をさら
に減少することができることから、ＡＴＭ交換機におけ
るバス占有率を減少することができる。あるいは、フレ
ーム化部の数の減少を図ることもできる。
が、フレーム化を行うため、ＡＴＭ交換機内に示すバス
の占有率が減少するため、該ＡＴＭ交換機の小型・軽量
化をも達成することができる。もちろん、バックプレッ
シャークロックＢＰＣＬＫの周期を短く、すなわち速く
すれば、多重度を増すことができ、バス信号線数をさら
に減少することができることから、ＡＴＭ交換機におけ
るバス占有率を減少することができる。あるいは、フレ
ーム化部の数の減少を図ることもできる。
【００５１】ここで、第１の実施の形態では、ＡＴＭス
イッチ部２内にフレーム化部ＦＲ１〜ＦＲ４を含む構成
であったが、ＡＴＭ交換機内におけるバス占有率が高く
てもよい場合、あるいはＡＴＭ交換機そのものの交換容
量が小さい場合には、フレーム化部を設けなくてもよ
い。
イッチ部２内にフレーム化部ＦＲ１〜ＦＲ４を含む構成
であったが、ＡＴＭ交換機内におけるバス占有率が高く
てもよい場合、あるいはＡＴＭ交換機そのものの交換容
量が小さい場合には、フレーム化部を設けなくてもよ
い。
【００５２】従って、このような場合には、図７に示す
ＡＴＭスイッチ部の変形例のように、フレーム化部ＦＲ
１〜ＦＲ４を設けずに、各スイッチエレメントからのバ
ックプレッシャー信号を直接、入力ロジックに入力させ
る構成をとる。例えば、スイッチエレメントＳＥ１１〜
ＳＥ１４からの各バックプレッシャー信号ＢＳ１〜ＢＳ
４のそれぞれをそれぞれ入力ロジック１−０〜１ー７に
直接、入力する。
ＡＴＭスイッチ部の変形例のように、フレーム化部ＦＲ
１〜ＦＲ４を設けずに、各スイッチエレメントからのバ
ックプレッシャー信号を直接、入力ロジックに入力させ
る構成をとる。例えば、スイッチエレメントＳＥ１１〜
ＳＥ１４からの各バックプレッシャー信号ＢＳ１〜ＢＳ
４のそれぞれをそれぞれ入力ロジック１−０〜１ー７に
直接、入力する。
【００５３】次に、第２の実施の形態について説明す
る。
る。
【００５４】第１の実施の形態の入力ロジック１−０〜
１−３１及びＡＴＭスイッチ部２内の各スイッチエレメ
ントＳＥ１１〜ＳＥ１４，ＳＥ２１〜ＳＥ２４，ＳＥ３
１〜ＳＥ３４，ＳＥ４１〜ＳＥ４４では、ＡＢＲクラス
のＡＴＭセルに対して、物理的回線である出力リンクに
対応させた入力キューＱＢ０〜ＱＢ３１及び複数の出力
キューＱＢＢを持たせる構成としたが、第２の実施の形
態では、ＡＢＲクラスのＡＴＭセルに対して論理通信路
に対応させた入力キュー及び出力キューを持たせる構成
としている。このような構成により、第２の実施の形態
では、論理通信路毎に、ＡＢＲクラスのＡＴＭセルの輻
輳状態を入力インターフェース部にフィードバックし、
輻輳しているＡＢＲクラスのＡＴＭセルの送出を制御す
るようにしている。
１−３１及びＡＴＭスイッチ部２内の各スイッチエレメ
ントＳＥ１１〜ＳＥ１４，ＳＥ２１〜ＳＥ２４，ＳＥ３
１〜ＳＥ３４，ＳＥ４１〜ＳＥ４４では、ＡＢＲクラス
のＡＴＭセルに対して、物理的回線である出力リンクに
対応させた入力キューＱＢ０〜ＱＢ３１及び複数の出力
キューＱＢＢを持たせる構成としたが、第２の実施の形
態では、ＡＢＲクラスのＡＴＭセルに対して論理通信路
に対応させた入力キュー及び出力キューを持たせる構成
としている。このような構成により、第２の実施の形態
では、論理通信路毎に、ＡＢＲクラスのＡＴＭセルの輻
輳状態を入力インターフェース部にフィードバックし、
輻輳しているＡＢＲクラスのＡＴＭセルの送出を制御す
るようにしている。
【００５５】これは、コンピュータ端末等では、同時に
複数の相手と通信を行うことがあり、このため、ＡＴＭ
通信網では、パケット交換網と同様に、物理的回線より
も、論理多重化された論理通信路だけを意識して通信を
行うからである。
複数の相手と通信を行うことがあり、このため、ＡＴＭ
通信網では、パケット交換網と同様に、物理的回線より
も、論理多重化された論理通信路だけを意識して通信を
行うからである。
【００５６】なお、第２の実施の形態では、各出力リン
クが、最大８多重、すなわち８つの論理通信路（論理チ
ャネル）を設けることができるものとする。
クが、最大８多重、すなわち８つの論理通信路（論理チ
ャネル）を設けることができるものとする。
【００５７】図８は、本発明の第２の実施の形態である
ＡＴＭ交換機の構成を示す図である。図８において、こ
のＡＴＭ交換機は、入力ロジック３１−０〜３１−３
１、ＡＴＭスイッチ部３２、バックプレッシャーバスＢ
Ｂ３１〜ＢＢ３４の構成が、図１に示すＡＴＭ交換機の
入力ロジック１−０〜１−３１、ＡＴＭスイッチ部２、
バックプレッシャーバスＢＢ１〜ＢＢ４と異なる。
ＡＴＭ交換機の構成を示す図である。図８において、こ
のＡＴＭ交換機は、入力ロジック３１−０〜３１−３
１、ＡＴＭスイッチ部３２、バックプレッシャーバスＢ
Ｂ３１〜ＢＢ３４の構成が、図１に示すＡＴＭ交換機の
入力ロジック１−０〜１−３１、ＡＴＭスイッチ部２、
バックプレッシャーバスＢＢ１〜ＢＢ４と異なる。
【００５８】図９は、入力インターフェース部３１の各
入力ロジック３１−０〜３１−３１の詳細構成を示す図
である。図２の入力キューＱＢ０〜ＱＢ３１が出力リン
ク先ＬＩＮＫ＃０〜ＬＩＮＫ＃３１に対応しているのに
対し、図９に示す入力ロジック３１−０では、２５６個
の入力キューＱＤ０〜ＱＤ＃２５５を設け、各入力キュ
ーＱＤ０〜ＱＤ２５５は、論理チャネルＶＣ＃０〜ＶＣ
＃２５５に対応させている。この場合、各出力リンク
は、８多重まで可能であることから、出力リンクＬＩＮ
Ｋ＃０，ＬＩＮＫ＃１，…ＬＩＮＫ＃３１は、それぞれ
論理チャネル（ＶＣ＃０〜ＶＣ＃７），（ＶＣ＃８〜Ｖ
Ｃ＃１５），…，（ＶＣ＃２４８〜ＶＣ＃２５５）を有
している。
入力ロジック３１−０〜３１−３１の詳細構成を示す図
である。図２の入力キューＱＢ０〜ＱＢ３１が出力リン
ク先ＬＩＮＫ＃０〜ＬＩＮＫ＃３１に対応しているのに
対し、図９に示す入力ロジック３１−０では、２５６個
の入力キューＱＤ０〜ＱＤ＃２５５を設け、各入力キュ
ーＱＤ０〜ＱＤ２５５は、論理チャネルＶＣ＃０〜ＶＣ
＃２５５に対応させている。この場合、各出力リンク
は、８多重まで可能であることから、出力リンクＬＩＮ
Ｋ＃０，ＬＩＮＫ＃１，…ＬＩＮＫ＃３１は、それぞれ
論理チャネル（ＶＣ＃０〜ＶＣ＃７），（ＶＣ＃８〜Ｖ
Ｃ＃１５），…，（ＶＣ＃２４８〜ＶＣ＃２５５）を有
している。
【００５９】従って、アドレスフィルタ４３は、ヘッダ
変換部４２から、オーバヘッドが付加されたＡＴＭセル
が入力され、このオーバヘッドの情報から論理チャネル
を読み取り、対応する入力キューＱＣ，ＱＤ０〜ＱＤ２
５５にＡＴＭセルを出力する。すなわち、アドレスフィ
ルタ４３は、ＡＴＭセルがＣＢＲ／ＶＢＲクラスである
場合には、入力キューＱＣに出力し、ＡＴＭセルがＡＢ
Ｒクラスである場合は、対応する論理チャネルＶＣ＃０
〜ＶＣ＃２５５の入力キューＱＤ０〜ＱＤ２５５に出力
する。
変換部４２から、オーバヘッドが付加されたＡＴＭセル
が入力され、このオーバヘッドの情報から論理チャネル
を読み取り、対応する入力キューＱＣ，ＱＤ０〜ＱＤ２
５５にＡＴＭセルを出力する。すなわち、アドレスフィ
ルタ４３は、ＡＴＭセルがＣＢＲ／ＶＢＲクラスである
場合には、入力キューＱＣに出力し、ＡＴＭセルがＡＢ
Ｒクラスである場合は、対応する論理チャネルＶＣ＃０
〜ＶＣ＃２５５の入力キューＱＤ０〜ＱＤ２５５に出力
する。
【００６０】スケジューラ４４は、入力キューＱＣに蓄
積されたＡＴＭセルの送出を優先して行い、入力キュー
ＱＣにＡＴＭセルが蓄積されていない場合に、入力キュ
ーＱＤ０〜ＱＤ２５５に蓄積されているＡＴＭセルの送
出をラウンドロビンにより均等に入力リンクＬＡ０に送
出する制御を行う。また、スケジューラ４４は、バック
プレッシャーバスＢＢ３１を介して入力されるＡＴＭス
イッチ部３２からの論理チャネル毎のバックプレッシャ
ー信号をもとに、対応する各論理チャネルの入力キュー
ＱＤ０〜ＱＤ２５５からのＡＴＭセルの送出を制限する
制御を行う。
積されたＡＴＭセルの送出を優先して行い、入力キュー
ＱＣにＡＴＭセルが蓄積されていない場合に、入力キュ
ーＱＤ０〜ＱＤ２５５に蓄積されているＡＴＭセルの送
出をラウンドロビンにより均等に入力リンクＬＡ０に送
出する制御を行う。また、スケジューラ４４は、バック
プレッシャーバスＢＢ３１を介して入力されるＡＴＭス
イッチ部３２からの論理チャネル毎のバックプレッシャ
ー信号をもとに、対応する各論理チャネルの入力キュー
ＱＤ０〜ＱＤ２５５からのＡＴＭセルの送出を制限する
制御を行う。
【００６１】図１０は、図８に示すＡＴＭスイッチ部３
２の詳細構成を示す図である。図１０に示すＡＴＭスイ
ッチ部３２の構成は、図３に示すＡＴＭスイッチ部２の
構成とほぼ同じ構成であり、その接続状態も同じであ
る。しかし、各スイッチエレメントＳＥ０１１〜ＳＥ０
１４，ＳＥ０２１〜ＳＥ０２４，ＳＥ０３１〜ＳＥ０３
４，ＳＥ０４１〜ＳＥ０４４、フレーム化部ＦＲ１０〜
ＦＲ４０、バックプレッシャー信号ＢＳ３１〜ＢＳ３
４、及びバックプレッシャーバスＢＢ３１〜ＢＢ３４の
詳細構成が異なる。この違いは、各論理チャネル毎にＡ
ＢＲクラスのＡＴＭセルをフロー制御することから生ず
る。
２の詳細構成を示す図である。図１０に示すＡＴＭスイ
ッチ部３２の構成は、図３に示すＡＴＭスイッチ部２の
構成とほぼ同じ構成であり、その接続状態も同じであ
る。しかし、各スイッチエレメントＳＥ０１１〜ＳＥ０
１４，ＳＥ０２１〜ＳＥ０２４，ＳＥ０３１〜ＳＥ０３
４，ＳＥ０４１〜ＳＥ０４４、フレーム化部ＦＲ１０〜
ＦＲ４０、バックプレッシャー信号ＢＳ３１〜ＢＳ３
４、及びバックプレッシャーバスＢＢ３１〜ＢＢ３４の
詳細構成が異なる。この違いは、各論理チャネル毎にＡ
ＢＲクラスのＡＴＭセルをフロー制御することから生ず
る。
【００６２】図１１は、スイッチエレメントＳＥ０１１
の詳細構成を示す図であり、図１０に示す他のスイッチ
エレメントも同様な構成である。
の詳細構成を示す図であり、図１０に示す他のスイッチ
エレメントも同様な構成である。
【００６３】図１１において、アドレスフィルタ５１に
は、第１の実施の形態と同様に、各入力ロジック３１−
０〜３１−７から出力され、各入力リンクＬＡ０〜ＬＡ
７を介して入力されるＡＴＭセルのオーバヘッドの情報
をもとに、論理チャネル先に対応した出力バッファＢＦ
００〜ＢＦ２５５の対応するサービスクラスの出力キュ
ーＱＣＣ，ＱＤＤに出力する。
は、第１の実施の形態と同様に、各入力ロジック３１−
０〜３１−７から出力され、各入力リンクＬＡ０〜ＬＡ
７を介して入力されるＡＴＭセルのオーバヘッドの情報
をもとに、論理チャネル先に対応した出力バッファＢＦ
００〜ＢＦ２５５の対応するサービスクラスの出力キュ
ーＱＣＣ，ＱＤＤに出力する。
【００６４】ここで、第１の実施の形態と同様に、各出
力バッファＢＦ００〜ＢＦ２５５の出力キューＱＣＣに
は、ＣＢＲ／ＶＢＲクラスのＡＴＭセルが蓄積され、出
力キューＱＤＤには、ＡＢＲクラスのＡＴＭセルが蓄積
される。
力バッファＢＦ００〜ＢＦ２５５の出力キューＱＣＣに
は、ＣＢＲ／ＶＢＲクラスのＡＴＭセルが蓄積され、出
力キューＱＤＤには、ＡＢＲクラスのＡＴＭセルが蓄積
される。
【００６５】さらに、各出力バッファＢＦ００〜ＢＦ２
５５は、第１の実施の形態と同様に、キュー長計数部５
３、閾値保持部５４、及び比較器５５を有し、キュー長
計数部５３は、出力キューＱＤＤに蓄積されているキュ
ーの蓄積量を示すキュー長を計数する。比較器５５は、
キュー長計数部５３が計数したキュー長の値と、閾値保
持部５４が予め保持するキューの蓄積量の閾値とを比較
し、キュー長計数部５３が計数した蓄積量が閾値を越え
た場合に、フラグを立て、閾値を越えない場合にはフラ
グを立てないバックプレッシャー信号ＢＳ３１としてフ
レーム化部ＦＲ１０に出力する。このバックプレッシャ
ー信号ＢＳ３１は、出力リンクＬＢ０〜ＬＢ７に対応し
た各出力バッファ部Ｆ０〜Ｆ７毎の、各８ビットのバッ
クプレッシャー信号ＢＳ００〜ＢＳ０７から構成され
る。従って、バックプレッシャー信号ＢＳ３１は、６４
ビットパラレルの信号となる。
５５は、第１の実施の形態と同様に、キュー長計数部５
３、閾値保持部５４、及び比較器５５を有し、キュー長
計数部５３は、出力キューＱＤＤに蓄積されているキュ
ーの蓄積量を示すキュー長を計数する。比較器５５は、
キュー長計数部５３が計数したキュー長の値と、閾値保
持部５４が予め保持するキューの蓄積量の閾値とを比較
し、キュー長計数部５３が計数した蓄積量が閾値を越え
た場合に、フラグを立て、閾値を越えない場合にはフラ
グを立てないバックプレッシャー信号ＢＳ３１としてフ
レーム化部ＦＲ１０に出力する。このバックプレッシャ
ー信号ＢＳ３１は、出力リンクＬＢ０〜ＬＢ７に対応し
た各出力バッファ部Ｆ０〜Ｆ７毎の、各８ビットのバッ
クプレッシャー信号ＢＳ００〜ＢＳ０７から構成され
る。従って、バックプレッシャー信号ＢＳ３１は、６４
ビットパラレルの信号となる。
【００６６】各出力バッファ部Ｆ０〜Ｆ７は、スケジュ
ーラ５２を有し、このスケジューラ５２は、出力キュー
ＱＣＣに蓄積されたＡＴＭセルを出力キューＱＤＤに蓄
積されたＡＴＭセルに優先して各出力リンクＬＢ０〜Ｌ
Ｂ７に送出するとともに、各出力バッファＱＣＣが同時
に蓄積されているときは、ラウンドロビンにより順次各
出力バッファＱＣＣに均等に割り当ててＡＴＭセルを送
出する。また、スケジューラは、出力キューＱＣＣにＡ
ＴＭセルが蓄積されていない時に限り、出力キューＱＤ
Ｄに蓄積されているＡＴＭセルをラウンドロビンにより
送出する制御を行う。
ーラ５２を有し、このスケジューラ５２は、出力キュー
ＱＣＣに蓄積されたＡＴＭセルを出力キューＱＤＤに蓄
積されたＡＴＭセルに優先して各出力リンクＬＢ０〜Ｌ
Ｂ７に送出するとともに、各出力バッファＱＣＣが同時
に蓄積されているときは、ラウンドロビンにより順次各
出力バッファＱＣＣに均等に割り当ててＡＴＭセルを送
出する。また、スケジューラは、出力キューＱＣＣにＡ
ＴＭセルが蓄積されていない時に限り、出力キューＱＤ
Ｄに蓄積されているＡＴＭセルをラウンドロビンにより
送出する制御を行う。
【００６７】次に、図１２を参照してフレーム化部ＦＲ
１０の詳細構成について説明する。なお、図１０に示す
他のフレーム化部ＦＲ２０〜ＦＲ４０も、フレーム化部
ＦＲ１０と同様の構成である。
１０の詳細構成について説明する。なお、図１０に示す
他のフレーム化部ＦＲ２０〜ＦＲ４０も、フレーム化部
ＦＲ１０と同様の構成である。
【００６８】図１２において、フレーム化部ＦＲ１０に
は、スイッチエレメントＳＥ０１１〜ＳＥ０１４からそ
れぞれ６４（８×８）ビットのバックプレッシャー信号
ＢＳ３１〜ＢＳ３４が入力されるとともに、制御部３４
からＡＴＭ交換機全体が用いるクロックが入力される。
フレーム化部１０は、入力されるクロックをもとに生成
したバックプレッシャークロックＢＰＣＬＫ２によっ
て、６４ビットパラレルのバックプレッシャー信号ＢＳ
３１〜ＢＳ３４をそれぞれシリアル信号に変換する。フ
レーム化部ＦＲ１０から出力される信号は、シリアル信
号に変換された１６ビットパラレルの多重化されたバッ
クプレッシャー信号と、バックプレッシャークロックＢ
ＰＣＬＫ２と、バックプレッシャーフレームクロックＢ
ＰＦＣＫ２とであり、これらは、１８ビットのバックプ
レッシャーバスＢＢ３１から出力される。ここで、バッ
クプレッシャーフレームクロックＢＰＦＣＫ２の周期
は、バックプレッシャーフレームクロックＢＰＦＣＫと
同じ周期Ｔを有する。すなわち、ＡＴＭセルの１セル送
出時間と同じ、またはこれ以下に設定されている。バッ
クプレッシャークロックＢＰＣＬＫ２は、バックプレッ
シャーフレームクロックＢＰＦＣＫ２の１／１６の周期
をもち、フレーム化部ＦＲ１０は、このバックプレッシ
ャークロックＢＰＣＬＫ２に同期して、各スイッチエレ
メントＳＥ０１１〜ＳＥ０１４から出力されるバックプ
レッシャー信号を１６ビットのパラレル信号に変換す
る。
は、スイッチエレメントＳＥ０１１〜ＳＥ０１４からそ
れぞれ６４（８×８）ビットのバックプレッシャー信号
ＢＳ３１〜ＢＳ３４が入力されるとともに、制御部３４
からＡＴＭ交換機全体が用いるクロックが入力される。
フレーム化部１０は、入力されるクロックをもとに生成
したバックプレッシャークロックＢＰＣＬＫ２によっ
て、６４ビットパラレルのバックプレッシャー信号ＢＳ
３１〜ＢＳ３４をそれぞれシリアル信号に変換する。フ
レーム化部ＦＲ１０から出力される信号は、シリアル信
号に変換された１６ビットパラレルの多重化されたバッ
クプレッシャー信号と、バックプレッシャークロックＢ
ＰＣＬＫ２と、バックプレッシャーフレームクロックＢ
ＰＦＣＫ２とであり、これらは、１８ビットのバックプ
レッシャーバスＢＢ３１から出力される。ここで、バッ
クプレッシャーフレームクロックＢＰＦＣＫ２の周期
は、バックプレッシャーフレームクロックＢＰＦＣＫと
同じ周期Ｔを有する。すなわち、ＡＴＭセルの１セル送
出時間と同じ、またはこれ以下に設定されている。バッ
クプレッシャークロックＢＰＣＬＫ２は、バックプレッ
シャーフレームクロックＢＰＦＣＫ２の１／１６の周期
をもち、フレーム化部ＦＲ１０は、このバックプレッシ
ャークロックＢＰＣＬＫ２に同期して、各スイッチエレ
メントＳＥ０１１〜ＳＥ０１４から出力されるバックプ
レッシャー信号を１６ビットのパラレル信号に変換す
る。
【００６９】このフレーム化部ＦＲ１０により生成され
る１６ビットパラレルのバックプレッシャーデータのフ
レーム化を図１３のタイムチャートを参照して説明す
る。
る１６ビットパラレルのバックプレッシャーデータのフ
レーム化を図１３のタイムチャートを参照して説明す
る。
【００７０】図１３において、バックプレッシャーデー
タＢＰＤ２は、８つの論理チャネルを有する各出力バッ
ファ部からの８ビットパラレルデータを２つずつ組にし
て１６ビットシリアルデータに変換し、この１６ビット
シリアルデータを１６積み上げた多重化を行い、１６ビ
ットパラレルデータに変換する。これにより、１セル時
間内に、２５６個のバックプレッシャーデータをバス配
線数を少なくして入力インターフェース部３１の各入力
ロジック３１−０〜３１−７に送出、すなわちフィード
バックすることができる。
タＢＰＤ２は、８つの論理チャネルを有する各出力バッ
ファ部からの８ビットパラレルデータを２つずつ組にし
て１６ビットシリアルデータに変換し、この１６ビット
シリアルデータを１６積み上げた多重化を行い、１６ビ
ットパラレルデータに変換する。これにより、１セル時
間内に、２５６個のバックプレッシャーデータをバス配
線数を少なくして入力インターフェース部３１の各入力
ロジック３１−０〜３１−７に送出、すなわちフィード
バックすることができる。
【００７１】このように、フレーム化部ＦＲ１０〜ＦＲ
４０によりバックプレッシャー信号をフレーム化するこ
とにより、非常に多くのバックプレッシャー信号のフィ
ードバックを少ないバス配線数によって実現することが
できる。
４０によりバックプレッシャー信号をフレーム化するこ
とにより、非常に多くのバックプレッシャー信号のフィ
ードバックを少ないバス配線数によって実現することが
できる。
【００７２】このように第２の実施の形態では、論理チ
ャネル毎にＡＢＲクラスのＡＴＭセルの輻輳状態をフィ
ードバックするので、物理的回線に対応した出力リンク
毎の制御のみでは対処できない、各論理チャネルに対応
した実際の各端末間における交換処理のオーバフローを
未然に防止することができるという、きめの細かいフロ
ー制御を実現することができる。
ャネル毎にＡＢＲクラスのＡＴＭセルの輻輳状態をフィ
ードバックするので、物理的回線に対応した出力リンク
毎の制御のみでは対処できない、各論理チャネルに対応
した実際の各端末間における交換処理のオーバフローを
未然に防止することができるという、きめの細かいフロ
ー制御を実現することができる。
【００７３】なお、上述した第１の実施の形態による入
力キューＱＢ０〜ＱＢ３１あるいは第２の実施の形態に
より入力キューＱＤ０〜ＱＤ２５５は、出力リンク先あ
るいは論理チャネル先毎に１つの入力キューが割り当て
られているが、これに限らず、さらに各出力リンク先あ
るいは論理チャネル先毎に複数の入力キューを設けても
よい。すなわち、第１あるいは第２の実施の形態におけ
る入力キューの倍、あるいはそれ以上の入力キューを設
けてもよい。このような複数の入力キューが設けられる
場合とは、例えば、許容遅延時間によって分ける場合が
ある。
力キューＱＢ０〜ＱＢ３１あるいは第２の実施の形態に
より入力キューＱＤ０〜ＱＤ２５５は、出力リンク先あ
るいは論理チャネル先毎に１つの入力キューが割り当て
られているが、これに限らず、さらに各出力リンク先あ
るいは論理チャネル先毎に複数の入力キューを設けても
よい。すなわち、第１あるいは第２の実施の形態におけ
る入力キューの倍、あるいはそれ以上の入力キューを設
けてもよい。このような複数の入力キューが設けられる
場合とは、例えば、許容遅延時間によって分ける場合が
ある。
【００７４】また、第１あるいは第２の実施の形態によ
る入力キューは、出力リンク先毎あるいは論理チャネル
先毎に設けるようにしているが、これはヘッド・オブ・
ライン（ＨＯＬ）ブロッキングを生起し、ＡＢＲクラス
のＡＴＭセルのスループットが低下してしまうからであ
る。すなわち、所定の出力リンク先に対応するＡＴＭセ
ルの送出が制限された場合に、この制限されたＡＴＭセ
ルの後に入力され、送出が制限されていないＡＴＭセル
が、該入力キューから送出されないという現象が生じ
る。但し、入力キューがＦＩＦＯ（ファーストインファ
ーストアウト）構成である場合に、かかる現象が生じる
のであって、入力キューに蓄積されている途中のＡＴＭ
セルを任意に取り出すことができる制御を行うことがで
きれば、ＡＢＲクラスに対して出力リンク先あるいは論
理チャネル先毎の複数の入力キューを設ける必要はな
い。但し、この制御のためにＡＴＭセルの送出が遅延す
る場合が生ずる。
る入力キューは、出力リンク先毎あるいは論理チャネル
先毎に設けるようにしているが、これはヘッド・オブ・
ライン（ＨＯＬ）ブロッキングを生起し、ＡＢＲクラス
のＡＴＭセルのスループットが低下してしまうからであ
る。すなわち、所定の出力リンク先に対応するＡＴＭセ
ルの送出が制限された場合に、この制限されたＡＴＭセ
ルの後に入力され、送出が制限されていないＡＴＭセル
が、該入力キューから送出されないという現象が生じ
る。但し、入力キューがＦＩＦＯ（ファーストインファ
ーストアウト）構成である場合に、かかる現象が生じる
のであって、入力キューに蓄積されている途中のＡＴＭ
セルを任意に取り出すことができる制御を行うことがで
きれば、ＡＢＲクラスに対して出力リンク先あるいは論
理チャネル先毎の複数の入力キューを設ける必要はな
い。但し、この制御のためにＡＴＭセルの送出が遅延す
る場合が生ずる。
【００７５】
【発明の効果】以上詳細に説明したように、第１の発明
では、スイッチ部が、ＡＢＲクラスのように、予め帯域
管理を行わないクラスのＡＴＭセルを蓄積する出力キュ
ーを有し、計数手段が、この出力キューに蓄積されるＡ
ＴＭセルの蓄積数量を計数し、比較手段は、前記計数手
段が計数した蓄積数量と閾値保持手段が保持する閾値と
を比較し、該比較結果を複数の入力部に出力し、記複数
の入力部のそれぞれは、前記クラスのＡＴＭセルを該Ａ
ＴＭセルの出力リンク先毎に蓄積する複数の入力キュー
を有し、フロー制御手段が、前記比較手段のそれぞれか
ら通信路を介して入力される比較結果出力をもとに、前
記閾値を越えた前記出力キューに対応する前記入力キュ
ー内のＡＴＭセルの送出を制限するようにしているの
で、ＡＢＲクラス等の予め帯域管理を行わないクラスの
ＡＴＭセルが交換処理において、オーバフローすること
を事前に回避することができるとともに、このクラスの
ＡＴＭセルのセル廃棄を極めて少なくすることができる
という利点を有する。
では、スイッチ部が、ＡＢＲクラスのように、予め帯域
管理を行わないクラスのＡＴＭセルを蓄積する出力キュ
ーを有し、計数手段が、この出力キューに蓄積されるＡ
ＴＭセルの蓄積数量を計数し、比較手段は、前記計数手
段が計数した蓄積数量と閾値保持手段が保持する閾値と
を比較し、該比較結果を複数の入力部に出力し、記複数
の入力部のそれぞれは、前記クラスのＡＴＭセルを該Ａ
ＴＭセルの出力リンク先毎に蓄積する複数の入力キュー
を有し、フロー制御手段が、前記比較手段のそれぞれか
ら通信路を介して入力される比較結果出力をもとに、前
記閾値を越えた前記出力キューに対応する前記入力キュ
ー内のＡＴＭセルの送出を制限するようにしているの
で、ＡＢＲクラス等の予め帯域管理を行わないクラスの
ＡＴＭセルが交換処理において、オーバフローすること
を事前に回避することができるとともに、このクラスの
ＡＴＭセルのセル廃棄を極めて少なくすることができる
という利点を有する。
【００７６】第２の発明では、スイッチ部が、予め帯域
管理を行う第１のクラスのＡＴＭセルを蓄積する第１の
出力キューと、予め帯域管理を行わない第２のクラスの
ＡＴＭセルを蓄積する第２の出力キューとを有し、計数
手段が、前記第２の出力キューに蓄積されるＡＴＭセル
の蓄積数量を計数し、比較手段が、前記計数手段が計数
した蓄積数量と前記閾値保持手段が保持する閾値とを比
較し、該比較結果を複数の入力部に出力し、出力フロー
制御手段が、前記第２の出力キュー内のＡＴＭセルに対
して前記第１の出力キュー内のＡＴＭセルの送出を優先
する出力フロー制御手段とを有する出力バッファを出力
リンク毎に有し、複数の入力部のそれぞれは、前記第１
のクラスのＡＴＭセルを蓄積する第１の入力キューと、
前記第２のクラスのＡＴＭセルを該ＡＴＭセルの出力リ
ンク先毎に蓄積する複数の第２の入力キューとを有する
とともに、フロー制御手段が、前記比較手段のそれぞれ
から通信路を介して入力される比較結果出力をもとに、
前記閾値を越えた前記第２の出力キューに対応する前記
第２の入力キュー内のＡＴＭセルの送出を制限するとと
もに、前記第２の入力キュー内のＡＴＭセルに対して前
記第１の入力キュー内のＡＴＭセルの送出を優先するよ
うにしているので、ＣＢＲ／ＶＢＲクラス等の予め帯域
管理を行う第１のクラスのＡＴＭセルとＡＢＲクラス等
の予め帯域管理を行わない第２のクラスのＡＴＭセルと
が混在する場合でも、第１の発明と同様に、第２のクラ
スのオーバフローを事前に回避することができるため、
第１のクラスのＡＴＭセルのフロー制御に影響を与えな
いという利点を有する。
管理を行う第１のクラスのＡＴＭセルを蓄積する第１の
出力キューと、予め帯域管理を行わない第２のクラスの
ＡＴＭセルを蓄積する第２の出力キューとを有し、計数
手段が、前記第２の出力キューに蓄積されるＡＴＭセル
の蓄積数量を計数し、比較手段が、前記計数手段が計数
した蓄積数量と前記閾値保持手段が保持する閾値とを比
較し、該比較結果を複数の入力部に出力し、出力フロー
制御手段が、前記第２の出力キュー内のＡＴＭセルに対
して前記第１の出力キュー内のＡＴＭセルの送出を優先
する出力フロー制御手段とを有する出力バッファを出力
リンク毎に有し、複数の入力部のそれぞれは、前記第１
のクラスのＡＴＭセルを蓄積する第１の入力キューと、
前記第２のクラスのＡＴＭセルを該ＡＴＭセルの出力リ
ンク先毎に蓄積する複数の第２の入力キューとを有する
とともに、フロー制御手段が、前記比較手段のそれぞれ
から通信路を介して入力される比較結果出力をもとに、
前記閾値を越えた前記第２の出力キューに対応する前記
第２の入力キュー内のＡＴＭセルの送出を制限するとと
もに、前記第２の入力キュー内のＡＴＭセルに対して前
記第１の入力キュー内のＡＴＭセルの送出を優先するよ
うにしているので、ＣＢＲ／ＶＢＲクラス等の予め帯域
管理を行う第１のクラスのＡＴＭセルとＡＢＲクラス等
の予め帯域管理を行わない第２のクラスのＡＴＭセルと
が混在する場合でも、第１の発明と同様に、第２のクラ
スのオーバフローを事前に回避することができるため、
第１のクラスのＡＴＭセルのフロー制御に影響を与えな
いという利点を有する。
【００７７】第３の発明は、第１の発明における出力リ
ンク毎のフロー制御を論理チャネル毎に行うようにし、
これにより、より確実に予め帯域管理を行わないクラス
のＡＴＭセルのオーバフローを事前に回避することがで
きる。
ンク毎のフロー制御を論理チャネル毎に行うようにし、
これにより、より確実に予め帯域管理を行わないクラス
のＡＴＭセルのオーバフローを事前に回避することがで
きる。
【００７８】第４の発明は、第２の発明における出力リ
ンク毎のフロー制御を論理チャネル毎に行うようにし、
これのより、より確実に予め帯域管理を行わないクラス
のＡＴＭセルのオーバフローを事前に回避することがで
きるとともに、予め帯域管理を行うクラスのＡＴＭセル
のフローに影響を与えないという利点を有する。
ンク毎のフロー制御を論理チャネル毎に行うようにし、
これのより、より確実に予め帯域管理を行わないクラス
のＡＴＭセルのオーバフローを事前に回避することがで
きるとともに、予め帯域管理を行うクラスのＡＴＭセル
のフローに影響を与えないという利点を有する。
【００７９】第５の発明は、さらに通信路上に前記比較
手段からの比較結果出力をフレーム化するフレーム化手
段を有し、該フレーム化手段が、該フレーム化された信
号を前記フロー制御手段に送出するようにしているの
で、ＡＴＭ交換機全体の軽量・小型化を実現することが
できるという利点を有する。
手段からの比較結果出力をフレーム化するフレーム化手
段を有し、該フレーム化手段が、該フレーム化された信
号を前記フロー制御手段に送出するようにしているの
で、ＡＴＭ交換機全体の軽量・小型化を実現することが
できるという利点を有する。
【００８０】第６の発明は、さらに、フレーム化手段
が、１ＡＴＭセルの転送時間を１フレーム時間とするフ
レーム同期クロックと、１ＡＴＭセルの転送時間を時分
割する同期クロックとを生成し、該フレーム同期クロッ
クと該同期クロックとをもとに、前記各比較手段からの
比較結果出力を該時分割された各タイムスロット内に順
次配置したパラレル信号として前記フロー制御手段に送
出するようにしているので、バス回線数を減少すること
ができるとともに、１ＡＴＭセル時間内にフィードバッ
クされるので、迅速なフロー制御を行うことができると
いう利点を有する。
が、１ＡＴＭセルの転送時間を１フレーム時間とするフ
レーム同期クロックと、１ＡＴＭセルの転送時間を時分
割する同期クロックとを生成し、該フレーム同期クロッ
クと該同期クロックとをもとに、前記各比較手段からの
比較結果出力を該時分割された各タイムスロット内に順
次配置したパラレル信号として前記フロー制御手段に送
出するようにしているので、バス回線数を減少すること
ができるとともに、１ＡＴＭセル時間内にフィードバッ
クされるので、迅速なフロー制御を行うことができると
いう利点を有する。
【００８１】第７の発明は、さらに、前記入力キュー及
び前記出力キューあるいは前記第２の入力キュー及び前
記第２の出力キューが、それぞれ入力または出力される
ＡＴＭセルの許容遅延時間に対応させて複数持たせるよ
うにしているので、さらに柔軟なフロー制御を行うこと
ができ、これにより、セル廃棄率を極めて少なくするこ
とができるという利点を有する。
び前記出力キューあるいは前記第２の入力キュー及び前
記第２の出力キューが、それぞれ入力または出力される
ＡＴＭセルの許容遅延時間に対応させて複数持たせるよ
うにしているので、さらに柔軟なフロー制御を行うこと
ができ、これにより、セル廃棄率を極めて少なくするこ
とができるという利点を有する。
【００８２】第８の発明では、前記比較手段が、比較結
果が前記閾値を越えた場合にフラグを立てて出力するよ
うにしているので、フロー制御を迅速に行うことができ
るという利点を有する。
果が前記閾値を越えた場合にフラグを立てて出力するよ
うにしているので、フロー制御を迅速に行うことができ
るという利点を有する。
【図１】本発明の第１の実施の形態であるＡＴＭ交換機
の概略構成を示す図。
の概略構成を示す図。
【図２】図１における入力ロジック１−０の詳細構成を
示す図。
示す図。
【図３】図１におけるＡＴＭスイッチ部２の詳細構成を
示す図。
示す図。
【図４】図３におけるスイッチエレメント１１の詳細構
成を示す図。
成を示す図。
【図５】図３におけるフレーム化部ＦＲ１の詳細構成を
示す図。
示す図。
【図６】バックプレッシャーバスＢＢ１に出力される信
号の状態を示すタイムチャート。
号の状態を示すタイムチャート。
【図７】フレーム化部ＦＲ１〜ＦＲ４を用いないＡＴＭ
スイッチ部２の構成を示す図。
スイッチ部２の構成を示す図。
【図８】本発明の第２の実施の形態であるＡＴＭ交換機
の構成を示す図。
の構成を示す図。
【図９】図８における入力ロジック３１−０の詳細構成
を示す図。
を示す図。
【図１０】図８におけるＡＴＭスイッチ部３２の詳細構
成を示す図。
成を示す図。
【図１１】図１０におけるスイッチエレメントＳＥ０１
１の詳細構成を示す図。
１の詳細構成を示す図。
【図１２】図１０におけるフレーム化部ＦＲ１０の詳細
構成を示す図。
構成を示す図。
【図１３】バックプレッシャーバスＢＢ３１に出力され
る信号の状態を示すタイムチャート。
る信号の状態を示すタイムチャート。
１…入力インターフェース部 １−０〜１−３１…入力ロジック ２…ＡＴＭスイッチ部 ３…出力インターフェース部 ３−０〜３−３１…出力ロジック ４…制御部 ＩＰ０〜ＩＰ３１…入力ポート ＯＰ０〜ＯＰ３１…出力ポート ＬＡ０〜ＬＡ３１…入力リンク ＬＢ０〜ＬＢ３１…出力リンク ＢＢ１〜ＢＢ４…バックプレッシャーバス １１…回線終端部 １２…ヘッダ変換部 １３，２１…アドレスフィルタ ＱＡ，ＱＢ０〜ＱＢ３１…入力キュー １４，２２…スケジューラ ＱＡＡ，ＱＢＢ…出力キュー ２３…キュー長計数部 ２４…閾値保持部 ２５…比較器 ＳＥ１１〜ＳＥ１４，ＳＥ２１〜ＳＥ２４，ＳＥ３１〜
ＳＥ３４，ＳＥ４１〜ＳＥ４４…スイッチエレメント ＦＲ１〜ＦＲ４…フレーム化部
ＳＥ３４，ＳＥ４１〜ＳＥ４４…スイッチエレメント ＦＲ１〜ＦＲ４…フレーム化部
Claims (8)
- 【請求項１】 回線または端末等の複数の入力リンクを
それぞれ収容する複数の入力部と回線または端末等の複
数の出力リンクをそれぞれ収容する複数の出力部とを有
する入出力インターフェース部と、該入出力インターフ
ェース部に接続されて入力リンクから入力されたＡＴＭ
セルを該ＡＴＭセルが指示する出力リンク先に交換する
スイッチ部とを有し、少なくとも予め帯域割当を行わな
いクラスのＡＴＭセルの交換処理を行うＡＴＭ交換機に
おいて、 前記スイッチ部は、 前記クラスのＡＴＭセルを蓄積する出力キューと、 前記出力キューに蓄積されるＡＴＭセルの蓄積数量を計
数する計数手段と、 所定の蓄積数量の閾値を保持する閾値保持手段と、 前記計数手段が計数した蓄積数量と前記閾値保持手段が
保持する閾値とを比較し、該比較結果を出力する比較手
段とを有する出力バッファを前記出力リンク毎に具備
し、 前記複数の入力部のそれぞれは、 前記クラスのＡＴＭセルを該ＡＴＭセルの出力リンク先
毎に蓄積する複数の入力キューと、 前記比較手段のそれぞれから通信路を介して入力される
比較結果出力をもとに、前記閾値を越えた前記出力キュ
ーに対応する前記入力キュー内のＡＴＭセルの送出を制
限するフロー制御手段とを具備したことを特徴とするＡ
ＴＭ交換機。 - 【請求項２】 回線または端末等の複数の入力リンクを
それぞれ収容する複数の入力部と回線または端末等の複
数の出力リンクをそれぞれ収容する複数の出力部とを有
する入出力インターフェース部と、この入出力インター
フェース部に接続されて入力リンクから入力されたＡＴ
Ｍセルを該ＡＴＭセルが指示する出力リンク先に交換す
るスイッチ部とを有し、少なくとも予め帯域割当を行う
第１のクラスのＡＴＭセル及び予め帯域割当を行わない
第２のクラスのＡＴＭセルの交換処理を行うＡＴＭ交換
機において、 前記スイッチ部は、 前記第１のクラスのＡＴＭセルを蓄積する第１の出力キ
ューと、 前記第２のクラスのＡＴＭセルを蓄積する第２の出力キ
ューと、 前記第２の出力キューに蓄積されるＡＴＭセルの蓄積数
量を計数する計数手段と、 所定の蓄積数量の閾値を保持する閾値保持手段と、 前記計数手段が計数した蓄積数量と前記閾値保持手段が
保持する閾値とを比較し、該比較結果を出力する比較手
段と、 前記第２の出力キュー内のＡＴＭセルに対して前記第１
の出力キュー内のＡＴＭセルの送出を優先する出力フロ
ー制御手段とを有する出力バッファを前記出力リンク毎
に具備し、 前記複数の入力部のそれぞれは、 前記第１のクラスのＡＴＭセルを蓄積する第１の入力キ
ューと、 前記第２のクラスのＡＴＭセルを該ＡＴＭセルの出力リ
ンク先毎に蓄積する複数の第２の入力キューと、 前記比較手段のそれぞれから通信路を介して入力される
比較結果出力をもとに、前記閾値を越えた前記第２の出
力キューに対応する前記第２の入力キュー内のＡＴＭセ
ルの送出を制限するとともに、前記第２の入力キュー内
のＡＴＭセルに対して前記第１の入力キュー内のＡＴＭ
セルの送出を優先するフロー制御手段とを具備したこと
を特徴とするＡＴＭ交換機。 - 【請求項３】 回線または端末等の複数の入力リンクを
それぞれ収容する複数の入力部と回線または端末等の複
数の出力リンクをそれぞれ収容する複数の出力部とを有
する入出力インターフェース部と、該入出力インターフ
ェース部に接続されて入力リンクから入力されたＡＴＭ
セルを該ＡＴＭセルが指示する出力リンク先に交換する
スイッチ部とを有し、少なくとも予め帯域割当を行わな
いクラスのＡＴＭセルの交換処理を行うＡＴＭ交換機に
おいて、 前記スイッチ部は、 前記クラスのＡＴＭセルを蓄積する出力キューと、 前記出力キューに蓄積されるＡＴＭセルの蓄積数量を計
数する計数手段と、 所定の蓄積数量の閾値を保持する閾値保持手段と、 前記計数手段が計数した蓄積数量と前記閾値保持手段が
保持する閾値とを比較し、該比較結果を出力する比較手
段とを有する出力バッファを論理チャネル毎に具備し、 前記複数の入力部のそれぞれは、 前記クラスのＡＴＭセルを該ＡＴＭセルの論理チャネル
毎に蓄積する複数の入力キューと、 前記比較手段のそれぞれから通信路を介して入力される
比較結果出力をもとに、前記閾値を越えた前記出力キュ
ーに対応する前記入力キュー内のＡＴＭセルの送出を制
限するフロー制御手段とを具備したことを特徴とするＡ
ＴＭ交換機。 - 【請求項４】 回線または端末等の複数の入力リンクを
それぞれ収容する複数の入力部と回線または端末等の複
数の出力リンクをそれぞれ収容する複数の出力部とを有
する入出力インターフェース部と、この入出力インター
フェース部に接続されて入力リンクから入力されたＡＴ
Ｍセルを該ＡＴＭセルが指示する出力リンク先に交換す
るスイッチ部とを有し、少なくとも予め帯域割当を行う
第１のクラスのＡＴＭセル及び予め帯域割当を行わない
第２のクラスのＡＴＭセルの交換処理を行うＡＴＭ交換
機において、 前記スイッチ部は、 前記第１のクラスのＡＴＭセルを蓄積する第１の出力キ
ューと前記第２のクラスのＡＴＭセルを蓄積する第２の
出力キューと前記第２の出力キューに蓄積されるＡＴＭ
セルの蓄積数量を計数する計数手段と所定の蓄積数量の
閾値を保持する閾値保持手段と前記計数手段が計数した
蓄積数量と前記閾値保持手段が保持する閾値とを比較
し、該比較結果を出力する比較手段とを論理チャネル毎
に有する出力バッファと、 前記第２の出力キュー内のＡＴＭセルに対して前記第１
の出力キュー内のＡＴＭセルの送出を優先する出力フロ
ー制御手段とを前記出力リンク毎に具備し、 前記複数の入力部のそれぞれは、 前記第１のクラスのＡＴＭセルを蓄積する第１の入力キ
ューと、 前記第２のクラスのＡＴＭセルを該ＡＴＭセルの論理チ
ャネル毎に蓄積する複数の第２の入力キューと、 前記比較手段のそれぞれから通信路を介して入力される
比較結果出力をもとに、前記閾値を越えた前記第２の出
力キューに対応する前記第２の入力キュー内のＡＴＭセ
ルの送出を制限するとともに、前記第２の入力キュー内
のＡＴＭセルに対して前記第１の入力キュー内のＡＴＭ
セルの送出を優先するフロー制御手段とを具備したこと
を特徴とするＡＴＭ交換機。 - 【請求項５】 前記通信路上に前記比較手段からの比較
結果出力をフレーム化するフレーム化手段をさらに具備
し、 該フレーム化手段は、該フレーム化された信号を前記フ
ロー制御手段に送出することを特徴とする請求項１乃至
請求項４記載のＡＴＭ交換機。 - 【請求項６】 前記フレーム化手段は、 １ＡＴＭセルの転送時間を１フレーム時間とするフレー
ム同期クロックと、 １ＡＴＭセルの転送時間を時分割する同期クロックとを
生成し、 該フレーム同期クロックと該同期クロックとをもとに、
前記各比較手段からの比較結果出力を該時分割された各
タイムスロット内に順次配置したパラレル信号として前
記フロー制御手段に送出することを特徴とする請求項５
記載のＡＴＭ交換機。 - 【請求項７】 前記入力キュー及び前記出力キューある
いは前記第２の入力キュー及び前記第２の出力キュー
は、それぞれ入力または出力されるＡＴＭセルの許容遅
延時間に対応させて複数持たせることを特徴とする請求
項１乃至請求項６記載のＡＴＭ交換機。 - 【請求項８】 前記比較手段は、比較結果が前記閾値を
越えた場合にフラグを立てて出力することを特徴とする
請求項１乃至請求項７記載のＡＴＭ交換機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7800797A JPH10276206A (ja) | 1997-03-28 | 1997-03-28 | Ａｔｍ交換機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7800797A JPH10276206A (ja) | 1997-03-28 | 1997-03-28 | Ａｔｍ交換機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10276206A true JPH10276206A (ja) | 1998-10-13 |
Family
ID=13649740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7800797A Pending JPH10276206A (ja) | 1997-03-28 | 1997-03-28 | Ａｔｍ交換機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10276206A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001292172A (ja) * | 2000-03-02 | 2001-10-19 | Alcatel Internetworking Inc | 限定優先度キュースケジューラ |
| US6766387B2 (en) | 2000-05-23 | 2004-07-20 | Nec Corporation | Cell flow control in square-grid expanded ATM switch |
| US7164687B2 (en) | 2001-03-30 | 2007-01-16 | Fujitsu Limited | Queue control method and relay apparatus using the method |
-
1997
- 1997-03-28 JP JP7800797A patent/JPH10276206A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001292172A (ja) * | 2000-03-02 | 2001-10-19 | Alcatel Internetworking Inc | 限定優先度キュースケジューラ |
| US6766387B2 (en) | 2000-05-23 | 2004-07-20 | Nec Corporation | Cell flow control in square-grid expanded ATM switch |
| US7164687B2 (en) | 2001-03-30 | 2007-01-16 | Fujitsu Limited | Queue control method and relay apparatus using the method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3354689B2 (ja) | Ａｔｍ交換機、交換機及びそのスイッチングパス設定方法 | |
| KR100328642B1 (ko) | 패킷흐름제어에관한장치및방법 | |
| EP0673138B1 (en) | Connection admission control method for ATM network | |
| US7027457B1 (en) | Method and apparatus for providing differentiated Quality-of-Service guarantees in scalable packet switches | |
| EP0577269B1 (en) | Arrangement for bounding jitter in a priority-based switching system | |
| EP0763915B1 (en) | Packet transfer device and method adaptive to a large number of input ports | |
| EP0981228B1 (en) | Two-component bandwidth scheduler having application in multi-class digital communication systems | |
| JP3814393B2 (ja) | セルスケジューリング方法及びその装置 | |
| AU752671B2 (en) | Asynchronous transfer mode switching system | |
| JPH0846590A (ja) | データ伝送システム | |
| EP0766425A2 (en) | A communication service quality control system | |
| US6683872B1 (en) | Variable rate digital switching system | |
| JPWO1995003657A1 (ja) | Ａｔｍ交換機 | |
| CA2285243A1 (en) | Hierarchical packet scheduling method and apparatus | |
| AU1746892A (en) | Low delay or low loss cell switch for atm | |
| JP2833555B2 (ja) | 優先制御方式 | |
| EP2134037A1 (en) | Method and apparatus for scheduling data packet flows | |
| WO2000067402A9 (en) | Methods and apparatus for managing traffic in an atm network | |
| CN1152489C (zh) | 一种异步转移模式无源光网络动态带宽分配的实现方法 | |
| JPH10276206A (ja) | Ａｔｍ交換機 | |
| JP3227133B2 (ja) | Ａｔｍ交換機 | |
| JP3742481B2 (ja) | 固定長セル取扱式交換機及び固定長セルの読み出し速度制御方法 | |
| JP2874713B2 (ja) | Ａｔｍ交換機システムおよびそのトラヒック制御方法 | |
| JP2002247081A (ja) | バッファ管理方法およびａｔｍ交換機 | |
| KR100221324B1 (ko) | 에이티이엠망에서의 카운터 연동에 의해 정의되는 연결별 프레임을 이용한 동적우선순위 큐 서비스장치 |