JPH1027896A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPH1027896A JPH1027896A JP8197132A JP19713296A JPH1027896A JP H1027896 A JPH1027896 A JP H1027896A JP 8197132 A JP8197132 A JP 8197132A JP 19713296 A JP19713296 A JP 19713296A JP H1027896 A JPH1027896 A JP H1027896A
- Authority
- JP
- Japan
- Prior art keywords
- solid
- insulating film
- imaging device
- state imaging
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 構成が簡単で、ブルーミングを効果的に抑制
し、解像度を大幅に向上できる新しい方式の固体撮像素
子を提供する。 【解決手段】 ｎ型シリコン基板１０の表面（主面）に
素子分離膜１２を介してストライブ状に複数（Ｎ個）の
ｐ型拡散層１４が形成され、各ｐ型拡散層１４上にダイ
レクトトンネル現象を起こすほど膜厚の薄い光透過性の
絶縁膜１６が設けられ、さらにｐ型拡散層１２と直交す
るように酸化膜１６および素子分離膜１２の上に所定の
間隔でストライブ状に複数（Ｍ個）の光透過性の電極層
１８が設けられる。各拡散層１４には、負の駆動電圧Ｖ
G が印加される。拡散層１４において、各電極層１８と
交差または対向する箇所には点線で示すように空乏領域
３０が形成される。各空乏領域３０に電極層１８および
酸化膜１６を通って光が入射すると、そこで入射光の明
暗に応じた数の電荷（電子−正孔）が誘起される。空乏
領域３０で誘起された電子はダイレクトトンネル現象に
より絶縁膜１６を通って電極層１８に移動し、感知電流
として取り込まれる。
し、解像度を大幅に向上できる新しい方式の固体撮像素
子を提供する。 【解決手段】 ｎ型シリコン基板１０の表面（主面）に
素子分離膜１２を介してストライブ状に複数（Ｎ個）の
ｐ型拡散層１４が形成され、各ｐ型拡散層１４上にダイ
レクトトンネル現象を起こすほど膜厚の薄い光透過性の
絶縁膜１６が設けられ、さらにｐ型拡散層１２と直交す
るように酸化膜１６および素子分離膜１２の上に所定の
間隔でストライブ状に複数（Ｍ個）の光透過性の電極層
１８が設けられる。各拡散層１４には、負の駆動電圧Ｖ
G が印加される。拡散層１４において、各電極層１８と
交差または対向する箇所には点線で示すように空乏領域
３０が形成される。各空乏領域３０に電極層１８および
酸化膜１６を通って光が入射すると、そこで入射光の明
暗に応じた数の電荷（電子−正孔）が誘起される。空乏
領域３０で誘起された電子はダイレクトトンネル現象に
より絶縁膜１６を通って電極層１８に移動し、感知電流
として取り込まれる。
Description
【００１０】
【産業上の利用分野】本発明は、光学像を映像信号に変
換するための固体撮像素子に関する。
換するための固体撮像素子に関する。
【００２０】
【従来の技術】従来の代表的な固体撮像素子として、Ｃ
ＣＤ撮像素子とＭＯＳ型撮像素子がよく知られている。
ＣＤ撮像素子とＭＯＳ型撮像素子がよく知られている。
【００３０】図１２に示すように、ＣＣＤ撮像素子は、
Ｐ型シリコン基板１００の表面に絶縁酸化膜（ＳｉＯ2
）１０２を設け、その酸化膜１０２の上に多数の電極
１０４を配置し、シリコン基板１００の表面（撮像面）
にマトリクス状に設けられた各画素の光電変換部で生成
された電荷ｅ- をバケツリレーのように順次各電極１０
４の下部から隣の電極１０４の下部へ転送することによ
り、撮像面に結像されている光学像を映像信号として取
り出すようにしている。
Ｐ型シリコン基板１００の表面に絶縁酸化膜（ＳｉＯ2
）１０２を設け、その酸化膜１０２の上に多数の電極
１０４を配置し、シリコン基板１００の表面（撮像面）
にマトリクス状に設けられた各画素の光電変換部で生成
された電荷ｅ- をバケツリレーのように順次各電極１０
４の下部から隣の電極１０４の下部へ転送することによ
り、撮像面に結像されている光学像を映像信号として取
り出すようにしている。
【００４０】ＭＯＳ型撮像素子では、図１３に示すよう
に、各画素１０６が、感光素子（フォトダイオード）１
０８とＭＯＳスイッチング素子１１０とからなる。ＭＯ
Ｓスイッチング素子１１０は、互いに直交するＸ（水
平），Ｙ（垂直）の２つの選択線（金属配線）に接続さ
れている。水平走査回路および垂直走査回路（図示せ
ず）によって当該Ｘ選択線およびＹ選択線が選択（活性
化）されると、感光素子１０８で入射光により誘起され
た電荷がＭＯＳトランジスタ１１０を介してＸ選択線上
に取り出されるようになっている。
に、各画素１０６が、感光素子（フォトダイオード）１
０８とＭＯＳスイッチング素子１１０とからなる。ＭＯ
Ｓスイッチング素子１１０は、互いに直交するＸ（水
平），Ｙ（垂直）の２つの選択線（金属配線）に接続さ
れている。水平走査回路および垂直走査回路（図示せ
ず）によって当該Ｘ選択線およびＹ選択線が選択（活性
化）されると、感光素子１０８で入射光により誘起され
た電荷がＭＯＳトランジスタ１１０を介してＸ選択線上
に取り出されるようになっている。
【００５０】
【発明が解決しようとする課題】しかしながら、ＣＣＤ
撮像素子は、信号電荷を転送するための複数の相のパル
スを必要とすること、高い精度のタイミング制御が要求
されること、走査部の構成が複雑であること、ブルーミ
ングが発生しやすい等の問題がある。また、ＭＯＳ型撮
像素子は、各画素１０６に感光素子１０８と一緒にＭＯ
Ｓスイッチング素子１１０を設けるため、そのぶん製造
工程が増えるだけでなく、画素面積が大きくなり、解像
度が制限される等の欠点がある。
撮像素子は、信号電荷を転送するための複数の相のパル
スを必要とすること、高い精度のタイミング制御が要求
されること、走査部の構成が複雑であること、ブルーミ
ングが発生しやすい等の問題がある。また、ＭＯＳ型撮
像素子は、各画素１０６に感光素子１０８と一緒にＭＯ
Ｓスイッチング素子１１０を設けるため、そのぶん製造
工程が増えるだけでなく、画素面積が大きくなり、解像
度が制限される等の欠点がある。
【００６０】本発明は、かかる問題点に鑑みてなされた
もので、構成が簡単で、ブルーミングを効果的に抑制
し、解像度を大幅に向上できる新しい方式の固体撮像素
子を提供することを目的とする。
もので、構成が簡単で、ブルーミングを効果的に抑制
し、解像度を大幅に向上できる新しい方式の固体撮像素
子を提供することを目的とする。
【００７０】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の第１の固体撮像素子は、第１導電型の半導
体基板と、前記半導体基板の主面に所定の配列パターン
で離散的に設けられた複数の第２導電型の半導体領域
と、前記半導体領域上に設けられた膜厚の薄い光透過性
の絶縁膜と、前記半導体領域とマトリクス状に交差する
ように所定の配列パターンで前記絶縁膜上に離散的に設
けられた複数の光透過性の電極層と、所定の走査手順で
各々の前記半導体領域に所定の駆動電圧を印加する駆動
手段と、所定の走査手順で各々の前記電極層を活性化
し、各々の前記半導体領域で入射光により誘起され、か
つトンネル効果で前記絶縁膜を通って各対応する前記電
極層に導かれた電荷を収集して映像信号を生成する出力
手段とを有する構成とした。
め、本発明の第１の固体撮像素子は、第１導電型の半導
体基板と、前記半導体基板の主面に所定の配列パターン
で離散的に設けられた複数の第２導電型の半導体領域
と、前記半導体領域上に設けられた膜厚の薄い光透過性
の絶縁膜と、前記半導体領域とマトリクス状に交差する
ように所定の配列パターンで前記絶縁膜上に離散的に設
けられた複数の光透過性の電極層と、所定の走査手順で
各々の前記半導体領域に所定の駆動電圧を印加する駆動
手段と、所定の走査手順で各々の前記電極層を活性化
し、各々の前記半導体領域で入射光により誘起され、か
つトンネル効果で前記絶縁膜を通って各対応する前記電
極層に導かれた電荷を収集して映像信号を生成する出力
手段とを有する構成とした。
【００８０】また、本発明の第２の固体撮像素子は、上
記第１の固体撮像素子において、前記半導体基板の主面
上に、前記半導体領域同士を電気的に分離するための絶
縁酸化膜を設けてなる構成とした。
記第１の固体撮像素子において、前記半導体基板の主面
上に、前記半導体領域同士を電気的に分離するための絶
縁酸化膜を設けてなる構成とした。
【００９０】また、本発明の第３の固体撮像素子は、上
記第１または第２の固体撮像素子において、各々の前記
電極層と電気的に並列接続される金属線が前記電極層の
上に層間絶縁膜を介して設けられる構成とした。
記第１または第２の固体撮像素子において、各々の前記
電極層と電気的に並列接続される金属線が前記電極層の
上に層間絶縁膜を介して設けられる構成とした。
【０１００】また、本発明の第４の固体撮像素子は、上
記第１または第２の固体撮像素子において、前記半導体
領域が画素毎に独立して設けられ、所定の組毎に複数の
前記半導体領域と電気的に共通接続される金属線が前記
電極層の上に層間絶縁膜を介して設けられる構成とし
た。
記第１または第２の固体撮像素子において、前記半導体
領域が画素毎に独立して設けられ、所定の組毎に複数の
前記半導体領域と電気的に共通接続される金属線が前記
電極層の上に層間絶縁膜を介して設けられる構成とし
た。
【０１１０】
【発明の実施の形態】以下、図１〜図１１を参照して本
発明の実施例を説明する。
発明の実施例を説明する。
【０１２０】図１および図２に、本発明の一実施例によ
る固体撮像素子の構成を示す。図１はこの固体撮像素子
の要部を模式的に示す平面図であり、図２は図１中の枠
Ａの部分の構造を示す一部断面斜視図である。
る固体撮像素子の構成を示す。図１はこの固体撮像素子
の要部を模式的に示す平面図であり、図２は図１中の枠
Ａの部分の構造を示す一部断面斜視図である。
【０１３０】この固体撮像素子では、ｎ型シリコン基板
１０の表面（主面）に素子分離膜１２を介してストライ
プ状に複数（Ｎ個）のｐ型拡散層１４が形成され、各ｐ
型拡散層１４上に極薄の光透過性の絶縁膜１６が設けら
れ、さらにｐ型拡散層１２と直交するように酸化膜１６
および素子分離膜１２の上に所定の間隔でストライプ状
に複数（Ｍ個）の光透過性の電極層１８が設けられる。
１０の表面（主面）に素子分離膜１２を介してストライ
プ状に複数（Ｎ個）のｐ型拡散層１４が形成され、各ｐ
型拡散層１４上に極薄の光透過性の絶縁膜１６が設けら
れ、さらにｐ型拡散層１２と直交するように酸化膜１６
および素子分離膜１２の上に所定の間隔でストライプ状
に複数（Ｍ個）の光透過性の電極層１８が設けられる。
【０１４０】素子分離膜１２は、たとえばＬＯＣＯＳ法
により形成されるフィールド酸化膜でよい。絶縁膜１６
は、たとえば熱酸化またはＣＶＤにより形成されるシリ
コン酸化膜（ＳｉＯ2 ）でよい。電極層１８は、たとえ
ばＣＶＤにより形成されるｎ型ポリシリコンでよい。
により形成されるフィールド酸化膜でよい。絶縁膜１６
は、たとえば熱酸化またはＣＶＤにより形成されるシリ
コン酸化膜（ＳｉＯ2 ）でよい。電極層１８は、たとえ
ばＣＶＤにより形成されるｎ型ポリシリコンでよい。
【０１５０】各拡散層１４には、垂直走査回路２０の制
御の下で駆動回路２２より負のバイアス電圧または駆動
電圧ＶG が印加される。本実施例では、垂直走査回路２
０および駆動回路２２が駆動手段を構成する。
御の下で駆動回路２２より負のバイアス電圧または駆動
電圧ＶG が印加される。本実施例では、垂直走査回路２
０および駆動回路２２が駆動手段を構成する。
【０１６０】拡散層１４において、各電極層１８と交差
または対向する箇所には点線で示すように空乏（デプレ
ーション）領域３０が形成される。各空乏領域３０に電
極層１８および酸化膜１６を通って光が入射すると、そ
こで入射光の明暗に応じた数の電荷（電子−正孔）が誘
起される。
または対向する箇所には点線で示すように空乏（デプレ
ーション）領域３０が形成される。各空乏領域３０に電
極層１８および酸化膜１６を通って光が入射すると、そ
こで入射光の明暗に応じた数の電荷（電子−正孔）が誘
起される。
【０１７０】絶縁膜１６は、拡散層１４と電極層１８と
の間で量子力学的なダイレクトトンネル現象を起こすほ
どに薄い膜厚で形成される。たとえば熱酸化膜（ＳｉＯ
2 ）で絶縁膜１６を形成した場合は、約５０Å以下の膜
厚でダイレクトトンネル効果が得られ、約３０Å以下の
膜厚で実用上十分なダイレクトトンネル効果が得られ
る。
の間で量子力学的なダイレクトトンネル現象を起こすほ
どに薄い膜厚で形成される。たとえば熱酸化膜（ＳｉＯ
2 ）で絶縁膜１６を形成した場合は、約５０Å以下の膜
厚でダイレクトトンネル効果が得られ、約３０Å以下の
膜厚で実用上十分なダイレクトトンネル効果が得られ
る。
【０１８０】絶縁膜１６におけるダイレクトトンネル効
果によって拡散層１４の空乏領域３０から電極層１８に
移動した電子は、所定の走査制御により増幅回路２４を
介して感知電流として水平走査回路２６に取り込まれ、
水平走査回路２６から映像信号ＶＳとして出力されるよ
うになっている。本実施例では、水平走査回路２６が出
力手段を構成する。
果によって拡散層１４の空乏領域３０から電極層１８に
移動した電子は、所定の走査制御により増幅回路２４を
介して感知電流として水平走査回路２６に取り込まれ、
水平走査回路２６から映像信号ＶＳとして出力されるよ
うになっている。本実施例では、水平走査回路２６が出
力手段を構成する。
【０１９０】このように、本実施例の固体撮像素子で
は、拡散層１４と電極層１８との各交差位置に画素Ｑが
形成される。ここで、図３〜図５につき、各画素Ｑにお
ける光電変換および光電荷取出しの原理を説明する。
は、拡散層１４と電極層１８との各交差位置に画素Ｑが
形成される。ここで、図３〜図５につき、各画素Ｑにお
ける光電変換および光電荷取出しの原理を説明する。
【０２００】図３および図４において、拡散層１４の空
乏領域３０に光が入射すると、光のエネルギーによって
電子（ｅ- ）−正孔（ｈ+ ）対が発生する。これらのキ
ャリアのうち、電子（ｅ- ）は極薄の酸化膜１６をダイ
レクトトンネル効果で通り抜けて電極層１８側へ移動す
る。正孔（ｈ+ ）は拡散層１４側に吸い取られる。
乏領域３０に光が入射すると、光のエネルギーによって
電子（ｅ- ）−正孔（ｈ+ ）対が発生する。これらのキ
ャリアのうち、電子（ｅ- ）は極薄の酸化膜１６をダイ
レクトトンネル効果で通り抜けて電極層１８側へ移動す
る。正孔（ｈ+ ）は拡散層１４側に吸い取られる。
【０２１０】たとえば、１つのモデルとして、酸化膜１
６の膜厚を３０Å、電極層１８の寸法を２ｍｍ、拡散層
１４のシート抵抗を１０〜１５Ωｃｍとし、十分に強い
（10000 arbitary unit (アーヒ゛タリ ユニット)）以上）光を入
射すると、図５に示すような駆動電圧Ｖ−感知電流Ｉの
特性が得られる。
６の膜厚を３０Å、電極層１８の寸法を２ｍｍ、拡散層
１４のシート抵抗を１０〜１５Ωｃｍとし、十分に強い
（10000 arbitary unit (アーヒ゛タリ ユニット)）以上）光を入
射すると、図５に示すような駆動電圧Ｖ−感知電流Ｉの
特性が得られる。
【０２２０】この特性で注目すべきことは、駆動電圧Ｖ
が零でも、つまり拡散層１４と電極層１８との間にバイ
アス電圧が掛からなくても、わずかながら（約１×１０
-8アンペアの）ダイレクトトンネル効果による感知電流
Ｉが流れることである。もっとも、この程度の電流は、
通常の駆動電圧Ｖ（たとえば２ボルト）を印加したとき
に得られる実用上十分な感知電流Ｉ（約１×１０-5アン
ペア）に比較すれば格段に小さい。
が零でも、つまり拡散層１４と電極層１８との間にバイ
アス電圧が掛からなくても、わずかながら（約１×１０
-8アンペアの）ダイレクトトンネル効果による感知電流
Ｉが流れることである。もっとも、この程度の電流は、
通常の駆動電圧Ｖ（たとえば２ボルト）を印加したとき
に得られる実用上十分な感知電流Ｉ（約１×１０-5アン
ペア）に比較すれば格段に小さい。
【０２３０】因に、上記モデルの諸条件のうち酸化膜１
６の膜厚を厚くし、たとえば６５Åにすると、図６に示
すような駆動電圧Ｖ−感知電流Ｉの特性が得られる。こ
の場合の感知電流ＩはFowler−Nordheimトンネル現象に
因るものである。これは、本実施例で利用するトンネル
現象ではない。
６の膜厚を厚くし、たとえば６５Åにすると、図６に示
すような駆動電圧Ｖ−感知電流Ｉの特性が得られる。こ
の場合の感知電流ＩはFowler−Nordheimトンネル現象に
因るものである。これは、本実施例で利用するトンネル
現象ではない。
【０２４０】次に、本実施例の固体撮像素子における動
作を説明する。
作を説明する。
【０２５０】この固体撮像素子では、垂直走査回路２０
の制御の下で１水平ライン周期で順次各拡散層１４に駆
動回路２２よりたとえば−２ボルトの駆動電圧ＶG が印
加される。そして、各拡散層１４に駆動電圧ＶG が印加
される間に、水平走査回路２６が増幅回路２４を介して
各電極層１８を順次（または一度に）選択する。
の制御の下で１水平ライン周期で順次各拡散層１４に駆
動回路２２よりたとえば−２ボルトの駆動電圧ＶG が印
加される。そして、各拡散層１４に駆動電圧ＶG が印加
される間に、水平走査回路２６が増幅回路２４を介して
各電極層１８を順次（または一度に）選択する。
【０２６０】つまり、最初に第１行の拡散層１４に駆動
電圧ＶG が所定時間だけ印加され、この印加期間中に第
１列から第Ｍ列までの電極層１８が順次（または一度
に）選択（活性化）されることで、１水平ライン（第１
行分）の感知電流または映像信号が水平走査回路２６に
取り込まれる。次に、第２行の拡散層１４に駆動電圧Ｖ
G が所定時間だけ印加され、この印加期間中に第１列か
ら第Ｍ列までの電極層１８が順次（または一度に）活性
化されることで、１水平ライン（第２行分）の感知電流
または映像信号が水平走査回路２６に取り込まれる。こ
の動作が第３行〜第Ｎ行の電極層１８についても順次繰
り返されることで、１フレームのラスタ走査が行われ
る。
電圧ＶG が所定時間だけ印加され、この印加期間中に第
１列から第Ｍ列までの電極層１８が順次（または一度
に）選択（活性化）されることで、１水平ライン（第１
行分）の感知電流または映像信号が水平走査回路２６に
取り込まれる。次に、第２行の拡散層１４に駆動電圧Ｖ
G が所定時間だけ印加され、この印加期間中に第１列か
ら第Ｍ列までの電極層１８が順次（または一度に）活性
化されることで、１水平ライン（第２行分）の感知電流
または映像信号が水平走査回路２６に取り込まれる。こ
の動作が第３行〜第Ｎ行の電極層１８についても順次繰
り返されることで、１フレームのラスタ走査が行われ
る。
【０２７０】駆動電圧ＶG を印加された拡散層１４にお
いて、水平走査回路２６により選択された電極層１８と
の交差点に位置する空乏領域３０では、入射光の光量に
応じて電荷（電子−正孔対）が誘起され、電子がダイレ
クトトンネル現象により極薄の絶縁膜１４を通り抜けて
電極層１８側へ移動し、そこから１画素分の感知電流と
して増幅回路２４を介して水平走査回路２６に取り込ま
れる。
いて、水平走査回路２６により選択された電極層１８と
の交差点に位置する空乏領域３０では、入射光の光量に
応じて電荷（電子−正孔対）が誘起され、電子がダイレ
クトトンネル現象により極薄の絶縁膜１４を通り抜けて
電極層１８側へ移動し、そこから１画素分の感知電流と
して増幅回路２４を介して水平走査回路２６に取り込ま
れる。
【０２８０】この際、該空乏領域３０と該電極層１８と
の間では、電子の移動につれて、電位差が駆動電圧（２
ボルト）よりも幾らか低くなる。また、該選択されてい
る電極層１８には他の（駆動電圧ＶG を印加されていな
い）拡散層１４内の空乏領域３０からもダイレクトトン
ネル現象に因る電子が幾らか漏れてくる。しかし、図５
につき上記したように、この漏れ電流は正規の感知電流
と比較して無視できるほど小さい。
の間では、電子の移動につれて、電位差が駆動電圧（２
ボルト）よりも幾らか低くなる。また、該選択されてい
る電極層１８には他の（駆動電圧ＶG を印加されていな
い）拡散層１４内の空乏領域３０からもダイレクトトン
ネル現象に因る電子が幾らか漏れてくる。しかし、図５
につき上記したように、この漏れ電流は正規の感知電流
と比較して無視できるほど小さい。
【０２９０】本実施例の固体撮像素子では、上記のよう
に拡散層１４と電極層１８とが交差する各画素Ｑにおい
て、拡散層１４内の空乏領域３０内で入射光により励起
された電子がダイレクトトンネル現象により絶縁膜１４
を通り抜けて電極層１８に直接取り込まれる点に特徴が
ある。ＣＣＤ撮像素子と異なり、バケツリレーで電荷を
転送する必要はない。したがって、転送用電極、転送用
クロック、転送制御は不要であり、走査部の構成が簡単
になる。また、ＭＯＳ型撮像素子と異なり、各画素にス
イッチング素子を設ける必要もない。したがって、画素
面積が小さくなり、解像度を大幅に向上できる。
に拡散層１４と電極層１８とが交差する各画素Ｑにおい
て、拡散層１４内の空乏領域３０内で入射光により励起
された電子がダイレクトトンネル現象により絶縁膜１４
を通り抜けて電極層１８に直接取り込まれる点に特徴が
ある。ＣＣＤ撮像素子と異なり、バケツリレーで電荷を
転送する必要はない。したがって、転送用電極、転送用
クロック、転送制御は不要であり、走査部の構成が簡単
になる。また、ＭＯＳ型撮像素子と異なり、各画素にス
イッチング素子を設ける必要もない。したがって、画素
面積が小さくなり、解像度を大幅に向上できる。
【０３００】さらに、本実施例の固体撮像素子では、感
知電流がダイレクトトンネル現象に基づいているため、
ブルーミングが効果的に抑制されるという利点もある。
知電流がダイレクトトンネル現象に基づいているため、
ブルーミングが効果的に抑制されるという利点もある。
【０３１０】図７〜図９につき、このブルーミング抑制
効果の仕組みを説明する。
効果の仕組みを説明する。
【０３２０】図７に、本実施例の固体撮像素子の各画素
Ｑにおける入射光の光量−感知電流の特性の一例を示
す。入射光の光量がそれほど多くないときは（１０アーヒ゛
タリユニット以下では）、光量と感知電流とはほぼ比例関係を
保っている。この場合は、図８に示すように、拡散層１
４側で空乏領域３０が拡がり、境界面には反転層が発生
しておらず、空乏領域３０内で発生した電子は速やかに
ダイレクトトンネル現象で絶縁膜１４を通り抜けて電極
層１８へ移動する。
Ｑにおける入射光の光量−感知電流の特性の一例を示
す。入射光の光量がそれほど多くないときは（１０アーヒ゛
タリユニット以下では）、光量と感知電流とはほぼ比例関係を
保っている。この場合は、図８に示すように、拡散層１
４側で空乏領域３０が拡がり、境界面には反転層が発生
しておらず、空乏領域３０内で発生した電子は速やかに
ダイレクトトンネル現象で絶縁膜１４を通り抜けて電極
層１８へ移動する。
【０３３０】ところが、入射光の光量が或る値（１０アー
ヒ゛タリ ユニット）よりも多くなると、感知電流は飽和する。
この状態では、図９に示すように、拡散層１４の表面で
価電子帯に電子（ｅ- ）が溜り、反転層が形成される。
この反転層は、ダイレクトトンネル現象を抑制するよう
に作用する。このように、非常に強い入射光に対しては
感度が下がり、ブルーミングが抑制される。
ヒ゛タリ ユニット）よりも多くなると、感知電流は飽和する。
この状態では、図９に示すように、拡散層１４の表面で
価電子帯に電子（ｅ- ）が溜り、反転層が形成される。
この反転層は、ダイレクトトンネル現象を抑制するよう
に作用する。このように、非常に強い入射光に対しては
感度が下がり、ブルーミングが抑制される。
【０３４０】なお、画素Ｑに光が入射しなくても空乏領
域３０では幾らかの電子−正孔対が発生し、微小な暗電
流が流れる。このような暗電流は、周知の技術で、たと
えばエピタキシャル形成したウエハを用いることで、十
分に低くすることができる。
域３０では幾らかの電子−正孔対が発生し、微小な暗電
流が流れる。このような暗電流は、周知の技術で、たと
えばエピタキシャル形成したウエハを用いることで、十
分に低くすることができる。
【０３５０】上記した実施例による固体撮像素子の構成
および作用は本発明の一例であり、種々の変形が可能で
ある。
および作用は本発明の一例であり、種々の変形が可能で
ある。
【０３６０】たとえば、図１０の変形例では、各電極層
１８にたとえばアルミニウムからなる金属線（膜）３２
が電気的に並列接続されている。各金属線３２は、電極
層１８の上に層間絶縁膜を介して各電極層１８と平行に
設けられ、画素Ｑの領域から外れた箇所でスルーホール
３４を通じて各電極層１８と電気的に接続される。この
ように、導電率の高い金属線３２が各電極層１８に並列
接続されることで、各電極層１８の抵抗が大幅に下げら
れ、走査時間の短縮化がはかれる。
１８にたとえばアルミニウムからなる金属線（膜）３２
が電気的に並列接続されている。各金属線３２は、電極
層１８の上に層間絶縁膜を介して各電極層１８と平行に
設けられ、画素Ｑの領域から外れた箇所でスルーホール
３４を通じて各電極層１８と電気的に接続される。この
ように、導電率の高い金属線３２が各電極層１８に並列
接続されることで、各電極層１８の抵抗が大幅に下げら
れ、走査時間の短縮化がはかれる。
【０３７０】図１１の変形例では、各画素毎に独立（分
離）した拡散層１４’が設けられるとともに、電極層１
８と直交する各列（組）の拡散層１４’，１４’，…に
共通の金属線（膜）３６に電気的に接続されている。各
金属線３６は、電極層１８の上に層間絶縁膜を介して電
極層１８と直交する方向に設けられ、スルーホール３８
を通じて各列の拡散層１４’，１４’，…に電気的に接
続される。駆動回路からの駆動電圧は、各金属線３６を
介して各列の拡散層１４’，１４’，…に印加される。
この構成によると、各画素Ｑの拡散層１４’が分離して
いるため、各画素Ｑから周囲の画素Ｑへの電荷の漏れが
少なく、ブルーミングを一層効果的に防止することがで
きる。また、金属線３６は、各画素Ｑより正孔を効率よ
く引き込む作用があり、各列の画素間での電荷（正孔）
の漏れを防止するため、ブルーミングを抑制する作用も
ある。
離）した拡散層１４’が設けられるとともに、電極層１
８と直交する各列（組）の拡散層１４’，１４’，…に
共通の金属線（膜）３６に電気的に接続されている。各
金属線３６は、電極層１８の上に層間絶縁膜を介して電
極層１８と直交する方向に設けられ、スルーホール３８
を通じて各列の拡散層１４’，１４’，…に電気的に接
続される。駆動回路からの駆動電圧は、各金属線３６を
介して各列の拡散層１４’，１４’，…に印加される。
この構成によると、各画素Ｑの拡散層１４’が分離して
いるため、各画素Ｑから周囲の画素Ｑへの電荷の漏れが
少なく、ブルーミングを一層効果的に防止することがで
きる。また、金属線３６は、各画素Ｑより正孔を効率よ
く引き込む作用があり、各列の画素間での電荷（正孔）
の漏れを防止するため、ブルーミングを抑制する作用も
ある。
【０３８０】また、上記実施例では、各画素Ｑの光電変
換部を構成する空乏領域３０をｐ型拡散層１４内に形成
するようにしたが、ｎ型拡散層でも可能である。ただ
し、その場合は、バイアス電圧または駆動電圧を逆方向
に、つまり電極層１８に対して拡散層１４が正の電位と
なるように印加することとなる。上記実施例ではｎ型シ
リコン基板を用いたが、ｐ型シリコン基板を用いてもよ
い。また、電極層１８の材質もポリシリコンに限るもの
ではなく、たとえばＩＴＯ（インシ゛ウム・チタン・オキサイト゛)のよう
な透明電極を用いてもよい。絶縁膜１６に、ＳｉＯ2 膜
以外の材質たとえばＳｉＮx 膜を用いることも可能であ
る。走査部の構成、特に駆動手段および出力手段の構成
も上記実施例のものに限定されず、種々の回路構成が可
能である。
換部を構成する空乏領域３０をｐ型拡散層１４内に形成
するようにしたが、ｎ型拡散層でも可能である。ただ
し、その場合は、バイアス電圧または駆動電圧を逆方向
に、つまり電極層１８に対して拡散層１４が正の電位と
なるように印加することとなる。上記実施例ではｎ型シ
リコン基板を用いたが、ｐ型シリコン基板を用いてもよ
い。また、電極層１８の材質もポリシリコンに限るもの
ではなく、たとえばＩＴＯ（インシ゛ウム・チタン・オキサイト゛)のよう
な透明電極を用いてもよい。絶縁膜１６に、ＳｉＯ2 膜
以外の材質たとえばＳｉＮx 膜を用いることも可能であ
る。走査部の構成、特に駆動手段および出力手段の構成
も上記実施例のものに限定されず、種々の回路構成が可
能である。
【０３９０】
【発明の効果】以上説明したように、本発明の固体撮像
素子によれば、半導体基板の主面に離散的に設けられた
半導体領域と、この半導体領域の上に設けられた膜厚の
薄い絶縁膜と、この絶縁膜の上に設けられた電極層とで
画素を構成し、半導体領域に形成される空乏領域内で入
射光により励起された電荷をトンネル現象により絶縁膜
を通して電極層に移し、所定の走査手順で電極層上の電
荷を収集して映像信号を得るようにしたので、構成の簡
易化、ブルーミングの防止、解像度の向上等を容易に実
現することができる。
素子によれば、半導体基板の主面に離散的に設けられた
半導体領域と、この半導体領域の上に設けられた膜厚の
薄い絶縁膜と、この絶縁膜の上に設けられた電極層とで
画素を構成し、半導体領域に形成される空乏領域内で入
射光により励起された電荷をトンネル現象により絶縁膜
を通して電極層に移し、所定の走査手順で電極層上の電
荷を収集して映像信号を得るようにしたので、構成の簡
易化、ブルーミングの防止、解像度の向上等を容易に実
現することができる。
【図１】本発明の一実施例による固体撮像素子の構成を
模式的に示す平面図である。
模式的に示す平面図である。
【図２】図１中の枠Ａの部分の構造を示す一部断面斜視
図である。
図である。
【図３】実施例による固体撮像素子の各画素における光
電変換および光電荷取出しの原理を説明するための模式
的な部分断面図である。
電変換および光電荷取出しの原理を説明するための模式
的な部分断面図である。
【図４】実施例による固体撮像素子の各画素における光
電変換および光電荷取出しの原理を説明するためのエネ
ルギーバンド図である。
電変換および光電荷取出しの原理を説明するためのエネ
ルギーバンド図である。
【図５】実施例による固体撮像素子の各画素における光
電変換および光電荷取出しの原理を説明するための駆動
電圧−感知電流特性の一例を示す図である。
電変換および光電荷取出しの原理を説明するための駆動
電圧−感知電流特性の一例を示す図である。
【図６】実施例による固体撮像素子の各画素における絶
縁膜の膜厚を所定値以上厚くした場合に得られる参考例
としての駆動電圧−感知電流特性を示す図である。
縁膜の膜厚を所定値以上厚くした場合に得られる参考例
としての駆動電圧−感知電流特性を示す図である。
【図７】実施例の固体撮像素子の各画素における入射光
の光量−感知電流の特性の一例を示す図である。
の光量−感知電流の特性の一例を示す図である。
【図８】図７の特性曲線の比例領域における作用を説明
するためのエネルギーバンド図である。
するためのエネルギーバンド図である。
【図９】図７の特性曲線の飽和領域における作用を説明
するためのエネルギーバンド図である。
するためのエネルギーバンド図である。
【図１０】一変形例による要部の構成を示す部分平面図
である。
である。
【図１１】別の変形例による要部の構成を示す部分平面
図である。
図である。
【図１２】ＣＣＤ撮像素子の構成を模式的に示す図であ
る。
る。
【図１３】ＭＯＳ撮像素子の画素の構成を模式的に示す
図である。
図である。
１０ ｎ型シリコン基板 １２ 素子分離膜 １４ ｐ型拡散領域 １６ 絶縁膜 １８ 電極層 ２０ 垂直走査回路 ２２ 駆動回路 ２４ 増幅回路 ２６ 水平走査回路 ３０ 空乏領域 ３２ 金属線 ３４ スルーホール ３６ 金属線 ３８ スルーホール
Claims (4)
- 【請求項１】 第１導電型の半導体基板と、 前記半導体基板の主面に所定の配列パターンで離散的に
設けられた複数の第２導電型の半導体領域と、 前記半導体領域上に設けられた膜厚の薄い光透過性の絶
縁膜と、 前記半導体領域とマトリクス状に交差するように所定の
配列パターンで前記絶縁膜上に離散的に設けられた複数
の光透過性の電極層と、 所定の走査手順で各々の前記半導体領域に所定の駆動電
圧を印加する駆動手段と、 所定の走査手順で各々の前記電極層を活性化し、各々の
前記半導体領域で入射光により誘起され、かつトンネル
効果で前記絶縁膜を通って各対応する前記電極層に導か
れた電荷を収集して映像信号を生成する出力手段とを有
する固体撮像素子。 - 【請求項２】 前記半導体基板の主面上に相隣接する前
記半導体領域同士を電気的に分離するための絶縁酸化膜
が設けられることを特徴とする請求項１に記載の固体撮
像素子。 - 【請求項３】 各々の前記電極層と電気的に並列接続さ
れる金属線が前記電極層の上に層間絶縁膜を介して設け
られることを特徴とする請求項１または２に記載の固体
撮像素子。 - 【請求項４】 前記半導体領域が画素毎に独立して設け
られ、所定の組毎に複数の前記半導体領域と電気的に共
通接続される金属線が前記電極層の上に層間絶縁膜を介
して設けられることを特徴とする請求項１または２に記
載の固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8197132A JPH1027896A (ja) | 1996-07-08 | 1996-07-08 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8197132A JPH1027896A (ja) | 1996-07-08 | 1996-07-08 | 固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1027896A true JPH1027896A (ja) | 1998-01-27 |
Family
ID=16369292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8197132A Withdrawn JPH1027896A (ja) | 1996-07-08 | 1996-07-08 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1027896A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534808B2 (en) | 2000-01-19 | 2003-03-18 | Texas Instruments Incorporated | Metal-insulator-semiconductor photocell and imager |
-
1996
- 1996-07-08 JP JP8197132A patent/JPH1027896A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534808B2 (en) | 2000-01-19 | 2003-03-18 | Texas Instruments Incorporated | Metal-insulator-semiconductor photocell and imager |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI278108B (en) | Back-illuminated type solid-state imaging device and method of manufacturing the same | |
| EP2980852B1 (en) | Solid-state image sensing element and imaging system | |
| US5115458A (en) | Reducing dark current in charge coupled devices | |
| US7663167B2 (en) | Split transfer gate for dark current suppression in an imager pixel | |
| KR900005875B1 (ko) | 고체 촬성 소자 | |
| JPH09266296A (ja) | 固体撮像装置 | |
| JP3416432B2 (ja) | 光電変換装置及びその駆動方法 | |
| EP0453530B1 (en) | Solid-state image sensor | |
| JP3718103B2 (ja) | 固体撮像装置とその駆動方法、およびこれを用いたカメラ | |
| JPH1027896A (ja) | 固体撮像素子 | |
| JPS6160592B2 (ja) | ||
| US6232589B1 (en) | Single polysilicon CMOS pixel with extended dynamic range | |
| WO1991003840A1 (en) | Reducing dark current in charge coupled devices | |
| JP3180742B2 (ja) | Ｃｃｄ型固体撮像装置及びその製造方法 | |
| JP2006210680A (ja) | 固体撮像素子 | |
| JP2007324304A (ja) | 固体撮像素子及び撮像装置 | |
| JPH0992809A (ja) | 固体撮像装置 | |
| JP2825075B2 (ja) | 固体撮像素子とその駆動方法 | |
| JPS62206878A (ja) | 固体撮像素子 | |
| JPH04274367A (ja) | 固体撮像装置 | |
| JP2003258234A (ja) | 固体撮像素子および固体撮像素子の駆動方法 | |
| JPH05190828A (ja) | 固体撮像素子 | |
| JPH05243546A (ja) | 固体撮像装置 | |
| JP2007201092A (ja) | 固体撮像素子及びその駆動方法 | |
| JP2004088044A (ja) | 固体撮像装置およびその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031007 |