JPH1027913A

JPH1027913A - 半導体装置およびその作製方法

Info

Publication number: JPH1027913A
Application number: JP19964496A
Authority: JP
Inventors: Kouyuu Chiyou; 宏勇張; Satoshi Teramoto; 聡寺本
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1996-07-09
Filing date: 1996-07-09
Publication date: 1998-01-27

Abstract

(57)【要約】【目的】本質的に位置合わせ精度に誤差が存在する場
合に、高抵抗領域の寸法の誤差による影響を抑制し、チ
ラツキのない画質を得る。【構成】チャネル領域１０７を挟むようにして、高抵
抗領域１０２と１０３を備え、またチャネル領域１０９
を挟むようにして、高抵抗領域１０８と１１０を備えた
構成とする。この時、高抵抗領域１０２と１０３との寸
法、及び高抵抗領域１０８と１１０との寸法が作製時の
位置合わせ誤差により異なるものとなることを前提とす
る。チャネル領域の数を偶数個とすることで、上記位置
合わせ誤差が発生しても、薄膜トランジスタの動作の対
称性を確保することができる。そして、画素電極１１４
に書き込まれる情報に上記対称性の乱れの影響が及ばな
いようにすることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本明細書で開示する発明は、
薄膜トランジスタの構成に関する。特に、等価的に複数
の薄膜トランジスタが直列に接続された構成を有する薄
膜トランジスタの構造に関する。

【０００２】

【従来の技術】従来よりガラス基板や石英基板上に形成
される薄膜トランジスタが知られている。薄膜トランジ
スタは液晶表示装置や各種集積回路に利用することがで
きる。特に大面積のアクティブマトリクス型の液晶表示
装置に利用する技術が知られている。

【０００３】アクティブマトリクス型の液晶表示装置
は、数百×数百という数でマトリクス状に画素電極が配
置され。さらにその画素電極のそれぞれに対して薄膜ト
ランジスタが配置された構成を有している。この画素電
極のそれぞれに配置された薄膜トランジスタは、画素電
極への電荷の出入りを制御する機能を有している。

【０００４】上記画素電極のそれぞれに個別に配置（画
素電極に接続）された薄膜トランジスタは、所定の時間
において画素電極に電荷を保持させるための機能が最も
重視される。具体的には、ＯＦＦ動作時におけるリーク
電流が少ない特性が特に要求される。

【０００５】図４に示すのは、アクティブマトリクス回
路における１画素の部分を拡大した上面図である。

【０００６】図４において、１１がゲイト線であり、１
２がソース線である。ゲイト線１１とソース線１２と
は、アクティブマトリクス回路において格子状に配置さ
れている。

【０００７】薄膜トランジスタは、ソース領域１３、ド
レイン領域１４、チャネル領域１７（ゲイト線１１から
延在したゲイト電極１８の下部に存在する）、低濃度不
純物領域１５と１６、で構成される活性層（島状の半導
体層）を主要な構成要素としている。

【０００８】ドレイン領域１４には画素電極１９が接続
されている。画素電極には、ゲイト電極１８に印加され
る信号により選択された電荷（画像信号に対応した電荷
量を有する）がソース線１２から流入する。

【０００９】１５、１６で示される低濃度不純物領域
は、ソース領域１３やドレイン領域１４に比較して、よ
り低い濃度で一導電型を付与する不純物を含んでいる。

【００１０】低濃度不純物領域を設けるのは、低ＯＦＦ
電流特性を得るためである。図４には、１５と１６で示
される２つの低濃度不純物領域が示されている。ＯＦＦ
電流値の低減に寄与するのは、主にドレイン領域１４側
の低濃度不純物領域１６である。

【００１１】薄膜トランジスタにおいて、ＯＦＦ電流が
発生するのは、特公平３−３８７５５号公報に記載され
ているように、ＯＦＦ動作時においてチャネル領域とド
レイン領域との間に形成される強電界に起因する。

【００１２】チャネル領域とドレイン領域との間に配置
された低濃度不純物領域（通常ＬＤＤ（ライトドープド
レイン領域と称される））は、上記強電界を緩和させ、
それによりＯＦＦ動作時におけるリーク電流を値を小さ
くすることができる。（上記特公平３−３８７５５号公
報の記載参照）

【００１３】

【発明が解決しようとする課題】液晶表示装置において
は、画素電極に印加される電圧はその極性が所定の周期
でもって反転される。これは、液晶材料の劣化を防ぐた
めの工夫である。（ＤＣ電圧を印加し続けると、表示が
焼きついてしまう現象が生じる）

【００１４】上記のような極性を反転させる動作を行わ
す場合（反転動作という）、図４に示すような構成にお
けるソース領域１３とドレイン領域１４の役割は、機能
的な観点からは反転するものとなる。ここでは、便宜上
１３をソース領域、１４をドレイン領域と定義する。

【００１５】低濃度不純物領域１５及び１６を形成する
には、レジストマスクを利用して活性層に対する不純物
イオンの注入量を選択的に異ならせる方法が利用され
る。

【００１６】この場合、フォトリソグラフィー工程にお
けるマスク合わせ精度のズレに起因して、低濃度不純物
領域１５と１６の寸法が僅かに異なってしまう状態が発
生する。

【００１７】実際問題として、各低濃度不純物領域の寸
法は、ソース／ドレイン間を結ぶ線方向の長さにして２
μｍ程度以下である。

【００１８】一方、今後の大面積画面に対応する大面積
ガラス基板（例えば４５０ｍｍ×６００ｍｍ角のガラス
基板）を用いた場合には、ガラス基板自身の収縮や露光
装置の光学系の問題から、マスク合わせ精度は最悪の場
合１〜２μｍ程度となってしまう。

【００１９】このような場合、例えば低濃度不純物領域
１５と１６の寸法が大きく異なるものとなる。具体的に
は、設定された寸法に対して５０％以上の誤差が生じて
しまう。

【００２０】その結果、それぞれの低濃度不純物領域が
有する抵抗も異なることになる。ＯＮ動作時において
は、低濃度不純物領域の示す抵抗は活性層中において相
対的に高いものとなる。従って、上記２つの低濃度不純
物領域の抵抗の違いによる影響も大きなものとなる。

【００２１】このような状況において、液晶を駆動する
ための信号電圧の極性が反転すると、極性の反転時にお
ける動作のバランスが崩れてしまう。

【００２２】例えば、図４に示す薄膜トランジスタをＮ
チャネル型とする。また、低濃度不純物領域は１６だけ
が存在しているとする。（１５の低濃度不純物領域が存
在しないものとする）

【００２３】この状況において、ソース領域１３の電位
がグランドレベル（または所定の定電位）に比較して低
い状態を考える。この場合、ＯＮ動作によってソース領
域１３からドレイン領域１４にキャリアである電子が移
動する。（動作状態Ａ）

【００２４】他方、上記動作状態Ａに対してソース線１
２から供給される信号電圧の極性が反転した場合を考え
る。この状態においては、ＯＮ動作によってドレイン領
域１４からソース領域１３にキャリアである電子が移動
する。（動作状態Ｂ）

【００２５】この反転した動作状態Ｂにおいては、ソー
ス領域１３とドレイン領域１４の役割は、動作状態Ａに
対して逆転したものとなる。

【００２６】この場合は、ドレイン領域側だけに低濃度
不純物領域１６が配置された状況を考えている。従っ
て、上記動作状態Ａと動作状態Ｂとでは、薄膜トランジ
スタの動作インピーダンスは異なるものとなる。

【００２７】このことは、２つの動作状態において、移
動するキャリアの経路が異なることに起因する。即ち、
動作状態Ａにおいては、キャリア（電子）は、ソース領
域１３からチャネル領域１７に入り（この場合、１５の
領域は存在しないものと設定してある）、さらに低濃度
不純物領域１６を通過して、ドレイン領域１４に至る経
路を移動する。

【００２８】他方、動作状態Ｂにおいては、キャリア
（電子）は、ドレイン領域１４から低濃度不純物領域１
６を通過してチャネル領域１７に入り、ドレイン領域１
４に至る経路を移動する。

【００２９】絶縁ゲイト型の電界効果トランジスタにお
いては、低濃度不純物領域のような高抵抗領域がチャネ
ルに対してキャリアの流入側にあるのか、あるいは流出
側にあるのか、ということは、動作状態に大きな違いを
与える。

【００３０】従ってこのような場合、ソース線１２から
供給される信号電圧の極性が反転することで、薄膜トラ
ンジスタの動作状態は異なるものとなる。これは、ドレ
イン領域１４側だけに低濃度不純物領域が配置されてい
ることに起因する。（ここではそのような設定としてい
る）

【００３１】この現象は、低濃度不純物領域１５と１６
の寸法が異なる場合にも同様に発生する。

【００３２】このような状況においては、画素に同じ情
報を書き込もうとしても、その極性が反転することによ
り、薄膜トランジスタの動作状況が異なるものとなり、
それに対応して情報の書込み状態も違ったものとなる。

【００３３】１画素に注目すれば、普通極性の反転は毎
回の書込み毎に行われる。例えば、１画素への書き込み
は、１秒間に３０回行われる。従って、上記薄膜トラン
ジスタの動作の非対称性は毎秒３０回発生する。

【００３４】このような場合、同じ情報を書込み続けよ
うとしても、１秒間に３０回の割合で書き込まれる情報
に違いが発生する。この書き込まれる情報の違いは、フ
リッカーと呼ばれる画面のチラツキの要因となる。

【００３５】本明細書で開示する発明は、前述した不可
避に発生してしまうマスク合わせのズレに起因して生じ
る、極性反転動作時における薄膜トランジスタのアンバ
ンラス動作の問題を解決し、表示される画像のチラツキ
を抑制する技術を提供することを課題とする。

【００３６】

【課題を解決するための手段】本明細書で開示する発明
の一つは、図１（Ａ）にその具体的な構成例を示すよう
に、活性層中に、ソース領域１０４及びドレイン領域１
１１と、偶数個のチャネル領域１０７及び１０９と、前
記偶数個のチャネル領域のそれぞれにおいて各チャネル
領域を挟んで配置された一対の高抵抗領域１０２及び１
０３、さらに１０８及び１１０と、が形成され、前記高
抵抗領域は、前記ソース及びドレイン領域に比較して高
抵抗を有し、前記各チャネル領域を挟んで配置された一
対の高抵抗領域１０２と１０３、及び１０８と１１０の
寸法は、互いに異なっていることを特徴とする。

【００３７】上記構成は、本質的に作製時の位置合わせ
誤差により、高抵抗領域１０２と１０３の配置位置がズ
レてしまった場合を前提としている。この位置合わせの
ズレは、フォトリソグラフィー工程を利用した非自己整
合プロセスを利用した場合に発生する。

【００３８】即ち、上記構成は、フォトマスクの配置に
際する位置合わせ精度の問題や、露光時における分解能
の問題から、発生する位置合わせのズレを前提としてい
る。

【００３９】またここで問題となる位置ズレは、図１
（Ａ）のＡ−Ａ’で切り取られる断面の面方向（面に平
行な方向）におけるものである。この位置ズレは、薄膜
トランジスタの動作時におけるキャリアの移動方向に概
略一致する。また、この位置ズレは、マスク合わせ時の
回転方向のズレによっても生じる。

【００４０】なお、Ａ−Ａ’で切り取られる断面の面に
垂直な方向における位置ズレは、本明細書で開示する発
明には関係しない。

【００４１】上記構成を採用することの効果は、位置合
わせ誤差により、一対の高抵抗領域の寸法の違いが５０
％以上となる場合に特に顕著に得られる。

【００４２】高抵抗領域としては、ソース及びドレイン
領域に比較して低濃度に一導電型を付与する不純物が含
まれた一導電型を有する低濃度不純物領域を挙げること
ができる。一般にドレイン領域側に配置された低濃度不
純物領域がＬＤＤ（ライトドープドレイン領域）と称さ
れる。

【００４３】一導電型を付与する不純物の含有濃度がソ
ース及びドレイン領域よりも低ければ、当然その抵抗は
高くなる。具体的には、その導電率は低くなり、シート
抵抗は高くなる。

【００４４】また、高抵抗領域としては、一導電型を付
与する不純物イオンをドーピングしないで、真性または
実質的に真性な領域を利用することもできる。これは、
オフセットゲイト領域やオフセット領域と称される。こ
の領域はソース／ドレイン領域としても機能せず、また
チャネル領域としても機能しない。この領域の作用も上
述した低濃度不純物領域と同様な機能を有する。

【００４５】他の発明の構成は、図１（Ａ）にその具体
的な構成例を示すように、偶数個のチャネル領域１０７
及び１０９と、前記偶数個のチャネル領域のそれぞれに
おいて各チャネル領域を挟んで配置された一対の高抵抗
領域１０２及び１０３、さらに１０８及び１１０と、ソ
ース領域１０４及びドレイン領域１１１と、を少なくと
も有し、前記高抵抗領域は、前記ソース及びドレイン領
域に比較して高抵抗を有し、前記一対の高抵抗領域の寸
法は、一方（例えば１０２）が所定の寸法より大きく、
他方（例えば１０３）が所定の寸法より小さいことを特
徴とする。

【００４６】上記構成は、図２に示すように、レジスト
マスク２０３の位置合わせ誤差により、１０８及び１１
０で示されるチャネル領域１０９を挟んで配置された高
抵抗領域（図２の場合は低濃度不純物領域）の寸法が、
所定の寸法よりズレてしまった場合を前提としている。

【００４７】図２に示すようなレジストマスク２０３の
位置合わせのズレが発生した場合、１０８の領域はその
寸法が所定の寸法より大きくなり、１１０の領域はその
寸法が所定の寸法より小さくなる。なお、図２に示す場
合では、所定の寸法が実現した場合、１０８の領域と１
１０の領域の寸法とは同じになる。

【００４８】所定の寸法よりズレているかどうかは、多
数の完成品を比較すれば明らかになる。例えば、全ての
完成品について、図２（Ｃ）に示すような状態、即ち、
高抵抗領域（この場合は低濃度不純物領域）１０８と１
１０との寸法比が概略同じであるような構造が観察され
る場合、それは本質的なマスク合わせ時のズレによって
生じたものではなく、そもそもがそのような構成であっ
たということになる。

【００４９】即ち、上記構成は、ロット毎にマスク合わ
せ誤差のバラツキが存在することを前提としている。

【００５０】他の発明の構成は、偶数個のチャネル領域
と、前記偶数個のチャネル領域のそれぞれにおいて各チ
ャネル領域を挟んで配置された一対の高抵抗領域と、ソ
ース及びドレイン領域と、を少なくとも具備した活性層
を有し、前記高抵抗領域は、前記ソース及びドレイン領
域に比較して高抵抗を有し、前記一対の高抵抗領域の寸
法は作製時の位置合わせ誤差により、一方が所定の寸法
より大きく、他方が所定の寸法より小さいことを特徴と
する。

【００５１】他の発明の構成は、具体的な構成例を図１
（Ａ）に示すように、活性層中に、ソース領域１０４及
びドレイン領域１１１と、偶数個（この場合は２個）の
チャネル領域１０７及び１０９と、前記ソース及びドレ
イン領域に比較して高抵抗を有した複数の高抵抗領域
（この場合は低濃度不純物領域）１０２、１０３、１０
８、１１０と、を有し、前記高抵抗領域の寸法は本質的
な位置合わせ誤差を有し、前記高抵抗領域に着目した場
合における前記ソース領域１０４から前記ドレイン領域
１１１へと至る経路と前記ドレイン領域１１１から前記
ソース領域１０４へと至る経路とが等しいまたは概略等
しいことを特徴とする。

【００５２】図１（Ａ）に示す構成においては、高抵抗
領域１０２と１０３は本質的な位置合わせ誤差により、
その寸法が互いに異なってしまっている。この本質的な
位置合わせ誤差は、高抵抗領域を形成する際におけるマ
スク合わせ時の位置合わせ誤差に起因する。

【００５３】高抵抗領域に着目した場合におけるソース
領域１０４からドレイン領域１１１への経路は、（１）ソース領域１０４（２）高抵抗領域（低濃度不純物領域）１０３（３）チャネル領域１０７（４）高抵抗領域（低濃度不純物領域）１０２（５）Ｎ⁺型領域１０１（６）高抵抗領域（低濃度不純物領域）１０８（７）チャネル領域１０９（８）高抵抗領域（低濃度不純物領域）１１０（９）ドレイン領域１１１となる。

【００５４】他方、ドレイン領域１１１からソース領域
１０４への経路は、（１）ドレイン領域１１１（２）高抵抗領域（低濃度不純物領域）１１０（３）チャネル領域１０９（４）高抵抗領域（低濃度不純物領域）１０８（５）Ｎ⁺型領域１０１（６）高抵抗領域（低濃度不純物領域）１０２（７）チャネル領域１０７（８）高抵抗領域（低濃度不純物領域）１０３（９）ソース領域１０４となる。

【００５５】ここで、高抵抗領域１０２と１０８の示す
抵抗は同じと見なせる。また、１０３と１１０の抵抗も
同じと見なせる。この関係は、高抵抗領域の形成時にお
ける位置合わせ誤差には実質上依存しない。

【００５６】従って、上記２つの経路は同じものと見な
せる。

【００５７】他の発明の構成は、偶数個のチャネル領域
と、前記チャネル領域のそれぞれを挟んで配置された一
対の高抵抗領域と、ソース及びドレイン領域と、を少な
くとも具備した活性層を有した半導体装置の作製方法で
あって、一対の高抵抗領域は、非自己整合的に行われる
不純物イオンのドーピングにより一方が所定の寸法より
大きく、他方が所定の寸法より小さく形成されることを
特徴とする。

【００５８】

【発明の実施の形態】図１（Ａ）に示すように、本質的
にその寸法に誤差が生じている高抵抗領域１０３と１０
２、さらに１１０と１０８とを備えた薄膜トランジスタ
において、ソース領域１０４側からドレイン領域１１１
への経路における上記高抵抗領域の存在と、ドレイン領
域１１１側からソース領域１０４への経路における上記
高抵抗領域の存在とが同じ配置状態になるようにする。

【００５９】即ち、チャネルの数を偶数個とし、１０２
や１０３で示される一対の高抵抗領域の寸法が位置合わ
せ誤差のために異なってしまった場合であっても、その
影響が上記２つの経路において異ならないようにする。

【００６０】このようにすることで、ソース線１０６か
ら供給される信号電圧が反転した場合であっても、画素
電極１１４に書き込まれる情報に上記位置合わせ誤差の
影響ができることを抑制することができる。具体的に
は、上記位置合わせ誤差に起因して、画像のチラツキが
生じてしまうことを抑制することができる。

【００６１】

【実施例】

〔実施例１〕図１（Ａ）に本実施例の概略の構成の上面
図を示す。図１（Ａ）に示すのは、アクティブマトリク
ス型の液晶表示装置の１画素の部分を上面から見た状態
である。

【００６２】本実施例に示す構成は、高抵抗領域（ここ
では低濃度不純物領域）の形成位置がずれても、その影
響により反転動作時における薄膜トランジスタの動作に
非対称性が現れないものとしたことを特徴とする。

【００６３】本実施例に示す薄膜トランジスタは、等価
的に２つの薄膜トランジスタが直列に接続され、共通の
ゲイト電極を備えた構成を有している。

【００６４】図１（Ａ）において、１０６がソース線で
ある。このソース線１０６には画素電極１１４に書込む
べき画像信号が供給される。このソース線１０６に供給
される画像信号は薄膜トランジスタで選択され、画素電
極１１４に画像情報に対応した所定の情報が書き込まれ
る。

【００６５】１１３がゲイト線である。ゲイト線１１３
には、薄膜トランジスタをＯＮ／ＯＦＦさせるための信
号が供給される。ゲイト線１１３の活性層と交差する部
分はゲイト電極として機能する。

【００６６】ソース線１０６とゲイト線１１３とは数百
×数百の数でもってアクティブマトリクス回路に格子状
に配置されている。そして、その交点付近は、全て図１
（Ａ）に示すような構成を有している。

【００６７】活性層は、１０４、１０３、１０７、１０
２、１０１、１０８、１０９、１１０、１１１で示され
る各領域でもって構成される島状のパターンである。

【００６８】１０４、１０１、１１１で示される領域
は、Ｎ型（強いＮ型を有しているという意味でＮ⁺型と
表示する）を有している。（本実施例ではＮチャネル型
の例を示す）

【００６９】ここでは、１０４の領域をソース領域、１
１１の領域をドレイン領域と定義する。

【００７０】１０３、１０２、１０８、１１０で示され
るのは高抵抗領域となる低濃度不純物領域である。これ
ら領域は、１０４、１０１、１１１で示される領域に比
較して、より弱いＮ型（Ｎ^-型と表示する）を有してい
る。

【００７１】即ち、１０３、１０２、１０８、１１０で
示される高抵抗領域は、ソース領域１０４及びドレイン
領域１１１よりも含まれる導電型を付与する不純物の濃
度が低いものとなっている。

【００７２】本実施例においては、高抵抗領域１０２の
寸法（キャリアの移動方向における寸法）と高抵抗領域
１０３との寸法は異なるものとなっている。また、高抵
抗領域１０８の寸法と高抵抗領域１１０の寸法は互いに
異なるものとなっている。

【００７３】これは、高抵抗領域の形成時におけるマス
ク合わせ精度の誤差に起因する。本実施例ではマスク合
わせ精度のズレが存在することを前提とした構成が示さ
れている。

【００７４】１０５はソース領域１０４とソース線１０
６とのコンタクト部である。また、１１２はドレイン領
域１１１と画素電極１１４とのコンタクト部である。

【００７５】本実施例に示す構成においては、ソース線
１０６に供給される信号電圧の極性が反転しても薄膜ト
ランジスタの動作の対称性が維持される。

【００７６】例えば、基準電位に対して、ソース領域１
０４に低い電圧（負の電圧）を加えた状態を考える。
（動作状態Ａ）

【００７７】他方、基準電位に対して、ソース領域１０
４に高い電圧（正の電圧）を加えた状態を考える。（動
作状態Ｂ）

【００７８】上記２つの状態では、キャリアの移動方向
は逆になる。そしてそれに対応して、ソース領域１０４
とドレイン領域１１１との役割は逆転する。

【００７９】この場合、移動するキャリアの経路を考え
ると、その経路の対称性は保たれている。

【００８０】即ち、動作状態Ａにおいては、キャリア
（電子）は、（１）ソース領域１０４（２）高抵抗領域（低濃度不純物領域）１０３（３）チャネル領域１０７（４）高抵抗領域（低濃度不純物領域）１０２（５）Ｎ⁺型領域１０１（６）高抵抗領域（低濃度不純物領域）１０８（７）チャネル領域１０９（８）高抵抗領域（低濃度不純物領域）１１０（９）ドレイン領域１１１といった経路で移動する。

【００８１】他方、動作状態Ｂにおいては、キャリア
（電子）は、（１）ドレイン領域１１１（２）高抵抗領域（低濃度不純物領域）１１０（３）チャネル領域１０９（４）高抵抗領域（低濃度不純物領域）１０８（５）Ｎ⁺型領域１０１（６）高抵抗領域（低濃度不純物領域）１０２（７）チャネル領域１０７（８）高抵抗領域（低濃度不純物領域）１０３（９）ソース領域１０４といった経路で移動する。

【００８２】ここで、高抵抗領域１０２と１０８はほぼ
同じ抵抗を示すと見なすことができる。即ち、１０２と
１０８の領域は、キャリアの移動に際してほぼ同じ抵抗
を示すものと見なせる。

【００８３】一方で、高抵抗領域１０３と１１０もほぼ
同じ抵抗を示すと見なすことができる。即ち、高抵抗領
域１０３と１１０は、キャリアに移動に際してほぼ同じ
抵抗を示すものと見なせる。

【００８４】従って、高抵抗領域に着目して、上記２つ
の動作状態におけるキャリアに移動経路を考えた場合、
その移動経路は同じものと見なせる。従って、動作状態
Ａと動作状態Ｂとは同じ動作状態であると見ることがで
きる。

【００８５】図からは明らかでないが、現実には１０５
や１１２で示されるコンタクトの形成位置のズレも存在
する。

【００８６】しかし、ソース領域１０４やドレイン領域
１１１の抵抗は、高抵抗領域（低濃度不純物領域）に比
較して低抵抗（１桁以上導電率は高い）であるので、コ
ンタクト位置のズレによる動作への影響はほとんど問題
とならない。

【００８７】従って、コンタクト位置のズレが存在して
も、ソース線１０６に供給される信号電圧の極性が反転
した場合における動作状態の対称性は確保される。

【００８８】以上のように本実施例に示す構成を採用す
ることにより、反転動作時における薄膜トランジスタの
非対称動作に起因する表示のチラツキを抑制することが
できる。

【００８９】図１（Ｂ）に示すのは、図１（Ａ）に示す
場合とは異なった方向にマスクがずれてしまった場合の
例である。即ち、高抵抗領域１０２、１０３、１０８、
１１０を形成するためのレジストマスクの配置に際し
て、図１（Ａ）の場合とは逆に図面下側の方向にマスク
の配置位置がずれてしまった場合の例である。

【００９０】この場合も、高抵抗領域に着目した場合に
おけるソース領域１０４からドレイン領域１１１へと移
動するキャリアの経路と、ドレイン領域１１１からソー
ス領域１０１へと移動するキャリアの経路とは同じにな
る。

【００９１】従って、この場合も反転動作時における対
称性は確保される。

【００９２】このようにマスク合わせ時の位置ズレが存
在した場合において、ソース領域（ソース電極）に加え
られる信号電圧の極性が反転しても薄膜トランジスタの
動作の対称性を保つことができる。そして、そのことに
よりチラツキのない表示を行うことができる。

【００９３】〔実施例２〕本実施例では、実施例１に示
す構成の作製工程の概略を示す。本実施例で示すのは、
図１（Ａ）のＡ−Ａ’で切った断面の作製工程である。

【００９４】図２は図１（Ａ）のＡ−Ａ’で切った断面
の作製工程である。なお、図１と同じ符号は図１と同じ
箇所を示す。またその詳細は実施例１に示したものと同
じである。

【００９５】まずガラス基板２０１上に図示しない下地
膜を成膜する。ここでは、下地膜として酸化珪素膜をス
パッタ法によって３０００Åの厚さに成膜する。

【００９６】次に図示しない非晶質珪素膜を減圧熱ＣＶ
Ｄ法のより、５００Åの厚さに成膜する。そしてレーザ
ー光の照射を行いこの非晶質珪素膜を結晶化させ、結晶
性珪素膜を得る。この方法はレーザーアニール法として
知られている。レーザーアニール法以外には、加熱処理
や強光の照射による方法を利用することができる。

【００９７】次に上記レーザーアニール法によって得ら
れた結晶性珪素膜をパターニングし、図２（Ａ）の２０
２で示す活性層パターンを形成する。２０２で示される
活性層パターンは、図１の１０４、１０３、１０７、１
０２、１０１、１０８、１０９、１１０、１１１の各領
域で構成されている。

【００９８】図２（Ａ）に示す状態を得たら、ゲイト絶
縁膜２０５として１０００Å厚の酸化珪素膜をプラズマ
ＣＶＤ法で成膜する。

【００９９】さらにゲイト電極（ゲイト配線が兼ねてい
る）１１３を構成するためのアルミニウム膜（図示せ
ず）を４０００Åの厚さにスパッタ法でもって成膜す
る。このアルミニウム膜中には、スカンジウムを0.18重
量％含有させる。

【０１００】スカンジウムを含有させるのは、後の工程
においてヒロックやウィスカーと呼ばれる突起物が形成
されてしまうことを抑制するためである。ヒロックやウ
ィスカーとは、アルミニウムの異常成長によって形成さ
れる針状あるいは刺状の突起物のことである。

【０１０１】図示しないアルミニウム膜を成膜したら、
それをパターニングすることにより、１１３で示される
パターンを形成する。１１３で示されるパターンは、図
１にも図示されているように、アクティブマトリクス回
路におけるゲイト線として機能する。また、活性層２０
２と交差する部分でゲイト電極として機能する。図２に
は、ゲイト電極として機能する部分の断面が示されてい
る。

【０１０２】次に得られたアルミニウムパターンを陽極
とした陽極酸化を行い、厚さ８００Åの陽極酸化膜２０
４（図１には図示せず）を形成する。この陽極酸化膜２
０４は、前述のヒロックやウィスカーの発生を抑制する
機能と、ゲイト線の周囲からの絶縁性を向上させ、多層
配線構造とした場合における上下ショートを防止する機
能を有している。

【０１０３】次に図２（Ｂ）に示すようにレジストマス
ク２０３を配置する。このレジストマスクの配置におい
て、その位置がゲイト電極１１３に対して図２の図面上
の左右どちらかに相対的にズレてしまう。ここでは、図
面上左側に相対的にズレた例が示されている。

【０１０４】この位置ズレは、基板の大きさが小さく
（例えば５ｃｍ角程度以下というような大きさ）、また
その収縮が問題とならないレベル（石英基板を利用すれ
ば実現できる）であれば、ほとんど無いものと見なすこ
とができる。または生じても実用上は無視することがで
きる。

【０１０５】しかしながら、基板が大型化し、また基板
としてガラス基板を利用する場合には、不可避に発生し
てしまう。勿論この位置合わせのズレは、ゲイト電極１
１３の形成時におけるマスク合わせのズレによっても生
じる。いずれにせよ、ゲイト線１１３とレジストマスク
２０３との相対的なズレは、図２（Ｂ）に示すようなも
のとなる。

【０１０６】なお、ゲイト線１１３とレジストマスク２
０３との相対的な位置ズレが図２における図面奥行き方
向（即ち、図１における図面左右方向）に生じた場合
は、特に問題とはならない。この場合は、レジストマス
ク２０３の寸法を大きめに設定することにより、その影
響を吸収することができる。

【０１０７】レジストマスク２０３を配置し、図２
（Ｂ）に示す状態としたら、Ｐ（リン）元素のドーピン
グを行う。ここでは、プラズマドーピング法を用いてＰ
（リン）元素のドーピングを行う。１０１と１１１の領
域は、Ｐ元素が選択的にドーピングされ、Ｎ⁺型の領域
となる。

【０１０８】Ｎ⁺型というのは、後に形成される低濃度
不純物領域に対して、強い導電型を有していることを示
すための便宜上の表現である。（なお、低濃度不純物領
域はＮ^-型と表記する）

【０１０９】本実施例では、Ｎチャネル型の薄膜トラン
ジスタを作製する場合であるので、Ｎ型を付与するＰを
利用する場合を示す。例えば、Ｐチャネル型を作製する
のであれば、Ｂ（ボロン）イオンの注入を行う。

【０１１０】次にレジストマスク２０３を除去し、プラ
ズマドーピング法を用いて、再度のＰ元素のドーピング
を行う。この工程におけるドーピング条件は、図２
（Ｂ）に示す工程における場合より、低ドーズ量でもっ
て行う。即ち、図２（Ｂ）に示す工程における場合よ
り、ライトドーピングを行う。なお、Ｐチャネル型の薄
膜トランジスタを作製するのであれば、ここでＢ元素の
ドーピングを行う。

【０１１１】この工程では、１０８と１１０で示される
領域に対して、より低ドーズ量（１０１や１１１で示さ
れる領域に比較して）でもってＰ元素がドーピングされ
る。そして、１０８と１１０の領域は、Ｎ^-型を有した
高抵抗領域（低濃度不純物領域）となる。

【０１１２】図２には図示されないが、この工程におい
て、図１（Ａ）の１０２と１０３で示される領域も同時
に形成される。なお、１０２が１０８で示される領域
に、１０３が１１０で示される領域に対応する。

【０１１３】レジストマスク２０３とゲイト電極１１３
の相対的な位置関係のズレに起因して、図２（Ｃ）に示
すように、１０８と１１０の領域の寸法（ソース／ドレ
インを結ぶ線状の寸法、換言すればキャリアの移動経路
方向における寸法）は互いに異なるものとなる。

【０１１４】図２（Ｃ）に示す状態における不純物元素
のドーピング（ライトドーピング工程）が終了したら、
再度のレーザー光の照射を行う。このレーザー光の照射
を施すことにより、ドーピングされたＰ元素の活性化
と、ドーピング時のイオンの衝撃によって損傷した結晶
構造のアニールとを行う。

【０１１５】次に図２（Ｄ）に示すように、第１の層間
絶縁膜２０７として、窒化珪素膜を３０００Åの厚さに
プラズマＣＶＤ法でもって成膜する。

【０１１６】そして図からは明らかでないが、この第１
の層間絶縁膜２０７上にソース線１０６（図１参照）を
形成する。ソース線１０６はコンタクト１０５を介して
ソース領域１０４とコンタクトする。（図１参照）

【０１１７】さらに第２の層間絶縁膜２０８として、樹
脂（ポリイミド）でなる層を形成する。樹脂でなる層
は、その表面を平坦化できるという特徴を有している。

【０１１８】さらに画素電極１１４をＩＴＯでもって形
成する。図１に示されるように画素電極１１４は、コン
タクト１１２を介して、ドレイン領域１１１とコンタク
トする。

【０１１９】こうして、図１（Ａ）にその上面の概略を
示す構成を得る。なお、図２（Ｂ）に示す工程におい
て、レジストマスクの配置位置が図面右側の方向にズレ
た場合、図１（Ｂ）にその上面図を示す構成を得る。

【０１２０】なお、コンタクト１０５や１１２の形成の
際にもマスク合わせ時の位置ズレは生じる。しかし、ソ
ース領域１０４やドレイン領域１１１の抵抗は低く、そ
の領域に対する位置のズレ（コンタクト位置のズレ）は
特に問題とはならない。

【０１２１】即ち、ソース領域１０４に極性の反転した
信号電圧が加わった場合における薄膜トランジスタの動
作の対称性に影響を与える影響は、高抵抗領域を形成す
る際の位置ズレに比較すれば問題とはならない。従っ
て、ここではその影響は無視することができる。

【０１２２】〔実施例３〕本実施例は、実施例１または
実施例２に示した構成において、高抵抗領域として、低
濃度不純物領域の代わりに、当該領域をオフセットゲイ
ト領域とする場合の例を示す。

【０１２３】オフセットゲイト領域は、低濃度不純物領
域と同様な作用を有する高抵抗領域である。オフセット
ゲイト領域が低濃度不純物領域と異なるのは、その導電
型が真性または実質的に真性であるということである。

【０１２４】本実施例に示す構成を実現するには、図２
（Ｃ）に示す工程におけるライトドーピングを行わず、
１０８と１１０の領域を真性または実質的に真性な領域
として残存させればよい。この場合、１０８と１１０の
領域がオフセットゲイト領域として機能する。

【０１２５】本実施例に示す構成においても、レジスト
マスク２０３のゲイト電極１１３に対する相対的な位置
ズレに起因する問題を抑制することができる。即ち、上
記位置ズレに起因して生じる薄膜トランジスタの動作の
対称性の乱れを抑えることができる。

【０１２６】なお、図２に示すような作製工程を採用し
た場合、陽極酸化膜２０４の下部にその厚さの分でオフ
セットゲイト領域が形成される。しかし、図２に示す例
においては、その厚さが８００Åと薄いので、その存在
は図示していない。

【０１２７】〔実施例４〕本実施例は、実施例１に示す
構成（図１（Ａ）に示す構成）をさらに変形した場合の
例である。図３に本実施例の概略の上面図を示す。本実
施例では、Ｎチャネル型の薄膜トランジスタの例を示
す。

【０１２８】本実施例では、活性層中にチャネル領域が
４か所形成される。即ち、ゲイト線３１２と活性層とが
交差する３０３、３１８、３０８、３１０で示される領
域がチャネル領域となる。

【０１２９】本実施例に示すような構成とした場合、等
価的に４つの薄膜トランジスタが直列に接続された状態
となる。このような構成は、画素電極とソース線との間
に加わる電圧が各対応する薄膜トランジスタに分散され
ることになり、リーク電流の値を減少させることができ
る。

【０１３０】本実施例では、３１６をソース領域、３２
１をドレイン領域と定義する。これらの領域はＮ⁺型
（Ｐチャネル型であればＰ⁺型）を有している。

【０１３１】ソース領域３１６にはコンタクト３１４を
介してソース線３１５にコンタクトしている。ドレイン
領域３２１にはコンタクト３２２を介して画素電極（Ｉ
ＴＯ電極）３１３がコンタクトしている。

【０１３２】３０１、３１９、３０７で示される領域
は、ソース領域３１６及びドレイン領域３２１と同じＮ
⁺型を有している。

【０１３３】３０４、３０２、３０５、３１７、３２
０、３０６、３０９、３１１で示されるのが、高抵抗領
域である。これらの領域は、Ｎ^-型で示される低濃度不
純物領域である。

【０１３４】図３に示す構成も高抵抗領域を形成するた
めのマスクがゲイト線３１２に対して相対的にズレて
（この場合は上方向に）しまい、その結果として、例え
ば３０２と３０４で示される領域の寸法が互いに異なっ
てしまった場合の例である。

【０１３５】本実施例に示す場合においても、キャリア
の移動経路における高抵抗領域の存在が、その移動方向
を反対方向とした場合において対称となっている。

【０１３６】従って、ソース電極３１５に加わる信号電
圧の極性が反転した場合でもっても動作の対称性を保つ
ことができる。

【０１３７】〔比較例〕ここでは、図３に示す構成と比
較する意味でゲイト線と活性層との交差が３箇所で行わ
れており、対応する活性層の領域にチャネル領域が形成
されている構成を示す。

【０１３８】図５に比較例を示す。図５に示す構成は、
３つの薄膜トランジスタが直列に接続された等価構造を
有している。この比較例は、チャネル（活性層とゲイト
線の交差箇所の数）とそれに対応する高抵抗領域の数が
異なる以外は、図３に示すものと同じ構成と有してい
る。

【０１３９】このような構成においては、ソース領域５
０５からドレイン領域５０１へのキャイリアの移動経路
（高抵抗領域に着目したキャリアの移動経路）と、ドレ
イン領域５０１からソース領域５０５へのキャリアの移
動経路（高抵抗領域に着目したキャリアの移動経路）と
は、互いに異なるものとなる。

【０１４０】即ち、ソース領域５０５からドレイン領域
５０１へのキャリアの移動経路を高抵抗領域に着目して
考えた場合、キャリアはまず５０４で示される高抵抗領
域を通過し、最後に高抵抗領域５０２を通過する。

【０１４１】他方、ドレイン領域５０１からソース領域
５０５へのキャリアの移動経路を低濃度不純物領域に着
目して考えた場合、キャリアはまず５０２で示される高
抵抗領域を通過し、最後に高抵抗領域５０４を通過す
る。

【０１４２】この比較例の場合も図３に示す構成の場合
と同様に、高抵抗領域５０５と高抵抗領域５０２の寸法
とは異なっている。当然、キャリアの移動に際して当該
領域が示す抵抗値も異なる。

【０１４３】従って、ソース線５０６に供給される信号
電圧の極性が反転した場合、その動作の対称性は維持さ
れない。

【０１４４】このように、チャネルの数が奇数個の場合
は、薄膜トランジスタの動作の対称性は維持されない。

【０１４５】〔実施例５〕本実施例は、実施例２に示す
構成において、陽極酸化膜２０４の膜厚を２０００Åと
した場合の例である。この場合、陽極酸化膜２０４の厚
さの分で有効に機能するオフセットゲイト領域を形成す
ることができる。この場合、低濃度不純物領域である高
抵抗領域１０８、１１０に加えて、さらにチャネル領域
１０９に隣接してオフセットゲイト領域を配置した構成
が得られる。

【０１４６】〔実施例６〕本実施例は、実施例１（実施
例２）に示す構成において、意図的にレジストマスクの
配置位置をズラした場合の例である。この場合であって
も位置合わせ時の位置ズレは存在するので、実施例１に
示したように本明細書で開示する発明は有用なものとな
る。

【０１４７】〔実施例７〕本明細書に開示する発明は、
アクティブマトリクス型の液晶表示パネルに利用するこ
とができる。以下において、アクティブマトリクス型の
液晶パネルを利用した各種装置の例を示す。

【０１４８】図６（Ａ）に示すのは、デジタルスチール
カメラや電子カメラ、または動画を扱うことができるビ
デオムービーと称される撮影装置である。

【０１４９】この装置は、カメラ部２００２に配置され
たＣＣＤカメラ（または適当な撮影手段）で撮影した画
像を電子的に保存する機能を有している。そして撮影し
た画像を本体２００１に配置された液晶表示パネル２０
０３に表示する機能を有している。装置の操作は、操作
ボタン２００４によって行われる。

【０１５０】図６（Ｂ）に示すのは、携帯型のパーソナ
ルコンピュータ（情報処理装置）である。この装置は、
本体２１０１に装着された開閉可能なカバー（蓋）２１
０２に液晶表示パネル２１０４が備えられ、キーボード
２１０３から各種情報を入力したり、各種演算操作を行
うことができる。

【０１５１】図６（Ｃ）に示すのは、カーナビゲーショ
ンシステム（情報処理装置）にフラットパネルディスプ
レイを利用した場合の例である。カーナビゲーションシ
ステムは、アンテナ部２３０４と液晶表示パネル２３０
２を備えた本体から構成されている。

【０１５２】ナビゲーションに必要とされる各種情報の
切り換えは、操作ボタン２３０３によって行われる。一
般には図示しないリモートコントロール装置によって操
作が行われる。

【０１５３】図６（Ｄ）に示すのは、投射型の画像表示
装置の例である。図において、光源２４０２から発せら
れた光は、液晶表示パネル２４０３によって光学変調さ
れ、画像となる。画像は、ミラー２４０４、２４０５で
反射されてスクリーン２４０６に映し出される。

【０１５４】図６（Ｅ）に示すのは、ビデオカメラ（撮
影装置）の本体２５０１にビューファインダーと呼ばれ
る表示装置が備えられた例である。

【０１５５】ビューファインダーは、大別して液晶表示
パネル２５０２と画像が映し出される接眼部２５０３と
から構成されている。

【０１５６】図６（Ｅ）に示すビデオカメラは、操作ボ
タン２５０４によって操作され、テープホルダー２５０
５に収納された磁気テープに画像が記録される。また図
示しないカメラによって撮影された画像は液晶表示パネ
ル２５０２に表示される。また表示装置２５０２には、
磁気テープに記録された画像が映し出される。

【０１５７】

【発明の効果】本明細書で開示する発明を利用すること
で、アクティブマトリクス型の液晶パネルの作製工程に
おいて、不可避に発生してしまうマスク合わせのズレに
起因して生じる、極性反転動作時における薄膜トランジ
スタのアンバンラス動作の問題を解決し、表示される画
像のチラツキを抑制することができる。

【図面の簡単な説明】

【図１】発明の実施例である画素の上面概略図を示す
図。

【図２】図１のＡ−Ａ’で切った断面作製工程を示す
図。

【図３】発明の実施例である画素の上面概略図を示す
図。

【図４】従来の例における画素の上面概略図を示す
図。

【図５】比較のために例示した画素の上面概略図を示
す図。

【図６】液晶パネルを利用した装置の例を示す図。

【符号の説明】

１０１Ｎ⁺型領域１０２高抵抗領域（低濃度不純物領域（Ｎ
^-型領域））１０３高抵抗領域（低濃度不純物領域（Ｎ
^-型領域））１０４ソース領域（Ｎ⁺型領域）１０５コンタクト１０６ソース線１０７チャネル領域１０８高抵抗領域（低濃度不純物領域（Ｎ
^-型領域））１０９チャネル領域１１０高抵抗領域（低濃度不純物領域（Ｎ
^-型領域））１１１ドレイン領域１１２コンタクト１１３ゲイト線（活性層と交わる領域でゲ
イト電極として機能する）１１４画素電極（ＩＴＯ電極）２０１ガラス基板２０２活性層パターン２０３レジストマスク２０４陽極酸化膜２０５ゲイト絶縁膜（酸化珪素膜）２０６不純物元素のドーピングされなかっ
た領域（Ｉ型領域）２０７第１の層間絶縁膜（窒化珪素膜）２０８第２の層間絶縁膜（ポリイミド膜）３０１Ｎ⁺型領域３０２高抵抗領域（低濃度不純物領域（Ｎ
^-型領域））３０３チャネル領域３０４高抵抗領域（低濃度不純物領域（Ｎ
^-型領域））３０５高抵抗領域（低濃度不純物領域（Ｎ
^-型領域））３０６高抵抗領域（低濃度不純物領域（Ｎ
^-型領域））３０７Ｎ⁺型領域３０８チャネル形成領域３０９高抵抗領域（低濃度不純物領域（Ｎ
^-型領域））３１０チャネル形成領域３１１高抵抗領域（低濃度不純物領域（Ｎ
^-型領域））３１２ゲイト線（活性層と交差する領域と
ゲイト電極として機能する）３１３画素電極（ＩＴＯ電極）３１４コンタクト３１５ソース線３１６ソース領域（Ｎ⁺型領域）３１７高抵抗領域（低濃度不純物領域（Ｎ
^-型領域））３１８チャネル領域３１９Ｎ^-型領域３２０高抵抗領域（低濃度不純物領域（Ｎ
^-型領域））３２１ドレイン領域（Ｎ⁺型領域）３２２コンタクト１１ソース線１２ゲイト線１３ソース領域１４ドレイン領域１５高抵抗領域（低濃度不純物領域）１６高抵抗領域（低濃度不純物領域）１７チャネル領域１８ゲイト電極１９画素電極５０１ドレイン領域５０２高抵抗領域（低濃度不純物領域）５０３画素電極５０４高抵抗領域（低濃度不純物領域）５０５ソース領域５０６ゲイト線

Claims

【特許請求の範囲】

【請求項１】活性層中に、ソース及びドレイン領域と、偶数個のチャネル領域と、前記偶数個のチャネル領域のそれぞれにおいて各チャネ
ル領域を挟んで配置された一対の高抵抗領域と、が形成され、前記高抵抗領域は、前記ソース及びドレイン領域に比較
して高抵抗を有し、前記各チャネル領域を挟んで配置された一対の高抵抗領
域の寸法は、互いに異なっていることを特徴とする半導
体装置。
【請求項２】請求項１において、一対の高抵抗領域の寸法の違いが５０％以上あることを
特徴とする半導体装置。
【請求項３】請求項１において、一対の高抵抗領域の寸法の違いは作製時の位置合わせ精
度によるものであることを特徴とする半導体装置。
【請求項４】請求項１において、高抵抗領域はソース及びドレイン領域に比較して低濃度
に一導電型を付与する不純物が含まれた一導電型を有す
る領域であることを特徴とする半導体装置。
【請求項５】請求項１において、高抵抗領域は真性または実質的に真性な導電型を有し、
かつチャネルとして機能しない領域であることを特徴と
する半導体装置。
【請求項６】偶数個のチャネル領域と、前記偶数個のチャネル領域のそれぞれにおいて各チャネ
ル領域を挟んで配置された一対の高抵抗領域と、ソース及びドレイン領域と、を少なくとも有し、前記高抵抗領域は、前記ソース及びドレイン領域に比較
して高抵抗を有し、前記一対の高抵抗領域の寸法は、一方が所定の寸法より
大きく、他方が所定の寸法より小さいことを特徴とする
半導体装置。
【請求項７】偶数個のチャネル領域と、前記偶数個のチャネル領域のそれぞれにおいて各チャネ
ル領域を挟んで配置された一対の高抵抗領域と、ソース及びドレイン領域と、を少なくとも具備した活性層を有し、前記高抵抗領域は、前記ソース及びドレイン領域に比較
して高抵抗を有し、前記一対の高抵抗領域の寸法は作製時の位置合わせ誤差
により、一方が所定の寸法より大きく、他方が所定の寸
法より小さいことを特徴とする半導体装置。
【請求項８】請求項６または請求項７において、高抵抗領域はソース及びドレイン領域に比較して低濃度
に一導電型を付与する不純物が含まれた一導電型を有す
る領域であることを特徴とする半導体装置。
【請求項９】請求項６または請求項７において、高抵抗領域は真性または実質的に真性な導電型を有し、
かつチャネルとして機能しない領域であることを特徴と
する半導体装置。
【請求項１０】活性層中に、ソース及びドレイン領域と、偶数個のチャネル領域と、前記ソース及びドレイン領域に比較して高抵抗を有した
複数の高抵抗領域と、を有し、前記高抵抗領域の寸法は本質的な位置合わせ誤差を有
し、前記高抵抗領域に着目した場合における前記ソース領域
から前記ドレイン領域へと至る経路と前記ドレイン領域
から前記ソース領域へと至る経路とが等しいまたは概略
等しいことを特徴とする半導体装置。
【請求項１１】請求項１０において、高抵抗領域はソース及びドレイン領域に比較して一導電
型を付与する不純物をより低濃度に含んだ一導電型を有
する領域であることを特徴とする半導体装置。
【請求項１２】請求項１０において、高抵抗領域は真性または実質的に真性な導電型を有し、
かつチャネルとして機能しない領域であることを特徴と
する半導体装置。
【請求項１３】偶数個のチャネル領域と、前記チャネル領域のそれぞれを挟んで配置された一対の
高抵抗領域と、ソース及びドレイン領域と、を少なくとも具備した活性層を有した半導体装置の作製
方法であって、一対の高抵抗領域は、非自己整合的に行われる不純物元
素のドーピングにより一方が所定の寸法より大きく、他
方が所定の寸法より小さく形成されることを特徴とする
半導体装置の作製方法。
【請求項１４】請求項１３において、非自己整合的に行われる不純物元素のドーピングにおい
ては、本質的にマスク合わせ精度の誤差が存在し、該誤差によ
り一対の高抵抗領域の一方が所定の寸法より大きく、他
方が所定の寸法より小さく形成されることを特徴とする
半導体装置の作製方法。