JPH1027922A - 光センサの製造方法 - Google Patents

光センサの製造方法

Info

Publication number
JPH1027922A
JPH1027922A JP8182499A JP18249996A JPH1027922A JP H1027922 A JPH1027922 A JP H1027922A JP 8182499 A JP8182499 A JP 8182499A JP 18249996 A JP18249996 A JP 18249996A JP H1027922 A JPH1027922 A JP H1027922A
Authority
JP
Japan
Prior art keywords
film
light receiving
oxide film
thickness
peak
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8182499A
Other languages
English (en)
Other versions
JP3900552B2 (ja
Inventor
Keijirou Inoue
圭二郎 井上
Ineo Toyoda
稲男 豊田
Yasutoshi Suzuki
康利 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP18249996A priority Critical patent/JP3900552B2/ja
Priority to US08/800,325 priority patent/US5779918A/en
Publication of JPH1027922A publication Critical patent/JPH1027922A/ja
Application granted granted Critical
Publication of JP3900552B2 publication Critical patent/JP3900552B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】 【課題】 光電変換部を有する集積化回路において、光
電変換部の受光部の上に形成する酸化膜の膜厚にバラツ
キがあっても、光透過率の変動が小さくなるように膜厚
を設定し、受光特性の向上を図ることを目的とする。 【解決手段】 シリコン基板1に形成したフォトダイオ
ード部3の受光部の上に酸化膜17b,18を形成す
る。このとき、受光部の表面における光の透過率と酸化
膜17b,18の膜厚との関係を示す光透過率−受光部
上酸化膜厚特性曲線に基づいて酸化膜17b,18を形
成するが、特性曲線の光透過率が最大となる第1ピーク
の膜厚近傍は光透過率の変化が著しいため、この第1ピ
ークを外した他のピークとなる膜厚を目標として酸化膜
17b,18を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、光センサの製造方
法に関するものである。
【0002】
【従来の技術】従来、光電変換部としてフォトダイオー
ドを用いた光センサにおいて、フォトダイオードの受光
部を保護するため、この受光部の上に絶縁膜として酸化
膜を形成している。このとき、光センサの感度を良くす
るために光透過率が最大となる膜厚を基準にし、この膜
厚を予定して酸化膜を作成している。
【0003】
【発明が解決しようとする課題】しかしながら、受光部
上に形成される酸化膜においては、製造上バラツキが生
じる。特に、集積化回路においては種々の製造工程があ
るため、その工程途中で酸化膜の膜厚は変化し、バラツ
キが大きくなる。このようなバラツキによって受光特性
が大きく変動してしまうという問題がある。
【0004】本発明は上記点に鑑みて、光電変換部の受
光部の上に形成する絶縁膜の膜厚にバラツキがあって
も、受光特性の変動を良好にすることを目的とする。
【0005】
【課題を解決するための手段】図1に光透過率−酸化膜
厚特性を調べた結果を示す。ここで、光透過率とは、入
射する光量に対する受光部への透過光量の比である。な
お、この図は受光部に擬似太陽光を入射したときにおい
て、受光部表面への入射光量と受光部表面からシリコン
基板1へ透過する透過光量をシミュレーションにより求
めたものである。
【0006】この光透過率は空気、酸化膜、受光部によ
る光の屈折率に依存する。そして、光の屈折率は物質の
材質や物質の厚さに依存する。このとき、酸化膜の膜厚
が非常に薄く、光の波長に近い場合、光の屈折率が物質
の厚さに依存し、また、この光の周期に合わせて変化す
る。このため図1のように周期的にピークを持った特性
となる。
【0007】図に示すように光透過率が最大になるのは
第1ピークのときであり、値は約0.83(最大ピーク
値)で膜厚が約1100Åのときである。しかしなが
ら、光透過率が最大となる第1ピークの膜厚近傍では光
透過率の変化割合が極めて大きい。従って、酸化膜の膜
厚が変動すると受光特性が大きく変動してしまう。しか
し、酸化膜増加方向において光透過率が最大となる第1
ピークの次の第2ピーク(膜厚が2700Å)、さらに
第3のピーク(膜厚が4250Å)においては、第1ピ
ークのときに比し特性の傾斜が緩やかになっており、膜
厚の変化に対する光透過率の変化の割合が小さいことを
示している。このため、光透過率が最大となる第1ピー
クを外したピークでは膜厚変動に対して受光特性の変動
を小さくすることができる。
【0008】よって、上記目的を達成するため、本願発
明においては以下の技術的手段を採用する。請求項1か
ら3に記載の発明によると、半導体基板(1)に形成し
た光電変換部(3)の受光部の上に絶縁膜(17b、1
8)を形成する光センサの製造方法において、光透過率
−受光部上絶縁膜厚特性に基づき、特性の光透過率が最
大となる第1ピークを外した他のピークとなる膜厚を目
標として絶縁膜(17b、18)を形成することを特徴
としている。
【0009】これにより、受光部上に形成する絶縁膜
(17b、18)の膜厚にバラツキがあっても、光透過
率のバラツキがをさくすることができるので、受光特性
を向上させることができる。請求項2に記載の発明によ
ると、特性の他のピークを第1ピークの次のピークとな
る第2ピークとしていることを特徴としている。
【0010】他のピークとなる膜厚の内、第2ピークと
なる膜厚が最も薄い。ところで、酸化膜を形成すると、
膜厚にバラツキを生じる。このバラツキは膜厚が厚いほ
ど大きい。従って、このように、第1ピークを外した他
のピークの中で第2ピークとなる膜厚を目標として絶縁
膜を作成することにより、受光特性を良くすることがで
きる。
【0011】
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。図2は光センサの平面図を示し、図
3は図2のA−A断面図を示す。シリコン基板(半導体
基板)1はP+ 型シリコン基板1aとその上に形成され
たN- 型エピタキシャル層1bからなり、P+ 型シリコ
ン基板1aとN- 型エピタキシャル層1bの境界部にN
+ 型埋め込み層1c〜1eが形成されている。
【0012】シリコン基板1の中央部にはP+ 型領域2
により分離されたフォトダイオード部(光電変換部)3
が形成されている。このフォトダイオード部3におい
て、N - 型エピタキシャル層1bの表層部には受光部と
なるP+ 型領域4が形成され、P+ 型領域4内での周辺
部にはP+ 型領域5が形成されている。また、フォトダ
イオード部3において、N+ 型エピタキシャル層1bで
のP+ 型領域4の周囲には、N+ 型領域6が環状に形成
されていて、N+ 型埋め込み層1cとつながっている。
【0013】シリコン基板1におけるフォトダイオード
部3の周囲には、信号処理回路部(回路部)7が形成さ
れている。信号処理回路部7には多数の半導体デバイス
が形成され、これらのデバイスにより信号増幅回路及び
A/D変換回路が構成されている。図3においてはPN
Pバイポーラトランジスタ8とNPNバイポーラトラン
ジスタ9を示す。N- 型エピタキシャル層1bの表層部
においてP+ 型領域11、12及びN+ 型領域13が形
成されている。
【0014】また、N- 型エピタキシャル層1bの表層
部においてP+ 型領域14が形成されていると共に、P
+ 型領域内14及びN- 型エピタキシャル層1bにはN
+ 型領域15、16が形成されている。シリコン基板1
の上面にはシリコン酸化膜17aが形成されている。た
だし、フォトダイオード部3においてはシリコン酸化膜
17aが開口しており、この開口部38にシリコン酸化
膜17bが形成されている。シリコン酸化膜17bは熱
酸化膜が用いられ、膜厚を1050Å程度にしている。
そして、シリコン酸化膜17a、17bの上には、さら
にリン酸化膜(PSG膜)18が形成されている。
【0015】また、フォトダイオード部3においてはシ
リコン酸化膜17a及びリン酸化膜18に開口部19、
20が形成され、この開口部19、20を通してアルミ
配線21、22が延設されている。アルミ配線21はN
+ 型領域6と電気的に接続され、アルミ配線22はP+
型領域5と電気的に接続されている。さらに、信号処理
回路部7においてシリコン酸化膜17aに開口部23〜
28が形成され、この開口部23〜28を通してアルミ
配線29〜34が延設されている。アルミ配線29はN
+ 型領域13と、アルミ配線30はP+ 型領域11と、
アルミ配線31はP+ 型領域12と、アルミ配線32は
N+ 型領域15と、アルミ配線33はN+ 型領域16
と、アルミ配線34はP+ 型領域14とそれぞれ電気的
に接続されている。アルミ配線29〜34はアルミ薄膜
を所望の形状にパターニングすることにより形成したも
のである。
【0016】アルミ配線21、22、29〜34の上に
は層間絶縁膜35が形成されている。この層間絶縁膜3
5はTEOS酸化膜、SOG膜、TEOS酸化膜からな
る。フォトダイオード部3においては層間絶縁膜35が
開口している。また、信号処理回路部7における層間絶
縁膜35の上には遮光膜としてのアルミ薄膜36が形成
されている。
【0017】そして、外部からフォトダイオード部3の
受光部に向けて光が入射したときには、その光は薄いシ
リコン酸化膜17b及びリン酸化膜18を通過してP+
型領域4に至る。N+ 型エピタキシャル層1bとP+ 型
領域4とのPN接合近傍に光が入ると、電子−正孔対が
発生する。発生した少数キャリア、即ち、P+ 型領域4
で発生した電子及びN+ 型エピタキシャル層1bで発生
した正孔が両領域で互いに逆向きに移動する。このと
き、N+ 型エピタキシャル層1bからP+ 型領域4へ向
かう電流が流れる。この光電流は入射光量に比例してい
る。この光電流はアルミ配線21、22を通して信号処
理回路部7に送られる。この信号処理回路部7において
光電流が増幅されると共にデジタル変換される。この信
号は、図1におけるパッド42を介して外部に出力され
る。
【0018】次に、光センサの製造工程を説明する。図
4に示すようにエピタキシャル成長させたシリコン基板
1に対し、通常のIC製造に用いられる拡散法等によっ
てトランジスタ、拡散抵抗等の素子を形成する。つま
り、P+ 型シリコン基板1aの上にN- 型エピタキシャ
ル層1bを成長させる。このとき、N+ 型埋め込み層1
c、1d、1e及び埋め込み側のP+ 型領域2を同時に
形成する。
【0019】そして、N- 型エピタキシャル層1bの上
面からのイオン注入と熱処理により、P+ 型領域5、N
+ 型領域6、P+ 型領域11、12、N+ 型領域13、
P+型領域14、N+ 型領域15、16及び素子分離の
ためのP+ 型領域2を形成する。その後、シリコン基板
1の上面に熱酸化によるシリコン酸化膜17aを形成す
る。
【0020】そして、図5に示すようにシリコン酸化膜
17aに対し、受光部となる領域をフォトエッチングに
よって選択的に除去して開口部38を形成する。そし
て、シリコン基板1の上面の開口部38に厚さ1050
Åの熱酸化によるシリコン酸化膜(熱酸化膜)17bを
形成し、その後イオンインプランテーション及び拡散処
理によりP+ 型領域4を形成する。これにより、シリコ
ン基板1にフォトダイオード部3と信号処理回路7とが
形成されると共に、フォトダイオード部3の受光部の上
にシリコン酸化膜17bが形成される。
【0021】この後、図6に示すようにシリコン酸化膜
17aを全体的にこれらを保護するためのリン酸化膜1
8を形成する。具体的には、このリン酸化膜18はCV
D法により堆積させる。そして、このリン酸化膜18は
1650Åの膜厚に設定している。従って、このときに
受光部上に形成されている全酸化膜の膜厚は、シリコン
酸化膜17bの膜厚1050Åと、リン酸化膜18の膜
厚1650Åで合わせて2700Åとなる。
【0022】さらに、このリン酸化膜18を形成した状
態で熱処理を施す。この熱処理により酸化膜の膜厚は若
干増加する。具体的には50Å程度増加する。この熱処
理の後、キャパシタ酸化を行う。このキャパシタ酸化工
程はシリコン基板1の所定のキャパシタ領域(図示しな
い)にキャパシタを形成する工程である。このキャパシ
タ酸化工程を行うときに受光部上に形成した酸化膜の膜
厚が増加する。具体的には、キャパシタを形成するため
に、シリコン酸化膜17aにキャパシタ開口部を形成す
る。このキャパシタ開口部を形成したことによりシリコ
ン基板1のシリコンが剥き出しになる。この剥き出しに
なったシリコンを熱酸化してシリコン酸化膜を形成す
る。この熱酸化はシリコン基板1のキャパシタ領域のみ
に施すということができないため、受光部上に形成した
酸化膜の膜厚も増加する。このときの受光部上に形成し
た酸化膜の増加は500Å程度である。
【0023】なお、このときの酸化膜の膜厚は前述の熱
処理のときの50Åとキャパシタ酸化のときの500Å
を合わせて、3250Å程度である。この後、図示しな
いがシリコン基板1上に回路調整用の薄膜を形成する。
具体的には、この薄膜はクロムシリコンで抵抗として形
成される。また、この薄膜はフォトエッチングしてパタ
ーニング形成されるが、このときのエッチングにより受
光部上に形成された酸化膜の膜厚が減少する。そして、
この薄膜は受光部と異なるところに形成されるが、シリ
コン基板1の上面部を全体的にエッチングするため受光
部上の酸化膜にまで及び、これにより酸化膜が減少す
る。このときの膜厚の減少は400Å程度である。
【0024】そして、図7、8に示すようにシリコン酸
化膜17a及びリン酸化膜の所定領域にエッチングによ
りコンタクトホールを空け、全面にアルミ薄膜39を堆
積する。その後、図9に示すようにアルミ薄膜39をフ
ォトエッチング(例えばリン酸系あるいは硝酸系のエッ
チング液を用いたウェットエッチング)によりパターニ
ングして、アルミ配線を形成する。また、このフォトエ
ッチングのときに受光部の上のアルミ薄膜40は除去せ
ずに保護膜として残しておく。
【0025】この後、図10に示すようにシリコン基板
上の表面全面に層間絶縁膜35を堆積する。具体的に
は、TEOS酸化膜、SOG塗布およびエッチバック、
そして再度TEOS酸化膜を形成している。図11に示
すようにアルミ配線上の一部の層間絶縁膜35をフォト
エッチングにより除去し開口部41を形成する。なお、
このとき層間絶縁膜35はHF系のエッチング液を用い
たウェットエッチングで除去する。
【0026】そして、図12に示すようにさらに受光部
の上を含む層間絶縁膜35の上に遮光膜となるアルミ薄
膜36を堆積し、図13に示すように回路部上(層間絶
縁膜35の上)におけるアルミ薄膜36を残したままフ
ォトダイオード部3の受光部上におけるアルミ薄膜36
のみをウェットエッチングによりエッチング除去する。
【0027】次に受光部上の層間絶縁膜35を除去す
る。そして、全面にパッシベーション膜としての160
0nmのシリコン窒化膜37をプラズマCVD法によっ
て堆積した後、受光部上のシリコン窒化膜を除去する。
さらに、連続して、リン酸系のエッチング液を用いて受
光部上に残ったアルミ薄膜40をエッチング除去する。
これにより、図3に示す構成となる。
【0028】そして、最後にシリコンノジュールエッチ
ングを行う。これは、先程エッチングしたアルミ薄膜4
0のうち除去せずに残った部分及びアルミ薄膜36には
1%程度のシリコンが混じっているので、このシリコン
を除去するためである。このとき、受光部上のアルミ薄
膜40は除去されているので受光部上の酸化膜が露出し
た状態になっているため、このシリコンノジュールエッ
チングによって酸化膜の膜厚が減少する。具体的には、
このときの酸化膜の減少は100Å程度である。従っ
て、このときの酸化膜の膜厚は2700Å前後、例え
ば、2750Åになる。
【0029】このように、各工程を踏まえて酸化膜の膜
厚は増減するため、請求項にいう受光部上に形成する絶
縁膜とはシリコン酸化膜17b、リン酸化膜18、熱処
理により増加した酸化膜、キャパシタ酸化により増加し
た酸化膜、薄膜エッチングにより減少した酸化膜及びシ
リコンノジュールエッチングにより減少した酸化膜の数
層に及ぶ酸化膜を示している。そして、この酸化膜は目
安値だけで言えば最終的に2700Å程度になる。しか
し、前述の各工程における酸化膜の増減は目安でしかな
く、実際にはこの目安値にはならない。
【0030】具体的に言えば、まず受光部上の酸化膜1
7aの膜厚、リン酸化膜18の膜厚又はキャパシタ酸化
のときに増加する膜厚は1割程度を最大のギャップとし
て目安値からズレる。従ってこの時点で、酸化膜の膜厚
は3200±320Åとなる。次にリン酸化膜18成膜
後の熱処理工程においても50Åが目安値となっている
が若干のズレは生じる。
【0031】さらに、薄膜エッチングのときには、膜厚
の減少が400Åが目安値であるが、エッチングの程度
でかなりズレるため、結果的に300〜600Å程度で
ズレを生じる。そして、最後のシリコンノジュールエッ
チングのときには目安値は膜厚の減少は100Åである
がこれも2倍程度のズレが生じ、200Å程度の減少に
なる場合がある。
【0032】これにより、全ての工程を済ませた後の酸
化膜の膜厚は計算上は2130〜3170Åになり、実
際は僅かにズレるものの2700Åの±2割程度のズレ
で納まる。なお、このとき実際に試作したものでは27
57±144Åであった。ところで、図1との関係から
特性の傾斜が1100Åのときに比べ2700Åのとき
の方が緩やかなので、膜厚の変化に対する光透過率の変
化の割合が小さい。そして、膜厚が2700ű2割程
度の範囲のとき図1に示すように光透過率の変化は小さ
い。従って、受光特性の変動が小さい。
【0033】従って、このように受光部の上に形成する
酸化膜の基準膜厚を、光透過率−酸化膜厚特性の第2ピ
ークの膜厚にする、つまり、光透過率の差が小さくなる
ような膜厚に設定することで、様々な工程を経たときに
膜厚にバラツキが生じても受光特性のバラツキを少なく
することができ、受光特性の向上を図ることができる。
【0034】また、仮に基準膜厚を1100Åにした場
合には受光部上の酸化膜17aの膜厚、リン酸化膜18
の膜厚を変化させるとしてもやはりズレは生じる。ま
た、キャパシタ酸化、薄膜エッチング、シリコンノジュ
ールエッチングによる酸化膜の増減は本例と同様とする
と、かなりのズレが生じることになる。従って、110
0Åの膜厚を基準にした場合に、前述した2700Åを
基準にして作成した光センサの受光特性と同程度の受光
特性を安定して得ることはかなり困難である。
【0035】また、上述した実施形態では第2ピークの
ときの膜厚を基準に酸化膜を形成した場合を挙げたが、
第3、第4若しくはそれ以降のピークを基準にしても、
膜厚の変化は広範囲に及ぶが受光特性の向上は同様に図
れる。しかし、基準とする膜厚を第3やそれ以降のピー
クの膜厚に設定した場合にも受光特性は第1ピークのと
きに比べて良くなるが、膜厚が増加する分その酸化膜を
形成する際における膜厚のズレも大きくなるため、受光
特性としては第2ピークのときを基準の膜厚に設定する
のが一番良い。
【0036】なお、上述した実施形態おいてはリン酸化
膜を成膜し、熱処理(拡散処理)をした後に行うキャパ
シタ酸化工程、薄膜エッチング工程、アルミ配線形成工
程及びシリコンノジュールエッチング工程は、シリコン
基板上にどの様な素子を作るかによって、必要な工程を
選択をして行う。従って、これらキャパシタ酸化工程等
における酸化膜の膜厚の増減は選択された工程によって
変化するが、この酸化膜の増減を上述の実施形態のよう
な目安値を設定して、この目安値を計算して最終的に膜
厚が2700Åになるように基準をとれば受光特性のバ
ラツキを少なくでき、受光特性の向上が図れる。
【0037】図2、図3では集積化回路上に何も形成し
ていない状態を示しているが、エポキシ樹脂等の透明モ
ールド材やゲル等がのる場合もある。
【図面の簡単な説明】
【図1】光センサの光透過率と酸化膜厚の特性を表す相
関図である。
【図2】光センサの平面図である。
【図3】図2における光センサのA−A矢視断面図であ
る。
【図4】本発明の一実施形態を示す工程図であって、シ
リコン酸化膜17a形成工程における断面図である。
【図5】図4に続く工程であって、シリコン酸化膜17
aに開口部を形成する工程における断面図である。
【図6】図5に続く工程であって、リン酸化膜18形成
工程における断面図である。
【図7】図6に続く工程であって、コンタクトホール形
成工程における断面図である。
【図8】図7に続く工程であって、アルミ薄膜39形成
工程における断面図である。
【図9】図8に続く工程であって、アルミ配線パターニ
ング工程における断面図である。
【図10】図9に続く工程であって、絶縁膜35形成工
程における断面図である。
【図11】図10に続く工程であって、開口部41形成
工程における断面図である。
【図12】図11に続く工程であって、アルミ薄膜36
形成工程における断面図である。
【図13】図12に続く工程であって、受光部上のアル
ミ薄膜36を除去する工程における断面図である。
【符号の説明】
1…シリコン基板、3…フォトダイオード部、17b…
シリコン酸化膜、18…リン酸化膜。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板(1)に、入射する光の量に
    応じた出力を発生する光電変換部(3)を形成し、前記
    光電変換部(3)の受光部の上に絶縁膜(17b、1
    8)を形成する光センサの製造方法であって、 入射する光量に対する前記受光部への透過光量を示す光
    透過率と前記絶縁膜(17b、18)の膜厚との関係を
    示す光透過率−絶縁膜厚特性において、前記光透過率が
    最大となる第1ピークを外した他のピークとなる膜厚を
    目標として前記絶縁膜(17b、18)を形成すること
    を特徴とする光センサの製造方法。
  2. 【請求項2】 前記他のピークを、前記膜厚増加方向に
    おいて前記第1ピークの次にピークとなる第2ピークと
    していることを特徴とする請求項1に記載の光センサの
    製造方法。
JP18249996A 1996-02-14 1996-07-11 光センサの製造方法 Expired - Fee Related JP3900552B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP18249996A JP3900552B2 (ja) 1996-07-11 1996-07-11 光センサの製造方法
US08/800,325 US5779918A (en) 1996-02-14 1997-02-14 Method for manufacturing a photo-sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18249996A JP3900552B2 (ja) 1996-07-11 1996-07-11 光センサの製造方法

Publications (2)

Publication Number Publication Date
JPH1027922A true JPH1027922A (ja) 1998-01-27
JP3900552B2 JP3900552B2 (ja) 2007-04-04

Family

ID=16119370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18249996A Expired - Fee Related JP3900552B2 (ja) 1996-02-14 1996-07-11 光センサの製造方法

Country Status (1)

Country Link
JP (1) JP3900552B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004021453A3 (de) * 2002-08-29 2004-06-10 X Fab Semiconductor Foundries Minimierung von lichtverlusten und elektronische abschirmung an integrierten fotodioden
NL1015511C2 (nl) * 1999-06-28 2004-08-26 Hyundai Electronics Ind Halfgeleiderbeeldsensor waarin een optische laag is opgenomen.
JP2013175690A (ja) * 2012-02-27 2013-09-05 Yamagata Univ 積層基板の製造支援方法、積層基板の製造方法、故障原因特定方法、積層基板の製造支援プログラム及び積層基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1015511C2 (nl) * 1999-06-28 2004-08-26 Hyundai Electronics Ind Halfgeleiderbeeldsensor waarin een optische laag is opgenomen.
WO2004021453A3 (de) * 2002-08-29 2004-06-10 X Fab Semiconductor Foundries Minimierung von lichtverlusten und elektronische abschirmung an integrierten fotodioden
JP2013175690A (ja) * 2012-02-27 2013-09-05 Yamagata Univ 積層基板の製造支援方法、積層基板の製造方法、故障原因特定方法、積層基板の製造支援プログラム及び積層基板

Also Published As

Publication number Publication date
JP3900552B2 (ja) 2007-04-04

Similar Documents

Publication Publication Date Title
US5084402A (en) Method of fabricating a semiconductor substrate, and semiconductor device, having thick oxide films and groove isolation
JP3374680B2 (ja) 半導体装置の製造方法
JP4107855B2 (ja) 受光素子内蔵型半導体装置の製造方法及び受光素子内蔵型半導体装置
JPH0158661B2 (ja)
KR0140042B1 (ko) 반도체 집적회로 장치의 제조방법
US4338620A (en) Semiconductor devices having improved alignment marks
JP3003590B2 (ja) 固体撮像素子およびその製造方法
JP3257594B2 (ja) イメージセンサの製造方法
US5779918A (en) Method for manufacturing a photo-sensor
US7067347B2 (en) Method of manufacturing optical semiconductor integrated circuit device
JP3900552B2 (ja) 光センサの製造方法
JP3520700B2 (ja) 光センサの製造方法
JPH07106537A (ja) 固体撮像装置の製造方法
JP2973948B2 (ja) 半導体装置の製造方法
JP2878088B2 (ja) 半導体装置およびその製造方法
JP4661207B2 (ja) 赤外線センサの製造方法
JP2908366B2 (ja) 半導体装置の製造方法
JP2000340783A (ja) 固体撮像装置の製造方法
JPS5929136B2 (ja) 半導体装置の製造方法
JPH11233806A (ja) 半導体装置およびその製造方法
KR100517288B1 (ko) 압력센서 및 그 제조 방법
JPS61135136A (ja) 半導体装置の製造方法
JP2892569B2 (ja) 回路内蔵受光素子の作製方法
JP2001320078A (ja) 光半導体装置およびその製造方法
JPH04271173A (ja) 光半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061225

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140112

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees