JPH10283082A - マルチプロセッサのスリープ制御方式 - Google Patents
マルチプロセッサのスリープ制御方式Info
- Publication number
- JPH10283082A JPH10283082A JP9102706A JP10270697A JPH10283082A JP H10283082 A JPH10283082 A JP H10283082A JP 9102706 A JP9102706 A JP 9102706A JP 10270697 A JP10270697 A JP 10270697A JP H10283082 A JPH10283082 A JP H10283082A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- sleep mode
- sleep
- instruction
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】プロセッサのスリープモードを効率よく制御す
ることにより、デカップリングコンデンサを必要最小限
まで削減し実装上の効率を向上する、マルチプロセッサ
のスリープ制御方式の提供。 【解決手段】複数のデータプロセッサと、複数のデータ
プロセッサを制御する制御プロセッサを含み、処理すべ
きデータ量が少ない場合には１つ以上のデータプロセッ
サをスリープモードにするマルチプロセッサシステムに
おいて、制御プロセッサがデータプロセッサにスリープ
モード遷移を指示する手段、スリープモードを解除する
手段、及びスリープモード遷移を指示して一定時間以内
の間は他のデータプロセッサへのスリープモード遷移指
示発行を抑止する手段、スリープモード解除を指示して
一定時間以内の間は他のデータプロセッサへのスリープ
モード解除を抑止する手段を有する。
ることにより、デカップリングコンデンサを必要最小限
まで削減し実装上の効率を向上する、マルチプロセッサ
のスリープ制御方式の提供。 【解決手段】複数のデータプロセッサと、複数のデータ
プロセッサを制御する制御プロセッサを含み、処理すべ
きデータ量が少ない場合には１つ以上のデータプロセッ
サをスリープモードにするマルチプロセッサシステムに
おいて、制御プロセッサがデータプロセッサにスリープ
モード遷移を指示する手段、スリープモードを解除する
手段、及びスリープモード遷移を指示して一定時間以内
の間は他のデータプロセッサへのスリープモード遷移指
示発行を抑止する手段、スリープモード解除を指示して
一定時間以内の間は他のデータプロセッサへのスリープ
モード解除を抑止する手段を有する。
Description
【０００１】
【発明の属する技術分野】本発明は、マルチプロセッサ
の制御方式に関し、特に省電力モード（「スリープモー
ド」という）の制御方式に関する。
の制御方式に関し、特に省電力モード（「スリープモー
ド」という）の制御方式に関する。
【０００２】
【従来の技術】従来、プロセッサの高性能化のために動
作周波数が高速化され、動作周波数の高速化に伴いプロ
セッサの消費電力も増大している。一方、ノート型のパ
ーソナルコンピュータ等に代表されるように、バッテリ
駆動型の携帯用情報端末機器にプロセッサが内蔵されて
おり、携帯用情報端末等においては、より低消費電力の
プロセッサが求められるに至っている。
作周波数が高速化され、動作周波数の高速化に伴いプロ
セッサの消費電力も増大している。一方、ノート型のパ
ーソナルコンピュータ等に代表されるように、バッテリ
駆動型の携帯用情報端末機器にプロセッサが内蔵されて
おり、携帯用情報端末等においては、より低消費電力の
プロセッサが求められるに至っている。
【０００３】この相反する要求を満たすため、プロセッ
サの動作を必要としていない間は省電力モードで動作す
るスリープモードの機能をプロセッサに実装することが
従来より行われている。
サの動作を必要としていない間は省電力モードで動作す
るスリープモードの機能をプロセッサに実装することが
従来より行われている。
【０００４】スリープ制御の問題点の１つとして、プロ
セッサのスリープモードへの遷移または解除を行う場
合、瞬間的にそれぞれの消費電力の差分を補うため、そ
の電流変化分をコンデンサ等によって補う必要があり、
このコンデンサを「デカップリングコンデンサ」と呼ん
でいる。そして、通常の消費電力とスリープモード時の
消費電力の差分が大きいほど、このデカップリングコン
デンサの容量を大きくする必要がある。
セッサのスリープモードへの遷移または解除を行う場
合、瞬間的にそれぞれの消費電力の差分を補うため、そ
の電流変化分をコンデンサ等によって補う必要があり、
このコンデンサを「デカップリングコンデンサ」と呼ん
でいる。そして、通常の消費電力とスリープモード時の
消費電力の差分が大きいほど、このデカップリングコン
デンサの容量を大きくする必要がある。
【０００５】一方、近時、データ処理装置の性能向上策
の１つとして、プロセッサの性能を上げるのではなく、
複数のプロセッサを並列に動作させることでトータル
（全体）として性能を上げる、というマルチプロセッサ
システムが一般に用いられるに至っている。特に、マル
チプロセッサは、画像処理とか、ある特定のデータ処理
に関しては、プロセッサの数に比例して、性能を向上さ
せることができるため、非常に有効である。
の１つとして、プロセッサの性能を上げるのではなく、
複数のプロセッサを並列に動作させることでトータル
（全体）として性能を上げる、というマルチプロセッサ
システムが一般に用いられるに至っている。特に、マル
チプロセッサは、画像処理とか、ある特定のデータ処理
に関しては、プロセッサの数に比例して、性能を向上さ
せることができるため、非常に有効である。
【０００６】
【発明が解決しようとする課題】しかるに、スリープモ
ードを具備したプロセッサを用いてマルチプロセッサシ
ステムを構築した場合、複数のプロセッサのそれぞれに
必要な分のデカップリングコンデンサが搭載されること
になり、多数のプロセッサからなるマルチプロセッサシ
ステムを構成する場合、これに要する全てのデカップリ
ングコンデンサの総容量は膨大なものとなる。
ードを具備したプロセッサを用いてマルチプロセッサシ
ステムを構築した場合、複数のプロセッサのそれぞれに
必要な分のデカップリングコンデンサが搭載されること
になり、多数のプロセッサからなるマルチプロセッサシ
ステムを構成する場合、これに要する全てのデカップリ
ングコンデンサの総容量は膨大なものとなる。
【０００７】なお、スリープモード制御方式に関連する
文献として、例えば特開昭６３−４７８１２号公報、特
開昭６２−７８６１７号公報、特公平３−２６８４３号
公報等には、各種スリープモードの制御方式が提案され
ているが、マルチプロセッサシステムにおける上記問題
点およびその解決策については何等触れられていない、
というのが実状である。
文献として、例えば特開昭６３−４７８１２号公報、特
開昭６２−７８６１７号公報、特公平３−２６８４３号
公報等には、各種スリープモードの制御方式が提案され
ているが、マルチプロセッサシステムにおける上記問題
点およびその解決策については何等触れられていない、
というのが実状である。
【０００８】上記したように、スリープモードを使用し
てマルチプロセッサシステムを構築する場合、デカップ
リングコンデンサを多数必要とし、実装上大きな問題と
なる。
てマルチプロセッサシステムを構築する場合、デカップ
リングコンデンサを多数必要とし、実装上大きな問題と
なる。
【０００９】その理由は、スリープモードと通常モード
の差分の電流変化を補うためのデカップリングコンデン
サをマルチプロセッサのプロセッサ個数に比例して増加
させる必要があるからである。
の差分の電流変化を補うためのデカップリングコンデン
サをマルチプロセッサのプロセッサ個数に比例して増加
させる必要があるからである。
【００１０】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、プロセッサのス
リープモードを効率よく制御することにより、デカップ
リングコンデンサを必要最小限まで削減し実装上の効率
を向上する、マルチプロセッサのスリープ制御方式を提
供することにある。
てなされたものであって、その目的は、プロセッサのス
リープモードを効率よく制御することにより、デカップ
リングコンデンサを必要最小限まで削減し実装上の効率
を向上する、マルチプロセッサのスリープ制御方式を提
供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係るマルチプロセッサのスリープ制御方式
は、複数のデータプロセッサと、前記複数のデータプロ
セッサを制御する制御プロセッサと、を含み、処理すべ
きデータ量が少ない場合には少なくとも１つのデータプ
ロセッサを省電力モード（「スリープモード」という）
にするマルチプロセッサシステムにおいて、前記制御プ
ロセッサが、データプロセッサにスリープモード遷移を
指示する手段と、スリープモード遷移を指示して一定時
間の間は他のデータプロセッサへのスリープモード遷移
指示の発行を抑止する手段と、を含む、ことを特徴とす
る。
め、本発明に係るマルチプロセッサのスリープ制御方式
は、複数のデータプロセッサと、前記複数のデータプロ
セッサを制御する制御プロセッサと、を含み、処理すべ
きデータ量が少ない場合には少なくとも１つのデータプ
ロセッサを省電力モード（「スリープモード」という）
にするマルチプロセッサシステムにおいて、前記制御プ
ロセッサが、データプロセッサにスリープモード遷移を
指示する手段と、スリープモード遷移を指示して一定時
間の間は他のデータプロセッサへのスリープモード遷移
指示の発行を抑止する手段と、を含む、ことを特徴とす
る。
【００１２】また、本発明に係るマルチプロセッサのス
リープ制御方式は、複数のデータプロセッサと、前記複
数のデータプロセッサを制御する制御プロセッサと、を
含み、処理すべきデータ量が少ない場合には少なくとも
一つのデータプロセッサを省電力モード（「スリープモ
ード」という）にするマルチプロセッサシステムにおい
て、前記制御プロセッサが、スリープモード状態のデー
タプロセッサにスリープモード解除を指示する手段と、
スリープモード解除を指示して一定時間は次のスリープ
モード解除指示の発行を抑止する手段と、を含む、こと
を特徴とする。
リープ制御方式は、複数のデータプロセッサと、前記複
数のデータプロセッサを制御する制御プロセッサと、を
含み、処理すべきデータ量が少ない場合には少なくとも
一つのデータプロセッサを省電力モード（「スリープモ
ード」という）にするマルチプロセッサシステムにおい
て、前記制御プロセッサが、スリープモード状態のデー
タプロセッサにスリープモード解除を指示する手段と、
スリープモード解除を指示して一定時間は次のスリープ
モード解除指示の発行を抑止する手段と、を含む、こと
を特徴とする。
【００１３】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明は、その好ましい実施の形態におい
て、マルチプロセッサを構成する複数のプロセッサの制
御を行う制御プロセッサが、あるプロセッサに対して省
電力モード（「スリープモード」という）遷移の指示を
発行した後、所定時間内に、他のプロセッサに対するス
リープモード遷移の指示が生じた場合、該スリープモー
ド遷移の指示の発行を、上記所定時間が経過するまでの
間、待ち合わせるように制御する。また制御プロセッサ
は、スリープ状態のプロセッサに対してスリープモード
解除の指示を発行した後、所定時間内にスリープ状態に
ある他のプロセッサに対するスリープモードの解除の指
示が生じた場合、該スリープモード解除の指示の発行を
前記所定時間が経過するまでの間、待ち合わせる、よう
に制御する。
に説明する。本発明は、その好ましい実施の形態におい
て、マルチプロセッサを構成する複数のプロセッサの制
御を行う制御プロセッサが、あるプロセッサに対して省
電力モード（「スリープモード」という）遷移の指示を
発行した後、所定時間内に、他のプロセッサに対するス
リープモード遷移の指示が生じた場合、該スリープモー
ド遷移の指示の発行を、上記所定時間が経過するまでの
間、待ち合わせるように制御する。また制御プロセッサ
は、スリープ状態のプロセッサに対してスリープモード
解除の指示を発行した後、所定時間内にスリープ状態に
ある他のプロセッサに対するスリープモードの解除の指
示が生じた場合、該スリープモード解除の指示の発行を
前記所定時間が経過するまでの間、待ち合わせる、よう
に制御する。
【００１４】このように、本発明は、その好ましい実施
の形態において、マルチプロセッサの制御を行う制御プ
ロセッサを使用して、各プロセッサのスリープモードへ
の遷移／解除を、一定時間以内には、連続して行わない
ようにすることで、同時に、大量の電流変化が発生する
ことを防ぎ、最低限のデカップリングコンデンサを搭載
することで、多数のマルチプロセッサシステムを実現し
ようというものである。
の形態において、マルチプロセッサの制御を行う制御プ
ロセッサを使用して、各プロセッサのスリープモードへ
の遷移／解除を、一定時間以内には、連続して行わない
ようにすることで、同時に、大量の電流変化が発生する
ことを防ぎ、最低限のデカップリングコンデンサを搭載
することで、多数のマルチプロセッサシステムを実現し
ようというものである。
【００１５】すなわち、本発明の好ましい実施の形態の
作用効果として、マルチプロセッサにおけるスリープ制
御方式において、制御プロセッサが、一定時間以内のス
リープモードへの遷移、及び解除を抑止する手段を具備
したことにより、同時に大量の電流変化が発生すること
を抑止し、最低限のデカップリングコンデンサの搭載の
みに抑えている。
作用効果として、マルチプロセッサにおけるスリープ制
御方式において、制御プロセッサが、一定時間以内のス
リープモードへの遷移、及び解除を抑止する手段を具備
したことにより、同時に大量の電流変化が発生すること
を抑止し、最低限のデカップリングコンデンサの搭載の
みに抑えている。
【００１６】
【実施例】上記した本発明の実施の形態について更に詳
細に説明するため、本発明の実施例について以下に説明
する。
細に説明するため、本発明の実施例について以下に説明
する。
【００１７】図１は、本発明に係るマルチプロセッサの
スリープ制御方式の一実施例の構成を示す図である。図
１を参照すると、本実施例において、マルチプロセッサ
システムは、共通バスに接続されたｎ個のデータプロセ
ッサ＃０〜データプロセッサ＃ｎ、及び制御プロセッサ
１を備え、制御プロセッサ１は、各データプロセッサ＃
０（２−０）〜＃ｎ（２−ｎ）の制御を行っている。
スリープ制御方式の一実施例の構成を示す図である。図
１を参照すると、本実施例において、マルチプロセッサ
システムは、共通バスに接続されたｎ個のデータプロセ
ッサ＃０〜データプロセッサ＃ｎ、及び制御プロセッサ
１を備え、制御プロセッサ１は、各データプロセッサ＃
０（２−０）〜＃ｎ（２−ｎ）の制御を行っている。
【００１８】制御プロセッサ１の役割についてその概略
を説明すると、制御プロセッサ１は、ある処理すべきデ
ータが発生すると、当該処理をどのデータプロセッサに
行わせるか決定すべく、各データプロセッサの稼働状況
を監視しており、複数のデータプロセッサ＃０〜＃ｎの
うち最も稼働状態の低いプロセッサに対して、新しく発
生した処理すべきデータの転送を行い、そのデータの処
理を依頼する。これにより、データプロセッサを効率よ
く稼働させ、マルチプロセッサ全体での性能向上に寄与
している。
を説明すると、制御プロセッサ１は、ある処理すべきデ
ータが発生すると、当該処理をどのデータプロセッサに
行わせるか決定すべく、各データプロセッサの稼働状況
を監視しており、複数のデータプロセッサ＃０〜＃ｎの
うち最も稼働状態の低いプロセッサに対して、新しく発
生した処理すべきデータの転送を行い、そのデータの処
理を依頼する。これにより、データプロセッサを効率よ
く稼働させ、マルチプロセッサ全体での性能向上に寄与
している。
【００１９】本実施例において、制御プロセッサ１は、
複数のデータプロセッサの省電力モード（「スリープモ
ード」という）の遷移・解除を制御する機能を具備して
おり、スリープモード遷移制御部１−１、スリープモー
ド解除制御部１−２、カウンタ１−３を備えている。ま
た図中、３は制御バス、４−０〜４−ｎは割り込み信号
線＃０〜＃ｎである。
複数のデータプロセッサの省電力モード（「スリープモ
ード」という）の遷移・解除を制御する機能を具備して
おり、スリープモード遷移制御部１−１、スリープモー
ド解除制御部１−２、カウンタ１−３を備えている。ま
た図中、３は制御バス、４−０〜４−ｎは割り込み信号
線＃０〜＃ｎである。
【００２０】ここで、仮に、全体的な処理データ量が減
ってきて、例えばデータプロセッサ＃１（２−１）が何
の処理も行っていないのにもかかわらず、処理をさせる
べきデータが存在しないとする。
ってきて、例えばデータプロセッサ＃１（２−１）が何
の処理も行っていないのにもかかわらず、処理をさせる
べきデータが存在しないとする。
【００２１】この場合、制御プロセッサ１においては、
データプロセッサ＃１（２−１）に対して、処理すべき
データがないため、スリープモード遷移制御部１−１
は、制御バス３を通して、データプロセッサ＃１（２−
１）に対してスリープモードに遷移するように指示す
る。これと同時に、スリープモード遷移制御部１−１
は、常時一定時間間隔でカウントを行っているカウンタ
（タイマとして機能するカウンタであり、「タイマカウ
ンタ」ともいう）１−３の値を読み込み、最新のデータ
プロセッサをスリープ遷移させた時間を読み込む。その
後、制御プロセッサ１は、引き続きデータプロセッサに
処理させるべきデータが発生せず、またデータプロセッ
サ＃０（２−０）が処理していたデータが終了すると、
データプロセッサ＃０（２−０）のスリープモード遷移
を指示しようと試みる。
データプロセッサ＃１（２−１）に対して、処理すべき
データがないため、スリープモード遷移制御部１−１
は、制御バス３を通して、データプロセッサ＃１（２−
１）に対してスリープモードに遷移するように指示す
る。これと同時に、スリープモード遷移制御部１−１
は、常時一定時間間隔でカウントを行っているカウンタ
（タイマとして機能するカウンタであり、「タイマカウ
ンタ」ともいう）１−３の値を読み込み、最新のデータ
プロセッサをスリープ遷移させた時間を読み込む。その
後、制御プロセッサ１は、引き続きデータプロセッサに
処理させるべきデータが発生せず、またデータプロセッ
サ＃０（２−０）が処理していたデータが終了すると、
データプロセッサ＃０（２−０）のスリープモード遷移
を指示しようと試みる。
【００２２】このとき、スリープモード遷移制御部１−
１は、再度、カウンタ１−３の値を読み込み、先ほど記
録した最新のデータプロセッサをスリープモード遷移さ
せた時間と現在のカウンタ値とを比較し、予め設定され
た時間（この設定時間は、搭載されているデカップリン
グコンデンサの容量により決定される）が経過している
か否かを判定する。
１は、再度、カウンタ１−３の値を読み込み、先ほど記
録した最新のデータプロセッサをスリープモード遷移さ
せた時間と現在のカウンタ値とを比較し、予め設定され
た時間（この設定時間は、搭載されているデカップリン
グコンデンサの容量により決定される）が経過している
か否かを判定する。
【００２３】この判定の結果、すでに予め設定された時
間を経過している場合には、スリープモード遷移制御部
１−１は、直ちに、データプロセッサ＃０（２−０）に
対して、スリープモード遷移の指示を行う。
間を経過している場合には、スリープモード遷移制御部
１−１は、直ちに、データプロセッサ＃０（２−０）に
対して、スリープモード遷移の指示を行う。
【００２４】一方、予め設定された時間と比較した結
果、いまだ該設定時間が経過していない場合には、スリ
ープモード遷移制御部１−１は、データプロセッサ＃０
（２−０）に対するスリープモード遷移指示を抑止し、
カウンタ１−３の値を読みながら、予め設定した値を経
過するまで待ち合わせを行う。待ち合わせを行っている
途中に、処理すべきデータが発生した場合には、スリー
プモード遷移制御部１−１は、スリープモード遷移指示
を中止して、データプロセッサ＃０（２−０）には、通
常のデータ処理を指示する。
果、いまだ該設定時間が経過していない場合には、スリ
ープモード遷移制御部１−１は、データプロセッサ＃０
（２−０）に対するスリープモード遷移指示を抑止し、
カウンタ１−３の値を読みながら、予め設定した値を経
過するまで待ち合わせを行う。待ち合わせを行っている
途中に、処理すべきデータが発生した場合には、スリー
プモード遷移制御部１−１は、スリープモード遷移指示
を中止して、データプロセッサ＃０（２−０）には、通
常のデータ処理を指示する。
【００２５】次に、本実施例において、スリープモード
の解除を行う場合の動作について説明する。今、処理す
べきデータが少なかった結果、データプロセッサ＃０
（２−０）とデータプロセッサ＃１（２−１）とがとも
にスリープ状態にある、ものと仮定する。
の解除を行う場合の動作について説明する。今、処理す
べきデータが少なかった結果、データプロセッサ＃０
（２−０）とデータプロセッサ＃１（２−１）とがとも
にスリープ状態にある、ものと仮定する。
【００２６】ここでデータプロセッサに対して処理させ
るべきデータが発生すると、制御プロセッサ１はどのデ
ータプロセッサに対して指示を行うかを決定する。その
結果、現在スリープ状態にあるデータプロセッサ＃０
（２−０）に処理させることを決定すると、スリープモ
ード解除制御部（１−２）は割込み信号線＃０（４−
０）により、データプロセッサ＃０（２−０）に割り込
み線４−０を通して割込みをかけ、スリープ状態の解除
の指示を行う。
るべきデータが発生すると、制御プロセッサ１はどのデ
ータプロセッサに対して指示を行うかを決定する。その
結果、現在スリープ状態にあるデータプロセッサ＃０
（２−０）に処理させることを決定すると、スリープモ
ード解除制御部（１−２）は割込み信号線＃０（４−
０）により、データプロセッサ＃０（２−０）に割り込
み線４−０を通して割込みをかけ、スリープ状態の解除
の指示を行う。
【００２７】この時、スリープモード解除制御部１−２
は、カウンタ１−３より値を読み込むことで、最も最近
にスリープモード解除を行った時間を読み込む。
は、カウンタ１−３より値を読み込むことで、最も最近
にスリープモード解除を行った時間を読み込む。
【００２８】次に、制御プロセッサ１が、さらに現在ス
リープ状態のデータプロセッサ＃１（２−１）に処理さ
せるべきデータが発生すると、スリープモード解除制御
部１−２は、データプロセッサ＃１に対してスリープモ
ード解除の指示を与えようとするが、この時、カウンタ
３の値を読み込み、先ほど記録した、最新のスリープモ
ード解除を行った時間と比較を行う。この比較を行った
結果、予め設定してある値を経過している場合には、ス
リープモード解除制御部１−２は、直ちにデータプロセ
ッサ＃１（２−１）に対して割り込み線４−１を通して
割り込みをかけ、スリープモード解除を指示する。
リープ状態のデータプロセッサ＃１（２−１）に処理さ
せるべきデータが発生すると、スリープモード解除制御
部１−２は、データプロセッサ＃１に対してスリープモ
ード解除の指示を与えようとするが、この時、カウンタ
３の値を読み込み、先ほど記録した、最新のスリープモ
ード解除を行った時間と比較を行う。この比較を行った
結果、予め設定してある値を経過している場合には、ス
リープモード解除制御部１−２は、直ちにデータプロセ
ッサ＃１（２−１）に対して割り込み線４−１を通して
割り込みをかけ、スリープモード解除を指示する。
【００２９】一方、いまだ予め設定されている値に達し
ていない場合には、スリープモード解除制御部１−２
は、スリープモード解除指示を抑止し、スリープモード
解除制御部１−２はカウンタ３の値を読み込み、予め設
定されている値になるまで、スリープモード解除の待ち
合わせを行う。そして予め設定されている値に達した時
点でデータプロセッサ＃１（２−１）に対してスリープ
モード解除の指示を行う。
ていない場合には、スリープモード解除制御部１−２
は、スリープモード解除指示を抑止し、スリープモード
解除制御部１−２はカウンタ３の値を読み込み、予め設
定されている値になるまで、スリープモード解除の待ち
合わせを行う。そして予め設定されている値に達した時
点でデータプロセッサ＃１（２−１）に対してスリープ
モード解除の指示を行う。
【００３０】
【発明の効果】以上説明したように、本発明によれば、
スリープモード機能を具備したマルチプロセッサを実現
する場合に多数必要としていたデカップリングコンデン
サを必要最小限に削減することができる、という効果を
奏する。
スリープモード機能を具備したマルチプロセッサを実現
する場合に多数必要としていたデカップリングコンデン
サを必要最小限に削減することができる、という効果を
奏する。
【００３１】その理由は、本発明においては、制御プロ
セッサが、各データプロセッサのスリープモード遷移／
解除指示を効率的に行い、搭載したデカップリングコン
デンサの容量でまかなえる以上のプロセッサを同時にス
リープモード遷移／解除を行わないように制御する構成
とした、ことによる。
セッサが、各データプロセッサのスリープモード遷移／
解除指示を効率的に行い、搭載したデカップリングコン
デンサの容量でまかなえる以上のプロセッサを同時にス
リープモード遷移／解除を行わないように制御する構成
とした、ことによる。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
１ 制御プロセッサ １−１ スリープモード遷移制御部 １−２ スリープモード解除制御部 １−３ カウンタ ２−０ データプロセッサ＃０ ２−１ データプロセッサ＃１ ２−ｎ データプロセッサ＃ｎ ３ 制御バス ４−０ 割り込み信号線＃０ ４−１ 割り込み信号線＃１ ４−ｎ 割り込み信号線＃２
Claims (5)
- 【請求項１】複数のデータプロセッサと、前記複数のデ
ータプロセッサを制御する制御プロセッサと、を含み、
処理すべきデータ量が少ない場合には少なくとも１つの
データプロセッサを省電力モード（「スリープモード」
という）にするマルチプロセッサシステムにおいて、 前記制御プロセッサが、 データプロセッサにスリープモード遷移を指示する手段
と、 スリープモード遷移を指示して一定時間は他のデータプ
ロセッサへのスリープモード遷移指示の発行を抑止する
手段と、 を含む、ことを特徴とするマルチプロセッサのスリープ
制御方式。 - 【請求項２】前記スリープモード遷移指示を制御バスを
用いて行うことを特徴とする請求項１記載のマルチプロ
セッサのスリープ制御方式。 - 【請求項３】複数のデータプロセッサと、前記複数のデ
ータプロセッサを制御する制御プロセッサと、を含み、
処理すべきデータ量が少ない場合には少なくとも一つの
データプロセッサを省電力モード（「スリープモード」
という）にするマルチプロセッサシステムにおいて、 前記制御プロセッサが、 スリープモード状態のデータプロセッサにスリープモー
ド解除を指示する手段と、 スリープモード解除を指示して一定時間は次のスリープ
モード解除指示の発行を抑止する手段と、 を含む、ことを特徴とするマルチプロセッサのスリープ
制御方式。 - 【請求項４】前記スリープモード解除指示を割り込み信
号を用いて行うことを特徴とする請求項３記載のマルチ
プロセッサのスリープ制御方式。 - 【請求項５】複数のプロセッサと制御プロセッサとを備
えてなるマルチプロセッサのスリープ制御方式であっ
て、 前記制御プロセッサにおいて、あるプロセッサに対して
スリープモード遷移の指示を発行した後、所定時間内
に、他のプロセッサに対するスリープモード遷移の指示
が生じた場合には、該スリープモード遷移の指示の発行
を、前記所定時間が経過するまでの間、待ち状態とし、 スリープ状態にあるプロセッサに対してスリープモード
解除の指示を発行した後、所定時間内に、スリープ状態
にある他のプロセッサに対するスリープモードの解除の
指示が生じた場合、該スリープモード解除の指示の発行
を前記所定時間が経過するまでの間、待ち状態とする、
ように制御し、これにより、一定時間以内での複数のプ
ロセッサのスリープモードへの遷移及び解除を抑止して
同時に大量の電流変化が発生することを抑止するように
したことを特徴とする、マルチプロセッサのスリープ制
御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9102706A JPH10283082A (ja) | 1997-04-04 | 1997-04-04 | マルチプロセッサのスリープ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9102706A JPH10283082A (ja) | 1997-04-04 | 1997-04-04 | マルチプロセッサのスリープ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10283082A true JPH10283082A (ja) | 1998-10-23 |
Family
ID=14334722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9102706A Pending JPH10283082A (ja) | 1997-04-04 | 1997-04-04 | マルチプロセッサのスリープ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10283082A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006018669A (ja) * | 2004-07-02 | 2006-01-19 | Ricoh Co Ltd | メモリ排他制御装置、画像処理装置、及び画像形成装置 |
| JP2008129846A (ja) * | 2006-11-21 | 2008-06-05 | Nippon Telegr & Teleph Corp <Ntt> | データ処理装置、データ処理方法およびプログラム |
| WO2008152992A1 (ja) * | 2007-06-11 | 2008-12-18 | Nec Corporation | パケット転送方法及びパケット交換機 |
| JP2010211358A (ja) * | 2009-03-09 | 2010-09-24 | Nec Corp | コンピュータシステム、コンピュータシステムの制御方法、及びプログラム |
| JP2012119702A (ja) * | 2007-01-01 | 2012-06-21 | Sandisk Corp | ２つのタイプの減結合コンデンサを備えた集積回路および方法 |
| JP2013143653A (ja) * | 2012-01-10 | 2013-07-22 | Canon Inc | 情報処理装置、情報処理方法 |
| JP2014506092A (ja) * | 2011-02-17 | 2014-03-06 | アルカテル−ルーセント | 通信層を処理する複数のプロセッサを含むネットワーク通信ノードおよび関連ノード |
| JP2015164025A (ja) * | 2014-02-28 | 2015-09-10 | 株式会社リコー | 制御システム及び制御プログラム |
| JP2016189110A (ja) * | 2015-03-30 | 2016-11-04 | 日本電気株式会社 | 電子回路、演算処理制御方法、プログラム、マルチコアプロセッサ |
-
1997
- 1997-04-04 JP JP9102706A patent/JPH10283082A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006018669A (ja) * | 2004-07-02 | 2006-01-19 | Ricoh Co Ltd | メモリ排他制御装置、画像処理装置、及び画像形成装置 |
| JP2008129846A (ja) * | 2006-11-21 | 2008-06-05 | Nippon Telegr & Teleph Corp <Ntt> | データ処理装置、データ処理方法およびプログラム |
| JP2012119702A (ja) * | 2007-01-01 | 2012-06-21 | Sandisk Corp | ２つのタイプの減結合コンデンサを備えた集積回路および方法 |
| WO2008152992A1 (ja) * | 2007-06-11 | 2008-12-18 | Nec Corporation | パケット転送方法及びパケット交換機 |
| JP2010211358A (ja) * | 2009-03-09 | 2010-09-24 | Nec Corp | コンピュータシステム、コンピュータシステムの制御方法、及びプログラム |
| US8522060B2 (en) | 2009-03-09 | 2013-08-27 | Nec Corporation | Computer system, method for controlling the same, and program |
| JP2014506092A (ja) * | 2011-02-17 | 2014-03-06 | アルカテル−ルーセント | 通信層を処理する複数のプロセッサを含むネットワーク通信ノードおよび関連ノード |
| JP2013143653A (ja) * | 2012-01-10 | 2013-07-22 | Canon Inc | 情報処理装置、情報処理方法 |
| JP2015164025A (ja) * | 2014-02-28 | 2015-09-10 | 株式会社リコー | 制御システム及び制御プログラム |
| JP2016189110A (ja) * | 2015-03-30 | 2016-11-04 | 日本電気株式会社 | 電子回路、演算処理制御方法、プログラム、マルチコアプロセッサ |
| US10534418B2 (en) | 2015-03-30 | 2020-01-14 | Nec Corporation | Electronic circuit, arithmetic processing control method, program, and multi-core processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6981163B2 (en) | Method and apparatus for power mode transition in a multi-thread processor | |
| US5586332A (en) | Power management for low power processors through the use of auto clock-throttling | |
| JP3803418B2 (ja) | コンピュータ・システムの電力を管理する方法およびそのコンピュータ・システム | |
| US6233690B1 (en) | Mechanism for saving power on long latency stalls | |
| EP0579369B1 (en) | Central processing unit with reduced power consumption | |
| US5951689A (en) | Microprocessor power control system | |
| US20080172565A1 (en) | Multi-processor system and performance adjustment method thereof | |
| US6859886B1 (en) | IO based embedded processor clock speed control | |
| JPH10254587A (ja) | コンピュータシステム | |
| JPH11202988A (ja) | システム消費電力制御方法 | |
| JPS59200327A (ja) | 周辺装置の制御方式 | |
| JPH086681A (ja) | 省電力制御システム | |
| US7222251B2 (en) | Microprocessor idle mode management system | |
| JPH10283082A (ja) | マルチプロセッサのスリープ制御方式 | |
| KR100769557B1 (ko) | 데이터 처리 시스템 및 데이터 처리 유닛 | |
| US7062303B2 (en) | Synchronizing power conservation modes | |
| US7376853B2 (en) | Network apparatus, method for controlling the same, and program for the same | |
| US6622250B1 (en) | SMBUS over the PCI bus isolation scheme and circuit design | |
| JPH09251334A (ja) | 消費電力制御方式 | |
| US20080104429A1 (en) | Multiprocessor system with selective processor power down of core and inter-processor communications ports | |
| JPH06309288A (ja) | 並列マルチプロセッサシステムの低消費電力化回路 | |
| US20040268164A1 (en) | Lowered PU power usage method and apparatus | |
| JP2000100054A (ja) | 二次記憶装置 | |
| JPH0793061A (ja) | 情報処理装置 | |
| JPH0883133A (ja) | コンピュータシステム及びそのクロック制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990907 |