JPH10284437A - 半導体装置の金属配線層形成方法 - Google Patents
半導体装置の金属配線層形成方法Info
- Publication number
- JPH10284437A JPH10284437A JP10008737A JP873798A JPH10284437A JP H10284437 A JPH10284437 A JP H10284437A JP 10008737 A JP10008737 A JP 10008737A JP 873798 A JP873798 A JP 873798A JP H10284437 A JPH10284437 A JP H10284437A
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- wiring layer
- silicon
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
- H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
- H10D64/0113—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors the conductive layers comprising highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】アルミニウム或いはアルミニウム合金に含有さ
れたシリコン析出によって基板と金属配線層の接触面積
が減少することを防止することにより、接触抵抗が増加
することを防止し得る半導体装置の金属配線層形成方法
を提供すること。 【解決手段】本発明による半導体装置の金属配線層形成
方法は、導電領域を持つ基板上に絶縁層を形成する工程
と、前記絶縁層をパターニングして前記導電領域を露出
させるコンタクトホールを形成する工程と、前記絶縁層
上に前記コンタクトホールを通じて前記導電領域と接触
されるようにシリコンが含有された第１金属配線層とシ
リコンが含有されていない第２金属配線層を順次形成し
熱処理する工程と、前記第１及び第２金属配線層をパタ
ーニングする工程とを備えることを特徴とする。
れたシリコン析出によって基板と金属配線層の接触面積
が減少することを防止することにより、接触抵抗が増加
することを防止し得る半導体装置の金属配線層形成方法
を提供すること。 【解決手段】本発明による半導体装置の金属配線層形成
方法は、導電領域を持つ基板上に絶縁層を形成する工程
と、前記絶縁層をパターニングして前記導電領域を露出
させるコンタクトホールを形成する工程と、前記絶縁層
上に前記コンタクトホールを通じて前記導電領域と接触
されるようにシリコンが含有された第１金属配線層とシ
リコンが含有されていない第２金属配線層を順次形成し
熱処理する工程と、前記第１及び第２金属配線層をパタ
ーニングする工程とを備えることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の金属配
線層形成方法に係り、特に、スパイク現象の発生を防止
でき、かつ、半導体基板と接触する配線層の接触面積が
減少して接触抵抗が増加することを防止し得る半導体装
置の金属配線層形成方法に関する。
線層形成方法に係り、特に、スパイク現象の発生を防止
でき、かつ、半導体基板と接触する配線層の接触面積が
減少して接触抵抗が増加することを防止し得る半導体装
置の金属配線層形成方法に関する。
【０００２】
【従来の技術】一般に、半導体装置の金属配線層とし
て、電気伝導度が高く、ドライエッチングによるパター
ン形成が容易であり、シリコン酸化膜との接着性が良好
だけでなく、比較的価格も低廉なアルミニウム或いはア
ルミニウム合金が広く用いられている。
て、電気伝導度が高く、ドライエッチングによるパター
ン形成が容易であり、シリコン酸化膜との接着性が良好
だけでなく、比較的価格も低廉なアルミニウム或いはア
ルミニウム合金が広く用いられている。
【０００３】このような金属配線層は、コンタクトホー
ル(contact hole)を通じて半導体基板に不純物がドーピ
ングされて形成された拡散領域と、或いは不純物がドー
ピングされた多結晶シリコンから形成されたゲートと接
触し得る。このように、アルミニウムまたはアルミニウ
ム合金からなった金属配線層がシリコンと接触される
と、配線層形成後の熱処理時に接合面にスパイク(spik
e) 現象が発生する。スパイクは電界が集中されて素子
のブレークダウン電圧(breakdown voltage) を低める
か、或いは接合面で漏洩電流が流れるようになる。
ル(contact hole)を通じて半導体基板に不純物がドーピ
ングされて形成された拡散領域と、或いは不純物がドー
ピングされた多結晶シリコンから形成されたゲートと接
触し得る。このように、アルミニウムまたはアルミニウ
ム合金からなった金属配線層がシリコンと接触される
と、配線層形成後の熱処理時に接合面にスパイク(spik
e) 現象が発生する。スパイクは電界が集中されて素子
のブレークダウン電圧(breakdown voltage) を低める
か、或いは接合面で漏洩電流が流れるようになる。
【０００４】このようなスパイク現象の発生を防止する
ために、接合面と金属配線層との間に障壁金属層を形成
する技術が開発された。前記障壁金属層は熱処理時に半
導体基板或いはゲートのシリコンが金属配線層に拡散さ
れることを防止する。また、スパイク現象の発生を防止
するための他の方法として、以下のようなものがある。
ために、接合面と金属配線層との間に障壁金属層を形成
する技術が開発された。前記障壁金属層は熱処理時に半
導体基板或いはゲートのシリコンが金属配線層に拡散さ
れることを防止する。また、スパイク現象の発生を防止
するための他の方法として、以下のようなものがある。
【０００５】一般に、金属配線層を純粋なアルミニウム
或いはシリコンが含有されていないアルミニウム合金か
ら形成すると、熱処理時に半導体基板或いはゲートのシ
リコンが金属配線層に０．４〜０．７wt％程度雇用され
るように拡散される。この拡散を防止してスパイク現象
の発生を防止するために、金属配線層をシリコンが１wt
％程度含有されたアルミニウム或いはアルミニウム合金
で形成する方法が、それである。
或いはシリコンが含有されていないアルミニウム合金か
ら形成すると、熱処理時に半導体基板或いはゲートのシ
リコンが金属配線層に０．４〜０．７wt％程度雇用され
るように拡散される。この拡散を防止してスパイク現象
の発生を防止するために、金属配線層をシリコンが１wt
％程度含有されたアルミニウム或いはアルミニウム合金
で形成する方法が、それである。
【０００６】即ち、前記金属配線層に含有されたシリコ
ンによって、半導体基板或いはゲートのシリコンが金属
配線層に拡散されることを防止することによってスパイ
ク現象を防止しようとするものである。ここで、図２
（Ａ）乃至図２（Ｃ）は従来技術による半導体装置の金
属配線層形成方法を示す工程図である。
ンによって、半導体基板或いはゲートのシリコンが金属
配線層に拡散されることを防止することによってスパイ
ク現象を防止しようとするものである。ここで、図２
（Ａ）乃至図２（Ｃ）は従来技術による半導体装置の金
属配線層形成方法を示す工程図である。
【０００７】図２（Ａ）を参照すると、基板１１上に絶
縁層１３を形成する。絶縁層１３を通常のフォトリソグ
ラフィ(photolithography)方法でパターニングして基板
１１を露出させるコンタクトホール１５を形成する。前
記基板１１はシリコン基板からなる。しかし、基板１１
はゲートなどのように多結晶シリコンからなった配線層
であることもある。
縁層１３を形成する。絶縁層１３を通常のフォトリソグ
ラフィ(photolithography)方法でパターニングして基板
１１を露出させるコンタクトホール１５を形成する。前
記基板１１はシリコン基板からなる。しかし、基板１１
はゲートなどのように多結晶シリコンからなった配線層
であることもある。
【０００８】図２（Ｂ）を参照すると、基板１１のコン
タクトホール１５によって露出された部分に基板１１と
反対導電形の不純物を高濃度でドーピングして拡散領域
１７を形成する。しかし、基板１１がゲートなどのよう
に多結晶シリコンからなった配線層であれば反対導電形
の不純物をドーピングしない。図２（Ｃ）を参照する
と、絶縁層１３上にシリコンが１wt％程度含有されたア
ルミニウム或いはアルミニウム合金をコンタクトホール
１５を通じて拡散領域１７と接触されるように化学気相
蒸着（ Chemical Vapor Deposition :以下、「ＣＶＤ」
という) 方法またはスパッタリング(sputtering)方法な
どで蒸着する。蒸着されたアルミニウム或いはアルミニ
ウム合金をフォトリソグラフィ方法でパターニングして
金属配線層１９を形成する。前記で、アルミニウム或い
はアルミニウム合金を蒸着してから４５０〜５００℃程
度で熱処理して、基板１１と蒸着されたアルミニウム或
いはアルミニウム合金がオーム接触(ohmic contact) を
なすようにする。この時、アルミニウム或いはアルミニ
ウム合金に含有されたシリコンによって基板１１内のシ
リコンが拡散されないので、スパイク現象が起こらな
い。
タクトホール１５によって露出された部分に基板１１と
反対導電形の不純物を高濃度でドーピングして拡散領域
１７を形成する。しかし、基板１１がゲートなどのよう
に多結晶シリコンからなった配線層であれば反対導電形
の不純物をドーピングしない。図２（Ｃ）を参照する
と、絶縁層１３上にシリコンが１wt％程度含有されたア
ルミニウム或いはアルミニウム合金をコンタクトホール
１５を通じて拡散領域１７と接触されるように化学気相
蒸着（ Chemical Vapor Deposition :以下、「ＣＶＤ」
という) 方法またはスパッタリング(sputtering)方法な
どで蒸着する。蒸着されたアルミニウム或いはアルミニ
ウム合金をフォトリソグラフィ方法でパターニングして
金属配線層１９を形成する。前記で、アルミニウム或い
はアルミニウム合金を蒸着してから４５０〜５００℃程
度で熱処理して、基板１１と蒸着されたアルミニウム或
いはアルミニウム合金がオーム接触(ohmic contact) を
なすようにする。この時、アルミニウム或いはアルミニ
ウム合金に含有されたシリコンによって基板１１内のシ
リコンが拡散されないので、スパイク現象が起こらな
い。
【０００９】前述したように、従来技術による半導体装
置の金属配線層形成方法によれば、シリコンが１wt％程
度含有されたアルミニウム或いはアルミニウム合金をコ
ンタクトホールを通じて拡散領域と接触されるように蒸
着し、基板と蒸着されたアルミニウム或いはアルミニウ
ム合金がオーム接触(ohmic contact) をなすように熱処
理したのちにパターニングして金属配線層を形成する。
置の金属配線層形成方法によれば、シリコンが１wt％程
度含有されたアルミニウム或いはアルミニウム合金をコ
ンタクトホールを通じて拡散領域と接触されるように蒸
着し、基板と蒸着されたアルミニウム或いはアルミニウ
ム合金がオーム接触(ohmic contact) をなすように熱処
理したのちにパターニングして金属配線層を形成する。
【００１０】
【発明が解決しようとする課題】しかし、前述した従来
技術による半導体装置の金属配線層形成方法は、熱処理
後冷却するときにアルミニウム或いはアルミニウム合金
に含有されているシリコンが析出され、この析出された
シリコンが基板をシード(seed)として成長されて基板と
金属配線層の接触面積を減少させることになるので、接
触抵抗が増加するという惧れがある。
技術による半導体装置の金属配線層形成方法は、熱処理
後冷却するときにアルミニウム或いはアルミニウム合金
に含有されているシリコンが析出され、この析出された
シリコンが基板をシード(seed)として成長されて基板と
金属配線層の接触面積を減少させることになるので、接
触抵抗が増加するという惧れがある。
【００１１】従って、本発明の目的は、スパイク現象の
発生を防止でき、かつ、アルミニウム或いはアルミニウ
ム合金に含有されたシリコン析出によって基板と金属配
線層の接触面積が減少することを防止することにより、
接触抵抗が増加することを防止し得る半導体装置の金属
配線層形成方法を提供することにある。
発生を防止でき、かつ、アルミニウム或いはアルミニウ
ム合金に含有されたシリコン析出によって基板と金属配
線層の接触面積が減少することを防止することにより、
接触抵抗が増加することを防止し得る半導体装置の金属
配線層形成方法を提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の発明に係る半導体装置の金属配線
層形成方法は、導電領域を持つ基板上に絶縁層を形成す
る工程と、前記絶縁層をパターニングして前記導電領域
を露出させるコンタクトホールを形成する工程と、前記
絶縁層上に前記コンタクトホールを通じて前記導電領域
と接触されるようにシリコンが含有された第１金属配線
層を形成すると共に、該第１金属配線層上に前記導電領
域側よりシリコンが拡散し易い第２金属配線層を形成し
て、熱処理する工程と、前記第１金属配線層及び第２金
属配線層をパターニングする工程と、を含んで構成し
た。
に、請求項１に記載の発明に係る半導体装置の金属配線
層形成方法は、導電領域を持つ基板上に絶縁層を形成す
る工程と、前記絶縁層をパターニングして前記導電領域
を露出させるコンタクトホールを形成する工程と、前記
絶縁層上に前記コンタクトホールを通じて前記導電領域
と接触されるようにシリコンが含有された第１金属配線
層を形成すると共に、該第１金属配線層上に前記導電領
域側よりシリコンが拡散し易い第２金属配線層を形成し
て、熱処理する工程と、前記第１金属配線層及び第２金
属配線層をパターニングする工程と、を含んで構成し
た。
【００１３】請求項２に記載の発明では、前記導電領域
が、シリコン基板内の拡散領域、或いは多結晶シリコン
からなった配線層であることを特徴とする。請求項３に
記載の発明では、第１導電形シリコン基板上に絶縁層を
形成する工程と、前記絶縁層をパターニングして前記シ
リコン基板を露出させるコンタクトホールを形成する工
程と、前記シリコン基板の露出された部分に第２導電形
の不純物をドーピングして拡散領域を形成する工程と、
前記絶縁層上に前記コンタクトホールを通じて前記拡散
領域と接触されるようにシリコンが含有された第１金属
配線層を形成すると共に、該第１金属配線層上に前記導
電領域側よりシリコンが拡散し易い第２金属配線層を形
成して、熱処理する工程と、前記第１金属配線層及び第
２金属配線層をパターニングする工程と、を含んで構成
した。
が、シリコン基板内の拡散領域、或いは多結晶シリコン
からなった配線層であることを特徴とする。請求項３に
記載の発明では、第１導電形シリコン基板上に絶縁層を
形成する工程と、前記絶縁層をパターニングして前記シ
リコン基板を露出させるコンタクトホールを形成する工
程と、前記シリコン基板の露出された部分に第２導電形
の不純物をドーピングして拡散領域を形成する工程と、
前記絶縁層上に前記コンタクトホールを通じて前記拡散
領域と接触されるようにシリコンが含有された第１金属
配線層を形成すると共に、該第１金属配線層上に前記導
電領域側よりシリコンが拡散し易い第２金属配線層を形
成して、熱処理する工程と、前記第１金属配線層及び第
２金属配線層をパターニングする工程と、を含んで構成
した。
【００１４】請求項１〜請求項３に記載の発明によれ
ば、半導体装置において、シリコンが含有された第１金
属配線層を基板表面に形成することで、熱処理時に基板
（前記導電領域、例えば、シリコン基板内の拡散領域や
多結晶シリコンからなった配線層）側のシリコンが第１
金属配線層側に拡散することを防止できるので、第１金
属配線層と基板との接合面にスパイク(spike) 現象が発
生するのを防止することができる。
ば、半導体装置において、シリコンが含有された第１金
属配線層を基板表面に形成することで、熱処理時に基板
（前記導電領域、例えば、シリコン基板内の拡散領域や
多結晶シリコンからなった配線層）側のシリコンが第１
金属配線層側に拡散することを防止できるので、第１金
属配線層と基板との接合面にスパイク(spike) 現象が発
生するのを防止することができる。
【００１５】しかも、熱処理後の冷却時において、第１
金属配線層に含有されているシリコンは、より拡散し易
い側の前記第２金属配線層側に拡散するので、従来のよ
うな第１金属配線層と基板との接合面にシリコンが析出
してしまうと言った事態を防止できるので、基板と金属
配線層の接触面積が減少し接触抵抗が増加するといった
惧れを確実に防止することができることとなる。
金属配線層に含有されているシリコンは、より拡散し易
い側の前記第２金属配線層側に拡散するので、従来のよ
うな第１金属配線層と基板との接合面にシリコンが析出
してしまうと言った事態を防止できるので、基板と金属
配線層の接触面積が減少し接触抵抗が増加するといった
惧れを確実に防止することができることとなる。
【００１６】請求項４に記載の発明では、前記第２金属
配線層が、シリコンを除去した金属配線層で構成される
ようにした。かかる構成とすれば、比較的簡単な手法
で、第１金属配線層に含有されているシリコンが拡散さ
れ易い第２金属配線層を形成することができるので、比
較的低コストでありながら、良好に、基板と金属配線層
の接触面積が減少し接触抵抗が増加するといった惧れを
防止することができる。
配線層が、シリコンを除去した金属配線層で構成される
ようにした。かかる構成とすれば、比較的簡単な手法
で、第１金属配線層に含有されているシリコンが拡散さ
れ易い第２金属配線層を形成することができるので、比
較的低コストでありながら、良好に、基板と金属配線層
の接触面積が減少し接触抵抗が増加するといった惧れを
防止することができる。
【００１７】なお、前記第２金属配線層が完全にシリコ
ンを含まない金属配線層である場合の他、前記導電領域
側よりシリコンが拡散し易い程度にシリコンを除去した
（或いはシリコンをできるだけ含まないように調整され
た）金属配線層をも含むものである。請求項５に記載の
発明では、前記第１金属配線層及び第２金属配線層が、
同一な導電性金属から形成されるようにした。
ンを含まない金属配線層である場合の他、前記導電領域
側よりシリコンが拡散し易い程度にシリコンを除去した
（或いはシリコンをできるだけ含まないように調整され
た）金属配線層をも含むものである。請求項５に記載の
発明では、前記第１金属配線層及び第２金属配線層が、
同一な導電性金属から形成されるようにした。
【００１８】かかる構成とすれば、第１金属配線層と第
２金属配線層との接着性を高めることができると共に、
同一の形成方法や同一のパターンニング手法を採用する
ことが可能となるので、信頼性や工程の簡略化を促進す
ることなどが可能となる。請求項６に記載の発明では、
前記第１金属配線層と第２金属配線層の少なくとも一方
が、アルミニウムＡｌ、金Ａｕ、銀Ａｇ、銅Ｃｕ、或い
は錫Ｓｎのうちの少なくとも１つから形成されるように
した。
２金属配線層との接着性を高めることができると共に、
同一の形成方法や同一のパターンニング手法を採用する
ことが可能となるので、信頼性や工程の簡略化を促進す
ることなどが可能となる。請求項６に記載の発明では、
前記第１金属配線層と第２金属配線層の少なくとも一方
が、アルミニウムＡｌ、金Ａｕ、銀Ａｇ、銅Ｃｕ、或い
は錫Ｓｎのうちの少なくとも１つから形成されるように
した。
【００１９】請求項７に記載の発明では、前記第１金属
配線層を５００〜４０００Åの厚さに形成するようにす
る。請求項８に記載の発明では、前記第１金属配線層を
シリコンが０．５〜３wt％含有されるように形成する。
請求項９に記載の発明では、前記第２金属配線層を５０
０〜２００００Åの厚さに形成するようにする。
配線層を５００〜４０００Åの厚さに形成するようにす
る。請求項８に記載の発明では、前記第１金属配線層を
シリコンが０．５〜３wt％含有されるように形成する。
請求項９に記載の発明では、前記第２金属配線層を５０
０〜２００００Åの厚さに形成するようにする。
【００２０】請求項10に記載の発明では、前記第１金属
配線層と第２金属配線層の少なくとも一方を、化学気相
蒸着(Chemical Vapor Deoposition)方法或いはスパッタ
リング(sputtering)方法で形成するようにする。かかる
構成とすれば、比較的簡単な手法によって、前記第１金
属配線層や第２金属配線層を形成することができる。
配線層と第２金属配線層の少なくとも一方を、化学気相
蒸着(Chemical Vapor Deoposition)方法或いはスパッタ
リング(sputtering)方法で形成するようにする。かかる
構成とすれば、比較的簡単な手法によって、前記第１金
属配線層や第２金属配線層を形成することができる。
【００２１】
【発明の効果】請求項１〜請求項３に記載の発明に係る
半導体装置の金属配線層形成方法によれば、第１金属配
線層と基板との接合面にスパイク現象が発生するのを防
止することができると共に、第１金属配線層と基板との
接触面積が減少し接触抵抗が増加するといった惧れを確
実に防止できる半導体装置を提供することができる。
半導体装置の金属配線層形成方法によれば、第１金属配
線層と基板との接合面にスパイク現象が発生するのを防
止することができると共に、第１金属配線層と基板との
接触面積が減少し接触抵抗が増加するといった惧れを確
実に防止できる半導体装置を提供することができる。
【００２２】請求項４に記載の発明によれば、比較的簡
単な手法で、第１金属配線層に含有されているシリコン
が拡散され易い第２金属配線層を形成することができ、
以って比較的低コストでありながら、請求項１〜請求項
３に記載の発明に係る発明と同様の作用効果を奏するこ
とができる。請求項５に記載の発明によれば、第１金属
配線層と第２金属配線層との接着性を高めることができ
ると共に、同一の形成方法や同一のパターンニング手法
を採用することが可能となるので、信頼性や工程の簡略
化を促進することなどが可能となる。
単な手法で、第１金属配線層に含有されているシリコン
が拡散され易い第２金属配線層を形成することができ、
以って比較的低コストでありながら、請求項１〜請求項
３に記載の発明に係る発明と同様の作用効果を奏するこ
とができる。請求項５に記載の発明によれば、第１金属
配線層と第２金属配線層との接着性を高めることができ
ると共に、同一の形成方法や同一のパターンニング手法
を採用することが可能となるので、信頼性や工程の簡略
化を促進することなどが可能となる。
【００２３】請求項６に記載の発明によれば、上記作用
効果に加えて、一般的な材料を用いるので、信頼性・経
済性等を維持することが可能となる。請求項10に記載の
発明によれば、比較的簡単な手法によって、前記第１金
属配線層や第２金属配線層を形成することができるの
で、経済性を維持することができる。
効果に加えて、一般的な材料を用いるので、信頼性・経
済性等を維持することが可能となる。請求項10に記載の
発明によれば、比較的簡単な手法によって、前記第１金
属配線層や第２金属配線層を形成することができるの
で、経済性を維持することができる。
【００２４】
【発明の実施の形態】以下、添付図面を参照して本発明
を詳細に説明する。図１（Ａ）乃至図１（Ｃ）は、本発
明による半導体装置の金属配線層形成方法を示す工程図
である。図１（Ａ）を参照すると、基板２１上に絶縁層
２３を形成する。絶縁層２３を通常のフォトリソグラフ
ィ方法でパターニングして基板２１を露出させるコンタ
クトホール２５を形成する。前記基板２１はシリコン基
板からなる。しかし、基板２１はゲートなどのように多
結晶シリコンからなった配線層であることもある。
を詳細に説明する。図１（Ａ）乃至図１（Ｃ）は、本発
明による半導体装置の金属配線層形成方法を示す工程図
である。図１（Ａ）を参照すると、基板２１上に絶縁層
２３を形成する。絶縁層２３を通常のフォトリソグラフ
ィ方法でパターニングして基板２１を露出させるコンタ
クトホール２５を形成する。前記基板２１はシリコン基
板からなる。しかし、基板２１はゲートなどのように多
結晶シリコンからなった配線層であることもある。
【００２５】図１（Ｂ）を参照すると、基板２１のコン
タクトホール２５によって露出された部分に基板２１と
反対導電形の不純物を高濃度でドーピングして拡散領域
２７を形成する。しかし、基板２１のゲートなどのよう
に多結晶シリコンからなった配線層であれば反対導電形
の不純物をドーピングしない。図１（Ｃ）を参照する
と、絶縁層２３上に第１金属配線層２９及び第２金属配
線層３１をＣＶＤ或いはスパッタリングなどの方法で連
続的に形成する。前記第１金属配線層２９はアルミニウ
ムＡｌ、金Ａｕ、銀Ａｇ、銅Ｃｕ、或いは錫Ｓｎなどの
導電性金属をシリコンが０．５〜３wt％程度含有される
ように厚さ５００〜４０００Å程度に蒸着して形成し、
第２金属配線層３１は第１金属配線層２９と同一な導電
性金属をシリコンが含有されないように厚さ５００〜２
００００Å程度に蒸着して形成する。なお、ここにおい
て『シリコンが含有されない』とは、完全にシリコンを
含まない場合の他、前記拡散領域２７（導電領域）側よ
りシリコンが拡散し易い程度にシリコンを除去した（或
いはシリコンをできるだけ含まないように調整された）
ものを含む意である。
タクトホール２５によって露出された部分に基板２１と
反対導電形の不純物を高濃度でドーピングして拡散領域
２７を形成する。しかし、基板２１のゲートなどのよう
に多結晶シリコンからなった配線層であれば反対導電形
の不純物をドーピングしない。図１（Ｃ）を参照する
と、絶縁層２３上に第１金属配線層２９及び第２金属配
線層３１をＣＶＤ或いはスパッタリングなどの方法で連
続的に形成する。前記第１金属配線層２９はアルミニウ
ムＡｌ、金Ａｕ、銀Ａｇ、銅Ｃｕ、或いは錫Ｓｎなどの
導電性金属をシリコンが０．５〜３wt％程度含有される
ように厚さ５００〜４０００Å程度に蒸着して形成し、
第２金属配線層３１は第１金属配線層２９と同一な導電
性金属をシリコンが含有されないように厚さ５００〜２
００００Å程度に蒸着して形成する。なお、ここにおい
て『シリコンが含有されない』とは、完全にシリコンを
含まない場合の他、前記拡散領域２７（導電領域）側よ
りシリコンが拡散し易い程度にシリコンを除去した（或
いはシリコンをできるだけ含まないように調整された）
ものを含む意である。
【００２６】そして、第１及び第２金属配線層２９，３
１を４５０〜５００℃程度で熱処理して基板２１とオー
ム接触(ohmic contact) をなすようにする。この時、第
１金属配線層２９に含有されたシリコンによって基板２
１内のシリコンが第１及び第２金属配線層２９，３１に
拡散されることが防止されるので、スパイク現象を防止
することが可能となる。
１を４５０〜５００℃程度で熱処理して基板２１とオー
ム接触(ohmic contact) をなすようにする。この時、第
１金属配線層２９に含有されたシリコンによって基板２
１内のシリコンが第１及び第２金属配線層２９，３１に
拡散されることが防止されるので、スパイク現象を防止
することが可能となる。
【００２７】そして、熱処理時に第１金属配線層２９に
含有されたシリコンはシリコンが含有されていない第２
金属配線層３１側に拡散される。また、前述したよう
に、第１金属配線層２９が第２金属配線層３１に比して
非常に薄く形成されているので、第１及び第２金属配線
層２９，３１のシリコン含有量はアルミニウム、金、
銀、銅、或いは錫などのそれぞれの導電性金属に対し
て、初期における第１金属配線層２９，３１のシリコン
含有量より相対的に少なくなる。前記で、第１及び第２
金属配線層２９，３１がアルミニウムから形成される場
合、第１金属配線層２９内に含有されたシリコンが第１
及び第２金属配線層２９，３１に対して１wt％以下とな
る。故に、冷却時において、第１金属配線層２９に含有
されたシリコンは、基板２１の表面に析出されるより、
シリコンが含有されていない第２金属配線層３１側に拡
散されることになる。
含有されたシリコンはシリコンが含有されていない第２
金属配線層３１側に拡散される。また、前述したよう
に、第１金属配線層２９が第２金属配線層３１に比して
非常に薄く形成されているので、第１及び第２金属配線
層２９，３１のシリコン含有量はアルミニウム、金、
銀、銅、或いは錫などのそれぞれの導電性金属に対し
て、初期における第１金属配線層２９，３１のシリコン
含有量より相対的に少なくなる。前記で、第１及び第２
金属配線層２９，３１がアルミニウムから形成される場
合、第１金属配線層２９内に含有されたシリコンが第１
及び第２金属配線層２９，３１に対して１wt％以下とな
る。故に、冷却時において、第１金属配線層２９に含有
されたシリコンは、基板２１の表面に析出されるより、
シリコンが含有されていない第２金属配線層３１側に拡
散されることになる。
【００２８】従って、熱処理後冷却時に基板２１の表面
に析出されるシリコンの量が減少するので、基板２１と
第１金属配線層２９との間の接触面積を良好に確保する
ことができる（従来に対して増加させることができ
る）。故に、基板２１と第１金属配線層２９との間の接
触抵抗を減少させることができることになる。そして、
第１及び第２金属配線層２９，３１をフォトリソグラフ
ィ方法でパターニングする。
に析出されるシリコンの量が減少するので、基板２１と
第１金属配線層２９との間の接触面積を良好に確保する
ことができる（従来に対して増加させることができ
る）。故に、基板２１と第１金属配線層２９との間の接
触抵抗を減少させることができることになる。そして、
第１及び第２金属配線層２９，３１をフォトリソグラフ
ィ方法でパターニングする。
【００２９】前述したように、本実施形態に係る半導体
装置の金属配線層形成方法は、基板を露出させるコンタ
クトホールを持つ絶縁層上に、導電性金属でシリコンが
０．５〜３wt％程度含有された第１金属配線層と、この
第１金属配線層と同一な導電性金属でシリコンが含有さ
れていない第２金属配線層とを順次形成し、熱処理する
方法である。この時、第２金属配線層に含有されたシリ
コンは熱処理時に基板内のシリコンが第１及び第２金属
配線層に拡散されることを防止するだけではなく、冷却
時に第１及び第２金属配線層全体のシリコン含有量は第
１金属配線層のシリコン含有量より相対的に少ないの
で、第１金属配線層２９に含有されたシリコンは、シリ
コンが含有されていない第２金属配線層３１側に拡散さ
れることになるので、基板と第１金属配線層の界面に析
出するシリコンを大幅に減少させることができる。
装置の金属配線層形成方法は、基板を露出させるコンタ
クトホールを持つ絶縁層上に、導電性金属でシリコンが
０．５〜３wt％程度含有された第１金属配線層と、この
第１金属配線層と同一な導電性金属でシリコンが含有さ
れていない第２金属配線層とを順次形成し、熱処理する
方法である。この時、第２金属配線層に含有されたシリ
コンは熱処理時に基板内のシリコンが第１及び第２金属
配線層に拡散されることを防止するだけではなく、冷却
時に第１及び第２金属配線層全体のシリコン含有量は第
１金属配線層のシリコン含有量より相対的に少ないの
で、第１金属配線層２９に含有されたシリコンは、シリ
コンが含有されていない第２金属配線層３１側に拡散さ
れることになるので、基板と第１金属配線層の界面に析
出するシリコンを大幅に減少させることができる。
【００３０】即ち、本実施形態によれば、スパイク現象
の発生を防止できると共に、基板と第１金属配線層の接
触面積を良好に確保でき以って接触抵抗の増大を防止す
ることができる。
の発生を防止できると共に、基板と第１金属配線層の接
触面積を良好に確保でき以って接触抵抗の増大を防止す
ることができる。
【図１】本発明による半導体装置の金属配線層形成方法
を説明する工程図
を説明する工程図
【図２】従来技術による半導体装置の金属配線層形成方
法を説明する工程図
法を説明する工程図
２１ 半導体基板 ２３ 絶縁層 ２５ コンタクトホール ２７ 拡散領域 ２９ 第１金属配線層 ３１ 第２金属配線層
Claims (10)
- 【請求項１】導電領域を持つ基板上に絶縁層を形成する
工程と、 前記絶縁層をパターニングして前記導電領域を露出させ
るコンタクトホールを形成する工程と、 前記絶縁層上に前記コンタクトホールを通じて前記導電
領域と接触されるようにシリコンが含有された第１金属
配線層を形成すると共に、該第１金属配線層上に前記導
電領域側よりシリコンが拡散し易い第２金属配線層を形
成して、熱処理する工程と、 前記第１金属配線層及び第２金属配線層をパターニング
する工程と、 を含んで構成したことを特徴とする半導体装置の金属配
線形成方法。 - 【請求項２】前記導電領域が、シリコン基板内の拡散領
域、或いは多結晶シリコンからなった配線層であること
を特徴とする請求項１に記載の半導体装置の金属配線形
成方法。 - 【請求項３】第１導電形シリコン基板上に絶縁層を形成
する工程と、 前記絶縁層をパターニングして前記シリコン基板を露出
させるコンタクトホールを形成する工程と、 前記シリコン基板の露出された部分に第２導電形の不純
物をドーピングして拡散領域を形成する工程と、 前記絶縁層上に前記コンタクトホールを通じて前記拡散
領域と接触されるようにシリコンが含有された第１金属
配線層を形成すると共に、該第１金属配線層上に前記導
電領域側よりシリコンが拡散し易い第２金属配線層を形
成して、熱処理する工程と、 前記第１金属配線層及び第２金属配線層をパターニング
する工程と、 を含んで構成したことを特徴とする半導体装置の金属配
線形成方法。 - 【請求項４】前記第２金属配線層が、シリコンを除去し
た金属配線層であることを特徴とする請求項１〜請求項
３の何れか１つに記載の半導体装置の金属配線形成方
法。 - 【請求項５】前記第１金属配線層及び第２金属配線層
が、同一な導電性金属から形成されることを特徴とする
請求項１〜４の何れか１つに記載の半導体装置の金属配
線形成方法。 - 【請求項６】前記第１金属配線層と第２金属配線層の少
なくとも一方が、アルミニウムＡｌ、金Ａｕ、銀Ａｇ、
銅Ｃｕ、或いは錫Ｓｎのうちの少なくとも１つから形成
されることを特徴とする請求項１〜請求項５の何れか１
つに記載の半導体装置の金属配線形成方法。 - 【請求項７】前記第１金属配線層を５００〜４０００Å
の厚さに形成することを特徴とする請求項１〜請求項６
の何れか１つに記載の半導体装置の金属配線形成方法。 - 【請求項８】前記第１金属配線層をシリコンが０．５〜
３wt％含有されるように形成することを特徴とする請求
項１〜請求項７の何れか１つに記載の半導体装置の金属
配線形成方法。 - 【請求項９】前記第２金属配線層を５００〜２００００
Åの厚さに形成することを特徴とする請求項１〜請求項
８の何れか１つに記載の半導体装置の金属配線形成方
法。 - 【請求項10】前記第１金属配線層と第２金属配線層の少
なくとも一方を、化学気相蒸着(Chemical Vapor Deopos
ition)方法或いはスパッタリング(sputtering)方法で形
成することを特徴とする請求項１〜請求項９の何れか１
つに記載の半導体装置の金属配線形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970012194A KR100265993B1 (ko) | 1997-04-02 | 1997-04-02 | 반도체장치의 금속배선층 형성방법 |
| KR12194/1997 | 1997-04-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10284437A true JPH10284437A (ja) | 1998-10-23 |
Family
ID=19501812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10008737A Pending JPH10284437A (ja) | 1997-04-02 | 1998-01-20 | 半導体装置の金属配線層形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6159846A (ja) |
| JP (1) | JPH10284437A (ja) |
| KR (1) | KR100265993B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6503827B1 (en) * | 2000-06-28 | 2003-01-07 | International Business Machines Corporation | Method of reducing planarization defects |
| US6819836B2 (en) | 2000-12-19 | 2004-11-16 | Intel Corporation | Photonic and electronic components on a shared substrate with through substrate communication |
| US6650823B1 (en) * | 2000-12-19 | 2003-11-18 | Intel Corporation | Method of creating a photonic via using fiber optic |
| JP4052868B2 (ja) * | 2002-04-26 | 2008-02-27 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US8067304B2 (en) * | 2009-01-20 | 2011-11-29 | Alpha And Omega Semiconductor, Inc. | Method for forming a patterned thick metallization atop a power semiconductor chip |
| US10438813B2 (en) | 2017-11-13 | 2019-10-08 | Alpha And Omega Semiconductor (Cayman) Ltd. | Semiconductor device having one or more titanium interlayers and method of making the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4520554A (en) * | 1983-02-10 | 1985-06-04 | Rca Corporation | Method of making a multi-level metallization structure for semiconductor device |
| KR960001601B1 (ko) * | 1992-01-23 | 1996-02-02 | 삼성전자주식회사 | 반도체 장치의 접촉구 매몰방법 및 구조 |
| KR940016691A (ko) * | 1992-12-28 | 1994-07-23 | 김주용 | 반도체 소자의 금속박막 증착방법 |
| JP2730623B2 (ja) * | 1994-12-28 | 1998-03-25 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| KR0174878B1 (ko) * | 1995-11-17 | 1999-04-01 | 양승택 | 확산 장벽층 형성방법 |
-
1997
- 1997-04-02 KR KR1019970012194A patent/KR100265993B1/ko not_active Expired - Lifetime
- 1997-09-29 US US08/936,398 patent/US6159846A/en not_active Expired - Lifetime
-
1998
- 1998-01-20 JP JP10008737A patent/JPH10284437A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR100265993B1 (ko) | 2000-10-02 |
| KR19980075835A (ko) | 1998-11-16 |
| US6159846A (en) | 2000-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07235538A (ja) | 半導体装置およびその製造方法 | |
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| JPS6261358A (ja) | 半導体装置 | |
| JPH10284437A (ja) | 半導体装置の金属配線層形成方法 | |
| JPH05121357A (ja) | 半導体デバイスの製造方法 | |
| JPH01202841A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| US6100186A (en) | Method of selectively forming a contact in a contact hole | |
| JPH01255250A (ja) | 多層配線形成方法 | |
| KR0121870B1 (ko) | 반도체 장치의 금속 콘택부 구조 및 형성방법 | |
| KR100316030B1 (ko) | 반도체장치의알루미늄배선형성방법 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JPH01166556A (ja) | ｎ型ＧａＡｓオーム性電極およびその形成方法 | |
| JP2705092B2 (ja) | 半導体装置の製造方法 | |
| KR920010499B1 (ko) | Al 박막내 입계 확산에 의한 금속원자 첨가방법 | |
| KR100575332B1 (ko) | 반도체 소자의 메탈 콘택 형성 방법 | |
| KR100252915B1 (ko) | 반도체소자의 배선구조 및 형성방법 | |
| JP3017810B2 (ja) | 半導体装置の製造方法 | |
| JPS6276518A (ja) | 半導体装置の製造方法 | |
| KR100203303B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JPH02206122A (ja) | 半導体装置 | |
| JPS62235775A (ja) | 半導体装置およびその製造方法 | |
| JPS62262443A (ja) | 半導体装置およびその製造方法 | |
| JPH02206123A (ja) | 半導体装置 | |
| JPH0441510B2 (ja) |