JPH10284525A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH10284525A
JPH10284525A JP9084907A JP8490797A JPH10284525A JP H10284525 A JPH10284525 A JP H10284525A JP 9084907 A JP9084907 A JP 9084907A JP 8490797 A JP8490797 A JP 8490797A JP H10284525 A JPH10284525 A JP H10284525A
Authority
JP
Japan
Prior art keywords
resin
substrate
sealing
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9084907A
Other languages
English (en)
Inventor
Shigeji Muramatsu
茂次 村松
Hiroshi Miyagawa
弘志 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP9084907A priority Critical patent/JPH10284525A/ja
Priority to US09/194,733 priority patent/US6110755A/en
Priority to KR1019980709850A priority patent/KR100283348B1/ko
Priority to EP98911197A priority patent/EP0923120A4/en
Priority to PCT/JP1998/001546 priority patent/WO1998044547A1/ja
Publication of JPH10284525A publication Critical patent/JPH10284525A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/014—Manufacture or treatment using batch processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H10W74/017—Auxiliary layers for moulds, e.g. release layers or layers preventing residue
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/019—Manufacture or treatment using temporary auxiliary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/40—Fillings or auxiliary members in containers, e.g. centering rings
    • H10W76/42—Fillings
    • H10W76/47—Solid or gel fillings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 多数個取り用の基板から効率的に半導体装置
を得ることができ、かつ信頼性の高い製品として得るこ
と。 【解決手段】 基板２０に半導体チップ１２を搭載し、
半導体チップを樹脂封止してなる半導体装置の製造方法
において、複数の単位基板２０ａが形成された多数個取
り用基板２０に、前記単位基板２０ａに対応させて複数
の半導体チップ１２を搭載する工程と、前記多数個取り
用基板２０の外周縁部より内方に封止樹脂１６を充填す
ることにより半導体チップ１２を樹脂封止する工程と、
樹脂封止後の多数個取り用基板２０を封止樹脂１６とと
もに単位基板に切断して樹脂封止された複数の半導体装
置とする工程とを含むことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、より詳細には多数個取り用の大判の回路基板
を用いて効率的に信頼性の高い半導体装置を製造する方
法に関する。
【０００２】
【従来の技術】プリント基板等の樹脂基板を用いたＢＧ
Ａ（Ball Grid Array)等の樹脂封止型の半導体装置は、
ポッティングあるいは樹脂封止金型を用いた樹脂封止に
より半導体チップを封止して提供される。ポッティング
法は操作が容易であることと、多数個取り用の大判の樹
脂基板を用いても製造できる点で有用である。一方、樹
脂封止金型を用いた封止方法は、サイクルタイムが短く
量産性に優れているという利点がある。
【０００３】
【発明が解決しようとする課題】ポッティングによって
封止する場合は、図５に示すように、基板１０に半導体
チップ１２をダイ付けし、ワイヤボンディング等により
半導体チップと配線パターンとを電気的に接続した後、
封止部分の周囲に保形性を有する樹脂を用いてダム部１
４を形成し、ダム部１４の内側に封止樹脂１６を注入す
るようにする。このようにポッティング法によって封止
して半導体装置を作製する従来方法では封止部分の周囲
にダム部１４を形成しなければならないため、その分だ
けパッケージのサイズを小さくできないという問題があ
る。また、多数個取り用の大判の樹脂基板を用いて半導
体装置を作製する際には、個々のパッケージごとにダム
部１４を形成しなければならないから、その分だけ樹脂
基板からのパッケージの取れ数が減るという問題もあ
る。
【０００４】また、多数個取り用基板で半導体チップの
実装、樹脂封止を行ってから個片に分離して半導体装置
を得る場合は、図５に示すように、基板１０の外周側面
が外部に露出し、樹脂基板を用いるような場合は基板１
０の外側面から吸湿しやすいためパッケージの信頼性が
低下するという問題もあった。
【０００５】本発明に係る半導体装置の製造方法は、Ｂ
ＧＡのように半導体チップを搭載した基板の片面側を封
止して製造する製品の製造方法に係るものであり、パッ
ケージの小型化を図ることができ、多数個取り用基板か
らの製品の取れ数を増やして効率的な製造を可能にし、
かつ信頼性の高い半導体装置を得ることができる半導体
装置の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、基板に半導体チ
ップを搭載し、半導体チップを樹脂封止してなる半導体
装置の製造方法において、複数の単位基板が形成された
多数個取り用基板に、前記単位基板に対応させて複数の
半導体チップを搭載する工程と、前記多数個取り用基板
の外周縁部より内方に封止樹脂を充填して半導体チップ
を樹脂封止する工程と、樹脂封止後の多数個取り用基板
を封止樹脂とともに単位基板に切断して樹脂封止された
複数の半導体装置とする工程とを含むことを特徴とす
る。また、基板に半導体チップを搭載し、半導体チップ
を樹脂封止してなる半導体装置の製造方法において、複
数の単位基板が形成されるとともに、その単位基板同士
の接続部を残して外形線に沿うスリットが形成された多
数個取り用基板に、前記単位基板に対応させて複数の半
導体チップを搭載する工程と、前記スリットからの封止
樹脂の流れ出しを防止するテープを、前記多数個取り用
基板の半導体チップ搭載面の反対面に貼着する工程と、
前記多数個取り用基板の外周縁部より内方に封止樹脂を
充填して半導体チップを樹脂封止する工程と、樹脂封止
後の多数個取り用基板を封止樹脂とともに単位基板に切
断して樹脂封止された複数の半導体装置とする工程とを
含むことを特徴とする。また、半導体チップの樹脂封止
工程を、多数個取り用基板の外周縁部に封止樹脂の流れ
止めを設け、該流れ止めの内方に封止樹脂を充填して行
うことを特徴とする。また、半導体チップの樹脂封止工
程を、樹脂封止金型により、前記多数個取り用基板の外
周縁部をクランプし、樹脂封止金型のキャビティに封止
樹脂を充填して行うことを特徴とする。また、基板に半
導体チップを搭載し、半導体チップを樹脂封止してなる
半導体装置の製造方法において、複数の単位基板が形成
されるとともに、その単位基板同士の接続部を残して外
形線に沿うスリットが形成された多数個取り用基板に、
前記単位基板に対応させて複数の半導体チップを搭載す
る工程と、樹脂封止金型により、前記多数個取り用基板
の外周縁部をクランプし、樹脂封止金型のキャビティに
封止樹脂を充填して半導体チップを樹脂封止する工程
と、樹脂封止後の多数個取り用基板を封止樹脂とともに
単位基板に切断して樹脂封止された複数の半導体装置と
する工程とを含むことを特徴とする。また、前記多数個
取り用基板として樹脂基板を使用することを特徴とす
る。
【０００７】
【発明の実施の形態】以下、本発明の好適な実施形態に
ついて説明する。図１はポッティング法によりＢＧＡを
製造する実施形態を示す説明図である。図１で２０は半
導体装置の製造に用いる多数個取り用の樹脂基板であ
る。図１(a) に示すように、樹脂基板２０には個片に分
離して個々の半導体装置とした場合の基板の外形位置に
合わせてスリット２２が設けられている。
【０００８】図２は樹脂基板２０の平面図を示す。前記
スリット２２は個片に分離される単位基板２０ａが隣接
する辺の位置で略全長にわたって設けられる。これによ
り、隣接する単位基板２０ａはそのコーナー部でのみ連
結する形態となる。樹脂基板２０に設けるスリット２２
はこの実施形態の形状に限るものではなく、スリット２
２の中間に補強用のリブを設けて樹脂基板２０の剛性を
高めるようにすることももちろん可能である。
【０００９】樹脂基板２０には、エッチング等の所定の
プロセスにより半導体チップをダイ付けするダイパッ
ド、半導体チップと外部接続端子とを電気的に接続する
配線パターン、外部接続端子を接合するランド等が形成
されている。図面ではこれらの配線パターン等は省略す
る。
【００１０】次に、上記樹脂基板２０の下面、すなわち
半導体チップを搭載する面とは逆側の面にテープ２４を
貼着する。テープ２４は樹脂基板２０にポッテング樹脂
１６を流した際にスリット２２部分から樹脂が流れ出な
いようにするためのものである。テープ２４は樹脂基板
２０に貼着した後、簡単に剥離除去できるものであれば
よい。
【００１１】次に、樹脂基板２０の単位基板２０ａの各
々に半導体チップ１２を搭載し、半導体チップ１２と配
線パターンとを電気的に接続する。半導体チップ１２と
配線パターンとの電気的接続はワイヤボンディング、フ
リップチップ等によって行われる。図１(c) は樹脂基板
２０に半導体チップ１２を搭載してワイヤボンディング
した状態である。なお、テープ２４を貼着する工程は、
樹脂基板２０に封止樹脂１６を流す前であればよく、半
導体チップ１２を搭載した後に行っても良い。
【００１２】次に、樹脂基板２０の外周縁に一定の保形
性を有する樹脂を用いて封止樹脂１６の流れ止め用のダ
ム２６を形成する。図１(d) はダム２６で囲まれた樹脂
封止面に封止樹脂１６を流し込んだ状態である。封止樹
脂１６は図のようにスリット２２を設けた樹脂基板２０
の厚み部分にも入り込む。封止樹脂１６を流し込む際
は、樹脂基板２０を水平に支持し、ダム２６の内側全体
に均等な厚さで封止樹脂１６が充填されるようにする。
ダム２６は樹脂封止面に所定厚で封止樹脂１６を流すた
めのものであり、ダム２６を用いずに樹脂基板２０の外
周縁を治具で支持してポッティングするようにすること
もできる。
【００１３】封止樹脂１６を硬化させた後、樹脂基板２
０の下面からテープ２４を剥離し、樹脂基板２０に設け
たスリット２２の位置で封止樹脂１６とともに樹脂基板
２０を縦横に切断することにより、個片の半導体装置３
０を得る。図１(d) の矢印の位置が樹脂基板２０の切断
位置である。図３はこうして得られた半導体装置３０を
示す。半導体装置３０は単位基板２０ａに半導体チップ
１２が搭載され、半導体チップ１２を搭載した面が封止
樹脂１６により封止されるとともに、スリット２２の中
央部分で切断したことにより、単位基板２０ａの外側面
が封止樹脂１６によって封止された形態で得ることがで
きる。半導体装置３０は単位基板２０ａに切断した後、
端子部分にはんだボール３２を接合することによりＢＧ
Ａパッケージとして得られる。はんだボール３２の接合
は、個片に分割する以前に行ってもよい。
【００１４】半導体装置３０は基板上にポッティング用
のダム部を設けることなく、封止樹脂１６のみで封止さ
れた構成となるから、基板サイズはパッケージとして必
要な面積を確保するだけでよく、これによって有効にパ
ッケージの小型化を図ることができる。また、基板の外
側面部分２０ｂが封止樹脂１６によって被覆されて外面
に露出しない構成となるから、基板でもっとも吸湿され
やすい外側面部分２０ｂからパッケージ内に水分が侵入
することが防止でき、パッケージの信頼性を向上させる
ことができる。
【００１５】また、本実施形態の製造方法によれば、樹
脂基板２０に設けられる各々の単位基板２０ａにはダム
部を設けず、樹脂基板２０の外周縁にのみダム２６を設
けて樹脂封止するから、樹脂基板２０には半導体装置を
構成する基板として必要な面積のみを確保すればよく、
樹脂基板２０からの製品の取れ数をほぼ最大にすること
ができ、多数個取りの樹脂基板２０を用いて効率的な生
産を可能にする。
【００１６】また、本実施形態の製造方法の場合は、多
数個取りの大判の樹脂基板２０のまま、半導体チップ１
２の搭載、テープ２４の貼着、ポッティングを行って最
後に切断するから、個片に分割した基板を対象として操
作することがなく、作業性の点できわめて効率的であ
る。また、ダムを形成する際、あるいはポッティングに
よって樹脂封止する際の樹脂量は個片ごとに供給するた
め厳密に調節することが必要であるのに対し、大判の樹
脂基板２０を対象とする場合は、ダム２６を形成する場
合も、ダム２６の内容に樹脂を充填する場合も取り扱う
分量が多くなるため樹脂量の管理が容易となりダム２６
の作製位置のコントロールも容易になるという利点があ
る。
【００１７】上記実施形態の製造方法はポッティング法
により半導体チップ１２を樹脂封止して製造する方法で
あるが、図４に示すような、樹脂封止金型を用いて樹脂
封止する方法によって製造することも可能である。図４
に示す実施形態は、上記実施形態と同様にスリット２２
を設けた樹脂基板２０の各々の単位基板２０ａに半導体
チップ１２を搭載した後、樹脂封止金型４０で樹脂基板
２０の外周縁をクランプし、キャビティに封止樹脂４２
を充填した状態を示す。
【００１８】この実施形態の場合も、樹脂封止完了後
に、スリット２２位置で封止樹脂４２とともに樹脂基板
２０を切断することにより個片に分離された半導体装置
を得ることができる。得られた半導体装置は図３に示し
た半導体装置と同様に基板の外側面部分が封止樹脂４２
によって封止されている。この後、端子部分にはんだボ
ールを接合することによりＢＧＡパッケージとして得る
ことができる。はんだボールの接合は多数個取り基板を
個片に分割する前に行ってもよい。なお、図４に示す実
施形態では樹脂基板２０の下面にテープ２４を貼着し、
キャビティに樹脂を充填した際に樹脂基板２０の下面に
封止樹脂が回り込まないようにしているが、テープ２４
を用いずに金型で樹脂の流れ出しを止めて脂封止するこ
とも可能である。
【００１９】上記各実施形態では樹脂基板２０として製
品の基板形状に合わせてスリット２２を設けたものを使
用したが、スリット２２を設けずに単に所定寸法の単位
基板２０ａを連設する構成とした樹脂基板２０を用いて
半導体装置を製造することも可能である。この場合は、
樹脂基板２０の各単位基板２０ａごと半導体チップ１２
を搭載し、ワイヤボンディング等した後、上記実施形態
と同様にポッティングあるいは樹脂封止金型を用いて樹
脂封止し、単位基板２０ａの配置にしたがって封止樹脂
とともに樹脂基板２０を切断することによって半導体装
置を得ることができる。
【００２０】このようにスリット２２を設けない多数個
取り用の樹脂基板２０を用いて製造する場合は、大判の
樹脂基板２０からの製品の取れ数をもっとも多くするこ
とができる。また、前述した実施形態と同様なポッティ
ング方法、樹脂封止方法を採用することによって、効率
的に製品を製造することができる。
【００２１】なお、前述した実施形態では樹脂基板２０
を用いて半導体装置を作成したが、半導体装置で使用す
る基板は樹脂基板２０に限るものではなく、金属コアを
用いた基板、金属基板、セラミックス基板を基板とする
半導体装置の製造にも同様に適用できるものである。
【００２２】
【発明の効果】本発明に係る半導体装置の製造方法によ
れば、上述したように、多数個取り用基板から形成する
半導体装置の取れ数を増やすことができ、また大判の基
板のまま操作することにより有効に作業効率を向上させ
ることができる。また、基板の外周縁でのみ樹脂を流れ
止めして樹脂封止することにより、基板上で製品部分以
外の不要部分を形成する必要がなくパッケージをよりコ
ンパクトに形成することができる。また、スリットを設
けた基板を使用することにより、基板の外側面部分まで
封止することができ、信頼性の高い製品として提供する
ことが可能になる等の著効を奏する。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法の一実施形
態を示す説明図である。
【図２】半導体装置の製造に用いる多数個取り用基板の
平面図である。
【図３】本発明に係る半導体装置の製造方法によって得
られた半導体装置の断面図である。
【図４】半導体装置の製造方法の他の実施形態を示す説
明図である。
【図５】従来の製造方法によって得られた半導体装置の
断面図である。
【符号の説明】
１０ 基板 １２ 半導体チップ ２０ 樹脂基板 ２０ａ 単位基板 ２０ｂ 外側面部 ２２ スリット ２４ テープ ２６ ダム ３０ 半導体装置 ４０ 樹脂封止金型 ４２ 封止樹脂

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 基板に半導体チップを搭載し、半導体チ
    ップを樹脂封止してなる半導体装置の製造方法におい
    て、 複数の単位基板が形成された多数個取り用基板に、前記
    単位基板に対応させて複数の半導体チップを搭載する工
    程と、 前記多数個取り用基板の外周縁部より内方に封止樹脂を
    充填して半導体チップを樹脂封止する工程と、 樹脂封止後の多数個取り用基板を封止樹脂とともに単位
    基板に切断して樹脂封止された複数の半導体装置とする
    工程とを含むことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 基板に半導体チップを搭載し、半導体チ
    ップを樹脂封止してなる半導体装置の製造方法におい
    て、 複数の単位基板が形成されるとともに、その単位基板同
    士の接続部を残して外形線に沿うスリットが形成された
    多数個取り用基板に、前記単位基板に対応させて複数の
    半導体チップを搭載する工程と、 前記スリットからの封止樹脂の流れ出しを防止するテー
    プを、前記多数個取り用基板の半導体チップ搭載面の反
    対面に貼着する工程と、 前記多数個取り用基板の外周縁部より内方に封止樹脂を
    充填して半導体チップを樹脂封止する工程と、 樹脂封止後の多数個取り用基板を封止樹脂とともに単位
    基板に切断して樹脂封止された複数の半導体装置とする
    工程とを含むことを特徴とする半導体装置の製造方法。
  3. 【請求項３】 半導体チップの樹脂封止工程を、多数個
    取り用基板の外周縁部に封止樹脂の流れ止めを設け、 該流れ止めの内方に封止樹脂を充填して行うことを特徴
    とする請求項１または２記載の半導体装置の製造方法。
  4. 【請求項４】 半導体チップの樹脂封止工程を、樹脂封
    止金型により、前記多数個取り用基板の外周縁部をクラ
    ンプし、樹脂封止金型のキャビティに封止樹脂を充填し
    て行うことを特徴とする請求項１または２記載の半導体
    装置の製造方法。
  5. 【請求項５】 基板に半導体チップを搭載し、半導体チ
    ップを樹脂封止してなる半導体装置の製造方法におい
    て、 複数の単位基板が形成されるとともに、その単位基板同
    士の接続部を残して外形線に沿うスリットが形成された
    多数個取り用基板に、前記単位基板に対応させて複数の
    半導体チップを搭載する工程と、 樹脂封止金型により、前記多数個取り用基板の外周縁部
    をクランプし、樹脂封止金型のキャビティに封止樹脂を
    充填して半導体チップを樹脂封止する工程と、樹脂封止
    後の多数個取り用基板を封止樹脂とともに単位基板に切
    断して樹脂封止された複数の半導体装置とする工程とを
    含むことを特徴とする半導体装置の製造方法。
  6. 【請求項６】 前記多数個取り用基板として樹脂基板を
    使用することを特徴とする請求項１、２、３、４または
    ５記載の半導体装置の製造方法。
JP9084907A 1997-04-03 1997-04-03 半導体装置の製造方法 Pending JPH10284525A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP9084907A JPH10284525A (ja) 1997-04-03 1997-04-03 半導体装置の製造方法
US09/194,733 US6110755A (en) 1997-04-03 1998-04-03 Method for manufacturing semiconductor device
KR1019980709850A KR100283348B1 (ko) 1997-04-03 1998-04-03 반도체장치의 제조방법
EP98911197A EP0923120A4 (en) 1997-04-03 1998-04-03 METHOD FOR PRODUCING A SEMICONDUCTOR
PCT/JP1998/001546 WO1998044547A1 (en) 1997-04-03 1998-04-03 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9084907A JPH10284525A (ja) 1997-04-03 1997-04-03 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH10284525A true JPH10284525A (ja) 1998-10-23

Family

ID=13843817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9084907A Pending JPH10284525A (ja) 1997-04-03 1997-04-03 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US6110755A (ja)
EP (1) EP0923120A4 (ja)
JP (1) JPH10284525A (ja)
KR (1) KR100283348B1 (ja)
WO (1) WO1998044547A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277550A (ja) * 1999-03-25 2000-10-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003007913A (ja) * 2001-06-26 2003-01-10 Hitachi Ltd 半導体装置及び半導体モジュールの製造方法
JP2009117450A (ja) * 2007-11-02 2009-05-28 Rohm Co Ltd モジュールおよびその製造方法
JP2010034609A (ja) * 2009-11-18 2010-02-12 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2011082576A (ja) * 2011-01-24 2011-04-21 Renesas Electronics Corp 半導体装置の製造方法
JP2013165304A (ja) * 2013-05-30 2013-08-22 Renesas Electronics Corp 半導体装置の製造方法
JP2014007374A (ja) * 2012-06-25 2014-01-16 Ralec Electronic Corp チップ抵抗器及びその半製品の製造方法
USRE45931E1 (en) 1999-11-29 2016-03-15 Renesas Electronics Corporation Method of manufacturing a semiconductor device

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4073098B2 (ja) * 1998-11-18 2008-04-09 三洋電機株式会社 半導体装置の製造方法
JP4803855B2 (ja) * 1999-02-09 2011-10-26 三洋電機株式会社 半導体装置の製造方法
FR2797977B1 (fr) * 1999-08-25 2004-09-24 Gemplus Card Int Procede de fabrication d'un dispositif electronique portable comportant une etape de surmoulage directement sur le film support
JP2001210755A (ja) * 2000-01-28 2001-08-03 Nec Corp 半導体装置用基板および半導体装置の製造方法
DE10012880A1 (de) * 2000-03-16 2001-09-27 Infineon Technologies Ag Verfahren und Vorrichtung zur Herstellung einer Halbleiterchip-Umhüllung
DE10014380A1 (de) * 2000-03-23 2001-10-04 Infineon Technologies Ag Vorrichtung zum Verpacken von elektronischen Bauteilen
US6624005B1 (en) * 2000-09-06 2003-09-23 Amkor Technology, Inc. Semiconductor memory cards and method of making same
JP2002222914A (ja) * 2001-01-26 2002-08-09 Sony Corp 半導体装置及びその製造方法
US20040245674A1 (en) * 2003-04-11 2004-12-09 Yew Chee Kiang Method for packaging small size memory cards
TWI231578B (en) * 2003-12-01 2005-04-21 Advanced Semiconductor Eng Anti-warpage package and method for making the same
NL1026645C2 (nl) * 2004-07-13 2006-01-16 Fico Bv Drager voor elektronische componenten en werkwijze voor het separeren van segmenten uit zo een drager.
US8116867B2 (en) 2005-08-04 2012-02-14 Cameron Health, Inc. Methods and devices for tachyarrhythmia sensing and high-pass filter bypass
FR2893161B1 (fr) * 2005-11-04 2009-01-23 Oberthur Card Syst Sa Document a microcircuit electronique sans contact et capteur de proximite.
US7682874B2 (en) * 2006-07-10 2010-03-23 Shanghai Kaihong Technology Co., Ltd. Chip scale package (CSP) assembly apparatus and method
KR100806026B1 (ko) 2006-12-05 2008-02-26 연세대학교 산학협력단 생분해성 약침 및 이의 제조방법
KR101089962B1 (ko) * 2009-11-27 2011-12-05 삼성전기주식회사 디스플레이용 어레이 기판 및 디스플레이용 기판의 제조 방법
JP2023130249A (ja) 2022-03-07 2023-09-20 キオクシア株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04276414A (ja) * 1991-03-04 1992-10-01 Toshiba Corp Ｉｃカード用基板及びその樹脂封止用金型
EP1213754A3 (en) * 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Fabrication process of semiconductor package and semiconductor package
JPH0870081A (ja) * 1994-08-29 1996-03-12 Nippondenso Co Ltd Ｉｃパッケージおよびその製造方法
JPH0888308A (ja) * 1994-09-15 1996-04-02 Toshiba Corp リードフレーム及び半導体装置の製造方法
JP3093960B2 (ja) * 1995-07-06 2000-10-03 株式会社三井ハイテック 半導体回路素子搭載基板フレームの製造方法
JPH0936151A (ja) * 1995-07-20 1997-02-07 Japan Aviation Electron Ind Ltd 小型樹脂モールド集積回路装置の製造方法およびこの方法により製造された集積回路装置
US5612513A (en) * 1995-09-19 1997-03-18 Micron Communications, Inc. Article and method of manufacturing an enclosed electrical circuit using an encapsulant
JP3304705B2 (ja) * 1995-09-19 2002-07-22 セイコーエプソン株式会社 チップキャリアの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277550A (ja) * 1999-03-25 2000-10-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
USRE45931E1 (en) 1999-11-29 2016-03-15 Renesas Electronics Corporation Method of manufacturing a semiconductor device
JP2003007913A (ja) * 2001-06-26 2003-01-10 Hitachi Ltd 半導体装置及び半導体モジュールの製造方法
JP2009117450A (ja) * 2007-11-02 2009-05-28 Rohm Co Ltd モジュールおよびその製造方法
JP2010034609A (ja) * 2009-11-18 2010-02-12 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2011082576A (ja) * 2011-01-24 2011-04-21 Renesas Electronics Corp 半導体装置の製造方法
JP2014007374A (ja) * 2012-06-25 2014-01-16 Ralec Electronic Corp チップ抵抗器及びその半製品の製造方法
JP2013165304A (ja) * 2013-05-30 2013-08-22 Renesas Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
WO1998044547A1 (en) 1998-10-08
KR100283348B1 (ko) 2001-04-02
KR20000016277A (ko) 2000-03-25
EP0923120A1 (en) 1999-06-16
EP0923120A4 (en) 2001-09-12
US6110755A (en) 2000-08-29

Similar Documents

Publication Publication Date Title
JPH10284525A (ja) 半導体装置の製造方法
US7102209B1 (en) Substrate for use in semiconductor manufacturing and method of making same
US6410363B1 (en) Semiconductor device and method of manufacturing same
US7112048B2 (en) BOC BGA package for die with I-shaped bond pad layout
KR0179920B1 (ko) 칩 사이즈 패키지의 제조방법
US20040016994A1 (en) Semiconductor package and fabricating method thereof
US7888179B2 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
JPH1126489A (ja) ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法
KR19990063463A (ko) 반도체 장치의 제조 방법
KR100389230B1 (ko) 개별반도체장치및그제조방법
KR0141952B1 (ko) 반도체 패키지 및 그 제조방법
KR19990068199A (ko) 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법
JP3877410B2 (ja) 半導体装置の製造方法
US5863805A (en) Method of packaging semiconductor chips based on lead-on-chip (LOC) architecture
JP3660854B2 (ja) 半導体装置の製造方法
JP3831504B2 (ja) リードフレーム
US20020048851A1 (en) Process for making a semiconductor package
US7781259B2 (en) Method of manufacturing a semiconductor using a rigid substrate
JP2006049694A (ja) 二重ゲージ・リードフレーム
KR101120718B1 (ko) 듀얼 게이지 리드프레임
KR100197878B1 (ko) Bga 반도체 패키지
JP2004031561A (ja) 半導体装置およびその製造方法
KR100258876B1 (ko) 반도체 시험용 패키지의 제조방법
JPH11297921A (ja) 半導体装置用フレームおよびその製造方法並びに半導体装置用フレームを用いた半導体装置の製造方法
KR20010004610A (ko) 트랜스퍼 몰드형 칩 사이즈 패키지 및 그의 제조 방법