JPH10284591A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH10284591A
JPH10284591A JP10047878A JP4787898A JPH10284591A JP H10284591 A JPH10284591 A JP H10284591A JP 10047878 A JP10047878 A JP 10047878A JP 4787898 A JP4787898 A JP 4787898A JP H10284591 A JPH10284591 A JP H10284591A
Authority
JP
Japan
Prior art keywords
region
trench
layer
substrate
conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10047878A
Other languages
English (en)
Inventor
William F Cantarini
ウィリアム・エフ・カンタリーニ
Steven C Lizotte
スティーブン・シー・リゾット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of JPH10284591A publication Critical patent/JPH10284591A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/50—Integrated devices comprising at least one photovoltaic cell and other types of semiconductor or solid-state components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/20—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising photovoltaic cells in arrays in or on a single semiconductor substrate, the photovoltaic cells having planar junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/041—Manufacture or treatment of isolation regions comprising polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/40—Isolation regions comprising polycrystalline semiconductor materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Keying Circuit Devices (AREA)
  • Photovoltaic Devices (AREA)

Abstract

(57)【要約】 【課題】 単一のウェハに形成される多数のセル半導体
装置の各々のセルを絶縁的に分離するために使用される
トレンチ構造を含む新規装置構造を提供する。 【解決手段】 軽くドープされたＰ型またはＮ型出発ウ
ェハにＮ＋またはＰ＋拡散域が形成される。独立したプ
レーナ型でかつスペースをおいたセルまたはタブがその
後上記Ｐ＋（またはＮ＋）拡散域の間をインターセクト
するトレンチの構成をエッチングによって形成する。こ
のトレンチ部は所定の深さまで薄い装置層を通して延び
絶縁体とポリシリコンとを充填して上記タブの各々を絶
縁的に分離している。各セルの少なく一つの拡散域は隣
接するセルの拡散域と接続して上記セルの所定数の各々
を接続する。このＮ＋またはＰ＋拡散域はリング形状の
Ｐ＋またはＮ＋コンタクト拡散域によって囲むことがで
きる。ＭＯＳゲート装置はこの同一チップ内に集積する
ことができ、また、縦型または横型ＭＯＳＦＥＴまたは
ＩＧＢＴであってもよい。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置、特にプ
ラナー型セル構成が単一シリコンウェハに形成され互い
に絶縁的に分離され、しかも１または複数のパワーデバ
イスが同一チップ内にプラナー型セルとして集積するこ
とができるような新規構造に関するものである。
【０００２】
【従来の技術】しばしば多数のセルから構成される半導
体装置の利用が望まれる。光電（Photovoltaic)ゼネレ
ータ（ＰＶＧｓ）は、例えば周知であり、ソリットステ
イトリレーの制御信号を生成するために一般に使用され
ている。このような装置は間隔をおいて配置され、かつ
分離された光電装置の光感応型表面を照射するために入
力端子によって作動させるＬＥＤを使用する。この光電
装置の出力はスイッチィング装置、例えばＭＯＳゲート
装置、特にパワーＭＯＳＦＥＴまたはＩＧＢＴへの入力
として機能させることができる。このようなスイッチィ
ング装置はＬＥＤの作動に応答してスイッチをオン状態
にする負荷端子を有している。このリレーの入力および
出力端子は上記ＬＥＤと光電装置の間のギャップによっ
て分離されている。一般にこの光電装置は多数の直列接
続された光電セルからなり、パワースイッチィング装置
をオン状態にするに十分な高い電圧を生成するようにな
っている。このような装置はよく知られており、商品名
ＰＶＩ（光電アイソレーター）として本発明の譲受人で
あるインターナショナル・レクチファイヤー・コーポレ
ーション（カリフォルニア、エル・セグンド在）から販
売されている。
【０００３】複数のセル・フォトゼネレーターは多くの
異なった方法で製造することができる。一つの公知のゼ
ネレーターは米国特許第４,７５５,６９７号および第
４,９９６,５７７号（発明者ダニエル・Ｍ・キンザー）
に示されるような光電セルのスタックまたはパイルが使
用されており、他のゼネレーターでは互いに接合分離さ
れたものであり、それらの表面で直列に接続されたセル
のプラナー型配列を使用している。また、他のゼネレー
ターでは独立したセルがシリコンチップの表面上に配列
され、互いに接合−分離されており、絶縁的に分離する
ことができるものである（米国特許第４,２２７,０９８
号および４,３９０,７９０号）。
【０００４】
【発明が解決しようとする課題】しかしながらこれらの
従来の装置は低い製造収率だけでなく、製造コストが高
いと言う欠点を有している。また、光電セルのプラナー
型配列が絶縁的に結合されたシリコンウェハに形成され
ており、比較的厚い“ハンドル”ウェハは接合が形成さ
れる薄い装置ウェハとは分離されるだけでなく酸化物結
合をしている（米国特許第５,５４９,７６２号参照）。
しかしながらこの装置は比較的高価な出発ウェハを必要
とする。それ故に、パワーＭＯＳゲート装置のためのタ
ーンオン信号を生成するために直列接続することができ
る多数の分離されたセルから構成される光電ゼネレータ
ーを、現存する製造装置または技術を使用して上記ＭＯ
Ｓゲート装置と集積化し、容易に製造することが望まれ
る。また、多数の接続することができる分離されたセル
からなり、容易に製造されかつ、他の装置と集積化する
ことができる光電装置を製造することが望まれる。
【０００５】
【課題を解決するための手段】本発明は単一のウェハに
形成される多数のセル半導体装置の各々のセルを絶縁的
に分離するために使用されるトレンチ構造を含む新規装
置構造を提供することにある。１または多数のＮ＋また
はＰ＋拡散域は軽くドープされたＰまたはＮ型出発ウェ
ハに最初に形成することができる。また、これらの拡散
域はトレンチ形成後に形成することができる。独立した
プラナー型でかつ間隔を置いたセルまたはタブはその後
上記拡散域を囲むインターセクト用トレンチ配列をエッ
チングすることにより形成される。このトレンチは所定
の深さまで延び、絶縁体とポリシリコンが充填され、各
セルを絶縁的に分離する。種々の拡散域は隣接するセル
の一または多数の拡散域と接続され、所定数のセルを直
列または並列に接続する。上記シリコンウェハの裏面は
その後少なくともトレンチの底部のレベルまで研磨さ
れ、絶縁用酸化物をその裏面に形成することができる。
上記トレンチ分離され、研磨されたウェハを同時保持す
るためにビーム支持体を使用することができる。
【０００６】本発明によれば、絶縁的に分離され、プラ
ナー型をなす光電発生用セルは単一ウェハに形成するこ
とができ、さらにまた、同時のウェハ内で一または多数
のパワー装置と集積化することができる。多数のＮ＋ま
たはＰ＋拡散域は軽くドープされたＰ型（またはＮ型）
出発ウェハに形成され、各々はリング形状のＰ＋または
Ｎ＋コンタクト拡散域によって囲まれる。これらの拡散
域はプロセスの最後に形成することができることに注意
する。独立したプラナー型の間隔をおいたセルまたはタ
ブはその後上記Ｐ＋またはＮ＋コンタクト拡散域の間に
インターセクト用トレンチの配列をエッチングすること
によって形成される。このトレンチは所定の深さまで延
び、絶縁体およびポリシリコンが充填される。その後こ
の基板は各タブを絶縁的に分離するために薄くする。各
セルのこのＮ＋上部コンタクトは隣接するセルのＰ＋コ
ンタクトと接続され、所定数のセルを直列に接続する。
【０００７】ＭＯＳゲート装置は上記ウェハのトレンチ
分離されまたはトレンチ分離されていない領域において
光電ゼネレーター構造として同一チップ内に集積化する
ことができる。このＭＯＳゲート装置は縦型または横型
ＭＯＳＦＥＴまたはＩＧＢＴであってよく、ウェハの裏
面を研磨する前に形成することができる。また、光電ゼ
ネレーターセルの形成前または形成に続いて形成されて
もよいし、または光電ゼネレーターセルと共通する幾つ
かの加工工程によって形成することができる。この装置
の上面はその後間隔をおいたＬＥＤの輻射出力のような
光に露光され、各セルに出力電圧を生成する。これらの
出力は直列に接続され、上記ＭＯＳゲート装置のスイッ
チングを制御することができる信号を形成する。
【０００８】本発明の更なる観点によれば、他の装置を
上記ウェハの他の絶縁的に分離されたセルと集積化する
ことができる。例えばＢＪＴｓ，ＭＯＳＦＥＴｓ，ＩＧ
ＢＴｓ，ＧＴＤｓは共通のウェハの他の分離されたセル
に形成することができる。コンタクト回路はまた他の分
離されたセルに集積化することができる。他のセルに集
積化された装置は縦方向導電性の装置であることがで
き、また横方向導電性装置を含むセルが底部コンタクト
含む横方向導電性装置に集積化することもできる。重要
なことはウェハの全体が内部接続されるべき種々の回路
部品を含むすべてのセルと共に使用され特定の回路を構
成することにある。本発明の他の特徴および利点は添付
図面を参照して説明される本発明の以下の記載から明ら
かになるであろう。
【０００９】
【発明の実施の形態】最初に図１を参照して、これはシ
リコンウェハ基板１０の部分の断面図である。注入マス
ク層は典型的にはウェハの上面上に成長したシリコン酸
化物からなる。適当なフォトリソグラフィー技術を用い
て一般的なフォトレジスト層が酸化層の表面上に形成さ
れ、矩形のアレイまたは他の形状の開口部にパターニン
グされる。酸化層の露出部分はエッチング除去され、フ
ォトレジストが除かれる。Ｎ型ドーパント、例えばリン
またはヒ素が、それから、酸化物の開口部を通ってシリ
コンに注入される。注入層はドライブされ、浅いＮ＋拡
散層２０，２１，２２を形成する。それから酸化層１８
が除去され、他のマスク酸化層３０がウェハ１０の上面
上に成長される。かわって第１の酸化層１８がＮ＋拡散
層２０〜２２のドライブインに先立って除去され第２の
酸化層３０がＮ＋拡散層のドライブインと同時に成長さ
れてもよい。
【００１０】続いてフォトレジスト層が酸化層３０の上
に堆積され、典型的にはリング形状であるコンタクト拡
散層のための開口部を形成するようにパターニングされ
る。それから酸化層の露出部分はエッチングされ、フォ
トレジストが除去され、浅いボロンが露出したシリコン
表面領域に注入され図２に示すようなＰ＋コンタクトリ
ング２５，２６，２７を形成する。かわりにＰ＋リング
２５，２６，２７から延びたセントラルＰ＋コレクティ
ングフィンガーが夫々のＮ＋拡散層の中央に配置されて
もよい。注入工程に続いて注入層のドライブインが行わ
れる。酸化層３０はドライブイン工程の先、または後の
いずれで除去されてもかまわない。注目すべきは、注入
エネルギーおよび注入量はドライブイン時間および温度
と同様に当業者に知られた方法による所望のドーパント
分布に基づいて決定することができる。
【００１１】続いて、デバイスは深いトレンチアイソレ
ーション４０のグリッドが形成され、該トレンチアイソ
レーション４０は夫々のＰ＋コンタクト領域を囲んで分
離し、約８０〜１３０μｍの深さまでシリコン基板１０
中に延びる。トレンチの部分は図３に部分４０ａ，４０
ｂ，４０ｃとして断面図で示される。トレンチは基板１
０中に絶縁分離されたタブまたはセルを形成する。トレ
ンチは典型的には知られたフォトリソグラフィーパター
ニング工程およびエッチング工程を用いて形成される。
【００１２】トレンチアレイ４０を形成した後に、薄い
酸化層またはＴＥＯＳのような他の絶縁層が熱成長また
は堆積によりトレンチの内壁上に形成され、図４に示さ
れる酸化層５０，５１を形成する。トレンチはその後ポ
リシリコン５２により埋められる。トレンチを埋めると
同時にポリシリコンと絶縁層はウェハの表面上にも堆積
され、これらは夫々プラズマ平坦化エッチング工程によ
り除去される。このように複数の同一の電気的に絶縁さ
れた光電ジェネレーターセルが基板１２に形成される。
絶縁層５０，５１の膜厚はシリコン基板１０との境界で
の輻射のリフレクタンスが最適化するように選択されデ
バイスの効率を改良し、および／またはセル間の絶縁分
離を増加する。必要ならばセルの拡散パータンもこのプ
ロセスで形成することができる。絶縁分離されたタブま
たはセルを形成した後、上層酸化層６０がシリコン基板
１０の表面上に堆積される。フォトリソグラフィーマス
ク工程およびエッチング工程が酸化層のパターニングに
用いられ、Ｎ＋およびＰ＋領域とのコンタクト開口部を
形成する。
【００１３】続いてコンタクト金属層が酸化層６０の上
に堆積され、図４、６に示すようなコンタクトストリッ
プ７０，７１，７２，７３がエッチング形成される。そ
してセルのＮ＋拡散層が隣接したセルのＰ＋コンタクト
拡散層に接続される。続いてウェハは保護用の透明なコ
ートにより覆われてもよい。引き続きウェハの裏面がト
レンチ４０の底に達するまで削られる。トレンチ４０の
底上の絶縁層５０，５１の部分も、トレンチの約５μｍ
のポリッシングにより、除去され、絶縁層５０，５１は
基板の底面に露出される。これにより基板は７５〜１２
５μｍの膜厚となる。続いて、シリコン酸化膜または他
の絶縁層からなるパッシベーション層８０が図５に示す
ように基板の裏面上に堆積される。ウェハは典型的には
１６個である、あらかじめ決められた直列接続されたセ
ルの単位に分割され、該セルは夫々半田パッドターミナ
ル（図示せず）を有し、そしてＬＥＤにより照らされた
場合に、電圧を生成してＭＯＳゲートパワーデバイスを
オンするようなデバイスを作成する。
【００１４】深いトレンチのグリッドは、＜１００＞材
料の、１００または００１面に沿って配置されることが
好ましい。例えば＜１００＞方向の出発材料を用いた場
合、スクライブライン（およびトレンチ）は＜１１０＞
および＜１１１＞面に配置される。裏面除去によりウェ
ハは大変薄く削られるため、トレンチは＜１１０＞面お
よび＜１１１＞面に対して４５°の角度で配置されと、
基板の機械的凹凸が増加してしまう。
【００１５】図７に本発明の他の実施の形態を示す。該
実施の形態では、矩形又は他の形状の浅いＰ＋拡散層１
２０〜１２２のアレイ、及び略四角いリング形状のＮ＋
コンタクト拡散層１２５〜１２７がＮ−基板１１０に形
成される。Ｐ＋拡散層及びＮ＋コンタクト拡散層は、以
下の点を除いて図１及び図２に示されるプロセスと似た
方法で最初に形成される。各ドーパントの交換及びそれ
に相当する注入量及びエネルギーの変更、さらにドライ
ブイン時間及び温度を除いてである。プロセスの残りの
工程は図３〜図６に示される工程と略同じ工程であり、
両実施の形態において同じ引用番号を有する領域は同じ
構造を示す。デバイスは図５及び図６に示されるように
互いに接続されてもよい。特徴的には、図１〜図６及び
図７に示されるデバイスは簡単で比較的安価な出発ウェ
ハを用いて形成され、これによりデバイスのコストが低
減される。さらなる特徴は、最も高価な工程、すなわち
トレンチ形成工程、及び絶縁物とポリシリコンのトレン
チ充填工程が、五つのリソグラフィー工程の三つが完了
する後の、Ｐ＋及びＮ＋拡散層の形成の後のプロセスの
最後で形成されることである。これにより、フォトリソ
グラフマスクのアライメント、及び拡散層のドーピング
とドライブインにおけるエラーが比較的高価なトレンチ
形成工程に先立って発見されることとなる。
【００１６】図８に本発明の他の実施の形態を示す。該
実施の形態は、図１〜図６のプロセスで形成された光電
ジェネレータセルが、同じＰ型基板に形成された横型高
電圧ＮチャネルＭＯＳＦＥＴとともに集積され夫々のＰ
ＶＧセルを分離する同じ深さのトレンチにより互いに分
離されている。ＰＶＧセルはＭＯＳＦＥＴのゲートに接
続されＭＯＳＦＥＴを駆動する。ＭＯＳＦＥＴは、交互
配置型構造に形成されるが、例えば四角形、矩形又は六
角形のセルのようなリング型の多角形セルに形成される
ことが好ましい。図８に示すＮチャネルＭＯＳＦＥＴ
は、横型ＭＯＳＦＥＴを形成する知られたプロセスの一
つにより形成されても構わない。例えば、図８では、Ｍ
ＯＳＦＥＴの活性領域上のベアシリコン表面に均一なリ
ンの注入が第一に行われる。リン注入層は、次にウェハ
１０の上面から深くドライブされ非常に深いＮ型領域２
３０を形成する。最初の非常に深いＮ＋注入に続いて非
常に長いドライブが行われる。
【００１７】プロセスの次の工程ではウェハの表面上に
酸化層が形成され、フォトレジスト層が堆積され、続い
て適当なパターニングによりウィンドが形成される。酸
化層及び下層の薄い酸化層が、一定間隔のフォトレジス
トのウィンドを通してエッチングされる。これにより、
シリコン表面が露出される。その後、フォトレジストが
除去され、多量のボロンが露出されたシリコン表面領域
から深く注入され、領域２３２の深いセントラルボディ
部分を形成する。注入工程に続いて注入層の短い最初の
ドライブが一般に行われる。続いて、酸化物セグメント
がＰ＋領域２３２上に成長される。Ｐ＋領域は最初に浅
くドライブされ、それらの酸化物セグメント成長中の表
面ボロンの消耗を避ける。フォトレジスト層が続いて表
面上に堆積され、パターニングによりウィンドパターン
が形成され、該ウィンドパターンによって、Ｐ＋領域２
３２を覆う酸化層を除いたすべての酸化層がエッチング
除去される。フォトレジスト層は続いて除去され、薄い
ゲート酸化層２４０が、ウェハの露出した活性領域上に
成長される。続いて、ポリシリコン層２４２が、ウェハ
上に堆積されフォトレジスト層がポリシリコン層上に堆
積される。続いて、フォトレジストが開口部を形成する
他のマスク工程にしたがってパターニングされ、ポリシ
リコンのエッチングマスクとして用いられ、ゲート酸化
層２４０上にウィンドウを形成する。この後、ゲート酸
化層はエッチングされ、残ったポリシリコンウェブ及び
シリコン基板表面が露出され、ボロンが拡散ウィンドウ
を通って注入される。ボロン注入量は上記多量のボロン
注入の注入量よりずっと少ない。このボロンは、拡散の
後、多量のボロン領域と一体化し、低濃度Ｐ型チャネル
領域２３６を形成する。該チャネル領域２３６は、高濃
度注入で形成されたＰ＋ボディ領域２３２より浅い。こ
れらの領域は一般には所定の深さに達するまでドライブ
インされる。これにより、環状領域である低ドープボロ
ン領域２３６が形成され、該領域はＰ＋領域２３２と重
なり互いに一体化する。
【００１８】深いＰ＋領域２３２を囲んだＰ−の浅い棚
状領域２３６はゲート酸化膜の下に伸びた低ドープチャ
ネル領域である。注意すべきは、Ｐ−ドライブインを含
む各ドライブにおいて、すべてのジャンクションは深く
移動しつづけることである。Ｎ−領域２３０がより深く
移動した場合Ｐ＋領域２３２はさらに多く移動する。拡
散層が深くドライブすれば該拡散層が横方向にも動きこ
れにより浅い拡散層２３６は最後にはゲート酸化膜の下
まで拡散する。ということは、当業者にはよく知られた
ことである。表面はそれから、適当にガラス除去されヒ
素原子が注入されドライブインされることにより、環状
のＮ＋ソース領域２５０および環状のドレイン領域２５
４が形成される。
【００１９】その後、層間ＳｉＯ2又はＬＴＯコーティ
ング膜６０がチップの表面の上に形成される。そして、
コンタクトマスクの開口部を明確にするようにフォトリ
ソグラフィーによりパターニングされたフォトレジスト
層でコーティングされる。フォトレジストの中の開口部
を通して露出した表面はエッチングされて下層の内部の
周辺部のＮ＋ソース２５０と２５２とＮ＋ドレイン２５
４まで露出させる。フォトレジストを除去してから、次
に堆積されたアルミニウム層がフォトリソグラフィーに
よりパターニングされ、ソース及びドレインコンタクト
２７２と２７４を形成するようにエッチングされる。ま
た、ソースドレイン及びゲート電極（図示せず）につい
ても同様に行われる。アモルファスシリコン層（図示せ
ず）は、ウェハの表面に堆積されフォトリソグラフィー
によりパターニングされエミッタとゲートパッドが露出
されるまでエッチングされる。この操作の間アモルファ
スシリコンは適したプラズマエッチングによりエッチン
グされる。好ましくは、ＰＶＧセルを形成する及びＭＯ
ＳＦＥＴを形成する少なくともいくつかの注入工程が、
マスク工程の数を減らすために同時に行われる。さら
に、少なくともドライブインのいくつかが同時に行われ
ることが好ましい。また、ＰＶＧセルの一つ又はＭＯＳ
ＦＥＴ領域に注入される時、一方はフォトレジスト又は
酸化物で被覆される。拡散及びドライブイン工程の後、
積層する酸化物層の堆積及びパターニングは金属層の堆
積及びパターニングに加えて両方のＰＶＧセルとＭＯＳ
ＦＥＴの両方に同時に行われる。
【００２０】ＰＶＧセルは溝４０と同時に形成される別
の溝を含む垂直ＭＯＳＦＥＴで集積可能であり、溝ＭＯ
ＳＦＥＴのゲート構造を形成することも重要である。こ
の対応においては、溝の壁の上に形成される薄い絶縁層
はゲート酸化物として働く。そして、溝はゲート電極と
して働くドープされたポリシリコンで充填される。Ｐ−
の浅い棚部は省略されＮ＋層とドレイン領域の間のチャ
ネル領域として働くように深いＰ型領域は少量ドープさ
れる。次のマスク工程は、ウェハの裏面に絶縁酸化物が
ＰＶＧセルの真下の裏面にのみ形成されるように行わ
れ、メタルコンタクトは垂直ＭＯＳＦＥＴに隣接したウ
ェハの裏面に形成される。同様のデバイスが図７に示し
たＰＶＧセルがＰチャネルＭＯＳＦＥＴで集積されたＮ
型基板においても形成されるということは重要である。
【００２１】図９は、図５及び図６に示されたＰＶＧセ
ルが集積され、横型ＩＧＢＴをドライブする発明の態様
を示している。この態様において、リンの均一な注入は
ＩＧＢＴの活性領域の裸のシリコン表面にまず行われ
る。リンの注入は、次にＰ−ウェハ１０の表面のかなり
下から非常に深いエンハンスメント領域３３０を形成す
るようにドライブされる。最初の非常に深いＮエンハン
スメント注入は非常に長いドライブタイムの後に行われ
る。プロセスの次の段階においては、酸化物層はウェハ
の表面の上に堆積され、フォトレジスト層はその上に被
覆され、その後、ウィンドウを形成するためにパターニ
ンングされる。これは、溝分離工程の間に行われる必要
がある。酸化物及びその下の薄い酸化物は、フォトレジ
ストの中の分離したウィンドウを通してシリコン表面が
露出されるまでエッチングされる。その後、フォトレジ
ストは除去され、大量のボロン量が深い中心体部領域３
３２と３３４を形成するために露出されたシリコン表面
に対して深く注入される。注入工程に続いて最初の注入
のドライブが行われ、代表的には乾燥窒素＋１％酸素を
用いて例えば１〜２μｍの最初のドライブが得られる。
その後、酸化物部は、Ｐ＋領域３３２の上に堆積され
る。Ｐ＋領域は、最初これらの酸化物部の成長の間表面
ボロンの欠乏を防ぐため浅い深さでドライブされる。
【００２２】フォトレジスト層は表面の上に塗布され、
Ｐ＋領域３３２を覆っているものを除いてすべての酸化
物がエッチングされるようにパターニンングされる。フ
ォトレジスト層は続いて除去され、薄いゲート酸化物層
３４０がウェハの露出した活性領域を完全に覆うように
堆積される。ポシリコン層３４２にはウェハの上に堆積
され、そして、フォトレジスト層はポシリコン層を被覆
する。フォトレジストは開口部を形成する別のマスク工
程に従ってパターニンングされ、ポシリコンをエッチン
グするためのマスクとして使われる。それにより、ゲー
ト酸化物層３４０の上のウインドウが形成される。その
後ゲート酸化物層は、残っているポシリコンウエブとシ
リコン基板の表面が露出するまでエッチングされ、ボロ
ンが拡散ウインドウを通して注入される。ここでのボロ
ン量は大量ボロン量の場合と比べてかなり少ない。この
ボロン量は拡散の後大量ボロン量領域と一体となり、高
濃度の注入により製造されたＰ＋部３３２を囲んでかつ
浅い低濃度のＰ−型チャンネル領域３３６を形成する。
この領域はドライブされ所定の深さに達する。このよう
にして環状領域である少量ドープされたボロン領域が形
成される。しかしＰ＋領域３３２にオーバラップするこ
の領域は互い一体化するということは明らかである。
【００２３】Ｐ−の浅い棚部は深いＰ＋領域３３２の周
囲を囲み、ゲート酸化物の下に延びる少量ドープされた
チャンネル領域である。Ｐ−ドライブを含むドライブに
おいてはすべての接合は深く移動を続ける。Ｎ領域３３
０はあまり深くは移動しない。そしてＰ＋領域３３２は
少し大きく移動する。当業者にとっては拡散ドライブが
深くなればそれらが横方向に移動し、浅い拡散層３３６
は最終的にゲート酸化物の下に拡散するということは公
知である。表面は脱ガラスされ、ヒ素原子が注入されそ
して、ドライブされＮ＋ソース領域３５０とＮ＋カソー
ド領域３５４を形成する。Ｐ＋コレクタまたはアノード
領域３６０もＮ＋カソード領域３５４の中に形成され
る。その後、層間酸化ケイ素またはＬＴＯコーティング
膜６０がチップの表面に形成され、コンタクトマスクの
開口部を明確にするフォトグラフィーよりパターニング
されるフォトレジスト層で被覆される。フォトレジスト
の中の開口部を通して露出した表面は、Ｎ＋ソースとカ
ソードそしてＰ＋領域の中心部の下の内部の周辺部が露
出するまでエッチングされる。
【００２４】フォトレジストを除去した後、続いて堆積
アルミニウム層がフォトリソグラフィーによりパターニ
ングされ、そしてエミッターとアノードコンタクト３７
２と３７４を形成するようにエッチングされる。またエ
ミッターアノードそしてゲート電極（図示せず）につい
ても同様である。アルミニウムエミッター電極は電気的
にＰ＋部領域とそれらの各々の環状Ｎ＋ソース領域の内
周部を接続する。アモルファスシリコン層（図示せず）
はその後フォトリソグラフィーによりパターニングさ
れ、特定のエミッターとゲートパッドが露出するまでエ
ッチングされるウェハの表面に堆積される。この操作の
間、アモルファスシリコンは適応したプラズマエッチン
グによってエッチングされる。
【００２５】Ｐ型再生領域３６２はＰ型部領域とカソー
ド拡散層の間のデバイスの表面の上に形成される。また
は垂直ＩＧＢＴはＰＶＧセルで集積される。コレクタ領
域はウェハの底面に形成される適応したフォトリソグラ
フィー工程を用いてメタルコンパクトがウェハのＩＧＢ
Ｔ部の裏面上に形成され絶縁酸化物層はＰＶＧセルの裏
面上に形成される。
【００２６】一つ以上のＭＯＳＦＥＴまたはＩＧＢＴが
本発明のＰＶＧセルで集積される。そして三相ブリッジ
のような色々な回路デバイスをシングルチップの上に形
成するためにインターコネクトされる。さらに上記デバ
イスのすべてにおいてコンタクト金属層の上に半田付け
可能な金属層を積層してもよい。さらに上記デバイスの
いずれもボードの上のチップとして搭載できる。そして
絶縁されウェハまたはチップの表面を照らすように配置
されたＬＥＤと共に搭載してもよい。どのようなＬＥＤ
を用いてもよい。
【００２７】本発明は開示した態様に関連して多くの変
形例や変更例が当業者によって想到できる。したがって
本発明はここで開示されたものによってのみ限定される
のではなく添付のクレームによってのみ限定される。
【図面の簡単な説明】
【図１】 間隔をおいた浅いＮ＋領域の拡散に続く装置
ウェハの一部を示す断面図で、この工程は図５の工程の
後に行うことができる。
【図２】 浅いＰ＋コンタクト領域の拡散に続く図１の
ウェハを示す。
【図３】 分離されたセルまたはタブを区画分離する分
離トレンチ形成後の図２のウェハを示す。
【図４】 上記トレンチ内壁に酸化物層を形成し、その
トレンチ内にポリシリコン領域を形成し、セルを絶縁的
に分離し、被覆している酸化物層を形成してパターニン
グしコンタクト金属層を形成し、パターニングした後の
図３のウェハを示す。
【図５】 ウェハの裏面を研磨しその裏面に絶縁層を形
成した後の図４のウェハを示す。
【図６】 装置を直列に接続するコンタクトを示す図５
の一部の上面図を示す。
【図７】 本発明に係る他の具体例であって、Ｎ＋基板
に形成された光電ゼネレーター装置を示す。
【図８】 図５の装置と同一の基板内に横方向ＭＯＳＦ
ＥＴを形成した他の具体例を示す。
【図９】 図５の装置と同一の基板内に横方向ＩＧＢＴ
を形成した他の具体例を示す。
【符号の説明】
１０ シリコンウェハ基板、１８ 酸化層、２０、２
１、２２ Ｎ＋拡散層。
フロントページの続き (72)発明者 スティーブン・シー・リゾット アメリカ合衆国90815カリフォルニア州ロ ング・ビーチ、カーファックス・アベニュ ー2286番

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 シリコン基板に半導体装置を構成するに
    あたり、 上記シリコン基板の上面の選択された領域をパターニン
    グしてエッチングし、シリコン領域とは間隔をおいてそ
    れを囲むトレンチを形成し、少なくとも一つの分離され
    たセルを形成し、 上記トレンチの側壁及び底面ならびにそのトレンチの側
    壁に隣接する上記基板の上面の一部に絶縁層を形成し、 上記基板の上面及びトレンチ内にポリシリコン層を上記
    トレンチ内は充填されるように形成し、 上記基板の上面に形成されている上記ポリシリコン層の
    一部を除去する方法。
  2. 【請求項２】 上記シリコン基板の上面の選択された領
    域に、一方の導電性とそれとは反対の導電性のいずれか
    一つの導電性を有する不純物を導入して第一の拡散領域
    を形成する工程を含む請求項１記載の方法。
  3. 【請求項３】 さらに、上記上面に被覆絶縁層を形成
    し、 上記被覆絶縁層の選択された部分をパターニングし、か
    つエッチングして各セルの上記第１の拡散領域の一つに
    少なくともひとつの開口部を形成するとともに、 上記セルの臨設するセルの一つにある第二の拡散領域に
    少なくとも一つの他の開口部を形成し、 導電層を形成し、 上記導電層の有る部分をパターニングし、かつエッチン
    グして上記セルの第一領域に接続するとともに上記臨設
    するセルの第二の拡散領域に接続する少なくとも一つの
    内部接続用コンタクトを形成する請求項１記載の方法。
  4. 【請求項４】 さらに、被覆絶縁層を形成する前に上記
    基板の上面に形成されたポリシリコン層及び絶縁層の部
    分を除去することによって上記シリコン基板の上面をプ
    ラナー化する工程を含む請求項１記載の方法。
  5. 【請求項５】 さらに、上記シリコン基板の底面の一部
    を除去する前に上記基板の上面に保護皮膜を形成する工
    程を含む請求項１記載の方法。
  6. 【請求項６】 上記基板＜１００＞結晶方向にトレンチ
    が形成され、 上記シリコン基板の＜１１０＞±３０度面及び＜１１１
    ＞±３０度面の一つに沿って方向づけられている請求項
    １記載の方法。
  7. 【請求項７】 一方の導電性を有するシリコン基板上に
    形成された半導体装置であって、 上記基板に形成された少なくとも二つのセルの各々を分
    離し、かつ取り囲み、上記基板の上面から底面に延びる
    上記シリコン基板に形成されたトレンチと、 上記トレンチの壁面に形成された壁面絶縁層と、 上記トレンチ内に形成され、上記絶縁層の間を基板の上
    面から底面に延び、上記トレンチを充填するポリシリコ
    ン領域と、 一方の導電性とそれとは反対の他の導電性のいずれか一
    つの導電性を有し、上記シリコン基板の上面に形成され
    た第一領域を有する少なくとも一つのセルと、 上記シリコン基板の上面に形成され、上記セルの夫々の
    第一領域への少なくとも一つの開口部と上記セルに臨設
    する一つのセルの第二の領域への少なくとも一つの他の
    開口部を有する被覆絶縁層と、 上記各セルの第一領域とそれに臨設するセルの上記第二
    領域とに接続する少なくとも一つの内部接続用コンタク
    トからなる導電層を備える半導体装置。
  8. 【請求項８】 上記壁面絶縁層が二酸化ケイ素及びＴＩ
    ＯＳからなる群から選ばれる請求項７記載の半導体装
    置。
  9. 【請求項９】 さらに上記シリコン基板の底面に形成さ
    れたパシベーション層を有する請求項７記載の半導体装
    置。
  10. 【請求項１０】 一方の導電性を有するシリコン基板上
    に形成された半導体装置であって、 上記基板に形成された少なくとも二つのセルの各々を分
    離し、かつ取り囲み、上記基板の上面から底面に延びる
    上記シリコン基板に形成されたトレンチと、 上記トレンチの壁面に形成された壁面絶縁層と、 上記トレンチ内に形成され、上記絶縁層の間を基板の上
    面から底面に延び、上記トレンチを充填するポリシリコ
    ン領域とを備え、 しかも、少なくとも一つのセルが上記導電性とは反対の
    他の導電性を有し、上記シリコン基板の上面に形成され
    た層と、 上記他の導電性を有する層より重たくドープされ、上記
    上面に形成された他の導電性を有するコンタクト領域
    と、 上記上面に形成され、上記コンタクト領域をそれとは間
    隔をおいて囲む上記一方の導電性を有する本体領域と、 上記上面の本体領域の一部に形成され、上記層との間の
    上記上面にチャネル領域を形成する他の導電性を有する
    ソース領域と、 上記上面に配置され上記チャネル領域を覆い、それとは
    絶縁され、供給される適当なゲート電圧に応答して、上
    記チャネル層を反転させるように作動可能なゲート電極
    と、 上記シリコン基板の上面の上記層と上記ゲート電極上に
    形成され、上記ソース領域への少なくとも一つの開口部
    と上記コンタクト領域への少なくとも一つの開口部とを
    有する被覆絶縁層と、 上記ソース領域への開口部の導電層から形成される少な
    くとも一つのソースコンタクトと、 上記コンタクト領域への開口部の導電層から形成される
    少なくとも一つのドレインコンタクトを備える半導体装
    置。
  11. 【請求項１１】一方の導電性を有するシリコン基板上に
    形成された半導体装置であって、上記基板に形成された
    少なくとも二つのセルの各々を分離し、かつ取り囲み、
    上記基板の上面から底面に延びる上記シリコン基板に形
    成されたトレンチと、 上記トレンチの壁面に形成された壁面絶縁層と、 上記トレンチ内に形成され、上記絶縁層の間を基板の上
    面から底面に延び、上記トレンチを充填するポリシリコ
    ン領域とを備え、 しかも、少なくとも一つのセルが上記導電性とは反対の
    他の導電性を有し、上記シリコン基板の上面に形成され
    た層と、 上記他の導電性を有する層より重たくドープされ、上記
    上面に形成された他の導電性を有するカソード領域と、 上記上面において、上記カソード領域に形成された上記
    一方の導電性を有するアノード領域と、 上記上面に形成され、上記コンタクト領域をそれとは間
    隔をおいて囲む上記一方の導電性を有する本体領域と、 上記上面の本体領域の一部に形成され、上記層との間の
    上記上面にチャネル領域を形成する他の導電性を有する
    ソース領域と、 上記上面に配置され上記チャネル領域を覆い、それとは
    絶縁され、供給される適当なゲート電圧に応答して、上
    記チャネル層を反転させるように作動可能なゲート電極
    と、 上記シリコン基板の上面の上記層と上記ゲート電極上に
    形成され、上記ソース領域への少なくとも一つの開口部
    と上記アノード領域への少なくとも一つの開口部とを有
    する被覆絶縁層と、 上記ソース領域への開口部の導電層から形成される少な
    くとも一つのソースコンタクトと、 上記アノード領域への開口部の導電層から形成される少
    なくとも一つのドレインコンタクトを備える半導体装
    置。
JP10047878A 1997-02-28 1998-02-27 半導体装置及びその製造方法 Pending JPH10284591A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3948797P 1997-02-28 1997-02-28
US60/039487 1997-02-28

Publications (1)

Publication Number Publication Date
JPH10284591A true JPH10284591A (ja) 1998-10-23

Family

ID=21905741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10047878A Pending JPH10284591A (ja) 1997-02-28 1998-02-27 半導体装置及びその製造方法

Country Status (9)

Country Link
US (1) US6472254B2 (ja)
JP (1) JPH10284591A (ja)
KR (1) KR100327977B1 (ja)
DE (1) DE19808514A1 (ja)
FR (1) FR2761810A1 (ja)
GB (1) GB2322736B (ja)
IT (1) IT1298454B1 (ja)
SG (1) SG68026A1 (ja)
TW (1) TW421850B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521954B1 (en) 2001-12-21 2003-02-18 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2003086827A (ja) * 2001-09-12 2003-03-20 Hamamatsu Photonics Kk ホトダイオードアレイ、固体撮像装置、及び、放射線検出器
JP2003086826A (ja) * 2001-09-12 2003-03-20 Hamamatsu Photonics Kk ホトダイオードアレイ、固体撮像装置、及び、放射線検出器
US7224022B2 (en) 2001-09-19 2007-05-29 Kabushiki Kaisha Toshiba Vertical type semiconductor device and method of manufacturing the same
JP2009506543A (ja) * 2005-08-23 2009-02-12 ノーブル ピーク ヴィジョン コーポレーション 低雑音半導体光検出器
JP2010016150A (ja) * 2008-07-03 2010-01-21 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITTO20011038A1 (it) * 2001-10-30 2003-04-30 St Microelectronics Srl Procedimento per la fabbricazione di una fetta semiconduttrice integrante dispositivi elettronici e una struttura per il disaccoppiamento el
US6787693B2 (en) * 2001-12-06 2004-09-07 International Rectifier Corporation Fast turn on/off photovoltaic generator for photovoltaic relay
KR100854077B1 (ko) * 2002-05-28 2008-08-25 페어차일드코리아반도체 주식회사 웨이퍼 본딩을 이용한 ｓｏｉ 기판 제조 방법과 이 ｓｏｉ기판을 사용한 상보형 고전압 바이폴라 트랜지스터 제조방법
JP4684523B2 (ja) * 2002-09-09 2011-05-18 株式会社デンソー 半導体装置の製造方法
US8067855B2 (en) * 2003-05-06 2011-11-29 Enecsys Limited Power supply circuits
EP1623495B1 (en) 2003-05-06 2009-10-07 Enecsys Limited Power supply circuits
JP4326835B2 (ja) 2003-05-20 2009-09-09 三菱電機株式会社 半導体装置、半導体装置の製造方法及び半導体装置の製造プロセス評価方法
WO2005004198A2 (en) * 2003-06-13 2005-01-13 North Carolina State University Complex oxides for use in semiconductor devices and related methods
US8334451B2 (en) * 2003-10-03 2012-12-18 Ixys Corporation Discrete and integrated photo voltaic solar cells
US20050133081A1 (en) * 2003-11-25 2005-06-23 Ixys Corporation Photo voltaic solar cells integrated with mosfet
DE10357135B4 (de) 2003-12-06 2007-01-04 X-Fab Semiconductor Foundries Ag Fotodetektor mit Transimpendanzverstärker und Auswerteelektronik in monolithischer Integration und Herstellungsverfahren
US7279397B2 (en) * 2004-07-27 2007-10-09 Texas Instruments Incorporated Shallow trench isolation method
WO2006048689A2 (en) * 2004-11-08 2006-05-11 Encesys Limited Integrated circuits and power supplies
US11881814B2 (en) 2005-12-05 2024-01-23 Solaredge Technologies Ltd. Testing of a photovoltaic panel
US10693415B2 (en) 2007-12-05 2020-06-23 Solaredge Technologies Ltd. Testing of a photovoltaic panel
DE102006018584A1 (de) * 2006-04-21 2007-10-25 Wieland Electric Gmbh Verfahren zur Herstellung einer Solarzelle sowie mit diesem Verfahren hergestellte Solarzelle
EP2054927A1 (en) * 2006-08-22 2009-05-06 Timothy Michael Walsh Thin-film solar module
JP5128100B2 (ja) * 2006-09-29 2013-01-23 三菱電機株式会社 電力用半導体装置
US9130401B2 (en) 2006-12-06 2015-09-08 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US11855231B2 (en) 2006-12-06 2023-12-26 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US12316274B2 (en) 2006-12-06 2025-05-27 Solaredge Technologies Ltd. Pairing of components in a direct current distributed power generation system
US11569659B2 (en) 2006-12-06 2023-01-31 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US8618692B2 (en) 2007-12-04 2013-12-31 Solaredge Technologies Ltd. Distributed power system using direct current power sources
US8319483B2 (en) 2007-08-06 2012-11-27 Solaredge Technologies Ltd. Digital average input current control in power converter
US8384243B2 (en) 2007-12-04 2013-02-26 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US9088178B2 (en) 2006-12-06 2015-07-21 Solaredge Technologies Ltd Distributed power harvesting systems using DC power sources
US11309832B2 (en) 2006-12-06 2022-04-19 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US8963369B2 (en) 2007-12-04 2015-02-24 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US11296650B2 (en) 2006-12-06 2022-04-05 Solaredge Technologies Ltd. System and method for protection during inverter shutdown in distributed power installations
US8947194B2 (en) 2009-05-26 2015-02-03 Solaredge Technologies Ltd. Theft detection and prevention in a power generation system
US8473250B2 (en) 2006-12-06 2013-06-25 Solaredge, Ltd. Monitoring of distributed power harvesting systems using DC power sources
US11735910B2 (en) 2006-12-06 2023-08-22 Solaredge Technologies Ltd. Distributed power system using direct current power sources
US8319471B2 (en) 2006-12-06 2012-11-27 Solaredge, Ltd. Battery power delivery module
US9112379B2 (en) 2006-12-06 2015-08-18 Solaredge Technologies Ltd. Pairing of components in a direct current distributed power generation system
US11888387B2 (en) 2006-12-06 2024-01-30 Solaredge Technologies Ltd. Safety mechanisms, wake up and shutdown methods in distributed power installations
US8013472B2 (en) 2006-12-06 2011-09-06 Solaredge, Ltd. Method for distributed power harvesting using DC power sources
US11687112B2 (en) 2006-12-06 2023-06-27 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US8816535B2 (en) 2007-10-10 2014-08-26 Solaredge Technologies, Ltd. System and method for protection during inverter shutdown in distributed power installations
DE102007041885B4 (de) * 2007-09-04 2009-12-24 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterschaltungsanordnung
US20090079412A1 (en) * 2007-09-24 2009-03-26 Yao Hsien Kuo Apparatus and method for controlling the output of a photovoltaic array
EP2232690B1 (en) 2007-12-05 2016-08-31 Solaredge Technologies Ltd. Parallel connected inverters
WO2009072075A2 (en) 2007-12-05 2009-06-11 Solaredge Technologies Ltd. Photovoltaic system power tracking method
US8049523B2 (en) 2007-12-05 2011-11-01 Solaredge Technologies Ltd. Current sensing on a MOSFET
EP3496258B1 (en) 2007-12-05 2025-02-05 Solaredge Technologies Ltd. Safety mechanisms in distributed power installations
US11264947B2 (en) 2007-12-05 2022-03-01 Solaredge Technologies Ltd. Testing of a photovoltaic panel
EP4145691A1 (en) 2008-03-24 2023-03-08 Solaredge Technologies Ltd. Switch mode converter including auxiliary commutation circuit for achieving zero current switching
EP3121922B1 (en) 2008-05-05 2020-03-04 Solaredge Technologies Ltd. Direct current power combiner
US7851698B2 (en) * 2008-06-12 2010-12-14 Sunpower Corporation Trench process and structure for backside contact solar cells with polysilicon doped regions
US12418177B2 (en) 2009-10-24 2025-09-16 Solaredge Technologies Ltd. Distributed power system using direct current power sources
US10673222B2 (en) 2010-11-09 2020-06-02 Solaredge Technologies Ltd. Arc detection and prevention in a power generation system
GB2485527B (en) 2010-11-09 2012-12-19 Solaredge Technologies Ltd Arc detection and prevention in a power generation system
US10230310B2 (en) 2016-04-05 2019-03-12 Solaredge Technologies Ltd Safety switch for photovoltaic systems
US10673229B2 (en) 2010-11-09 2020-06-02 Solaredge Technologies Ltd. Arc detection and prevention in a power generation system
GB2486408A (en) 2010-12-09 2012-06-20 Solaredge Technologies Ltd Disconnection of a string carrying direct current
GB2483317B (en) 2011-01-12 2012-08-22 Solaredge Technologies Ltd Serially connected inverters
US8570005B2 (en) 2011-09-12 2013-10-29 Solaredge Technologies Ltd. Direct current link circuit
GB2498365A (en) 2012-01-11 2013-07-17 Solaredge Technologies Ltd Photovoltaic module
GB2498791A (en) 2012-01-30 2013-07-31 Solaredge Technologies Ltd Photovoltaic panel circuitry
US9853565B2 (en) 2012-01-30 2017-12-26 Solaredge Technologies Ltd. Maximized power in a photovoltaic distributed power system
GB2498790A (en) 2012-01-30 2013-07-31 Solaredge Technologies Ltd Maximising power in a photovoltaic distributed power system
GB2499991A (en) 2012-03-05 2013-09-11 Solaredge Technologies Ltd DC link circuit for photovoltaic array
US10115841B2 (en) 2012-06-04 2018-10-30 Solaredge Technologies Ltd. Integrated photovoltaic panel circuitry
US9548619B2 (en) 2013-03-14 2017-01-17 Solaredge Technologies Ltd. Method and apparatus for storing and depleting energy
US9941813B2 (en) 2013-03-14 2018-04-10 Solaredge Technologies Ltd. High frequency multi-level inverter
EP2779251B1 (en) 2013-03-15 2019-02-27 Solaredge Technologies Ltd. Bypass mechanism
US9318974B2 (en) 2014-03-26 2016-04-19 Solaredge Technologies Ltd. Multi-level inverter with flying capacitor topology
US11177663B2 (en) 2016-04-05 2021-11-16 Solaredge Technologies Ltd. Chain of power devices
US12057807B2 (en) 2016-04-05 2024-08-06 Solaredge Technologies Ltd. Chain of power devices
US11018623B2 (en) 2016-04-05 2021-05-25 Solaredge Technologies Ltd. Safety switch for photovoltaic systems
US20170373142A1 (en) * 2016-06-23 2017-12-28 Littelfuse, Inc. Semiconductor device having side-diffused trench plug
FR3060201B1 (fr) * 2016-12-12 2019-05-17 Aledia Dispositif electronique comprenant une tranchee d'isolation electrique et son procede de fabrication
JP7494033B2 (ja) * 2020-07-07 2024-06-03 株式会社日立製作所 アクティビティ検出装置、アクティビティ検出システム及びアクティビティ検出方法
CN115881746A (zh) * 2022-12-01 2023-03-31 绍兴中芯集成电路制造股份有限公司 功率器件的制备方法及功率器件

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969746A (en) * 1973-12-10 1976-07-13 Texas Instruments Incorporated Vertical multijunction solar cell
US4454647A (en) * 1981-08-27 1984-06-19 International Business Machines Corporation Isolation for high density integrated circuits
JPS6054453A (ja) * 1983-09-05 1985-03-28 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
JPS6083346A (ja) * 1983-10-14 1985-05-11 Hitachi Ltd 半導体集積回路装置
GB2148593B (en) * 1983-10-14 1987-06-10 Hitachi Ltd Process for manufacturing the isolating regions of a semiconductor integrated circuit device
US4745081A (en) * 1985-10-31 1988-05-17 International Business Machines Corporation Method of trench filling
JP2685244B2 (ja) * 1988-09-30 1997-12-03 株式会社日本自動車部品総合研究所 半導体装置の製造方法
US5204282A (en) * 1988-09-30 1993-04-20 Nippon Soken, Inc. Semiconductor circuit structure and method for making the same
US5240867A (en) * 1989-02-09 1993-08-31 Fujitsu Limited Semiconductor integrated circuit having interconnection with improved design flexibility, and method of production
US5148257A (en) * 1989-12-20 1992-09-15 Nec Corporation Semiconductor device having u-groove
JPH0736419B2 (ja) * 1990-02-09 1995-04-19 株式会社東芝 半導体装置及びその製造方法
KR960006714B1 (ko) * 1990-05-28 1996-05-22 가부시끼가이샤 도시바 반도체 장치의 제조 방법
US5091330A (en) * 1990-12-28 1992-02-25 Motorola, Inc. Method of fabricating a dielectric isolated area
US5250829A (en) * 1992-01-09 1993-10-05 International Business Machines Corporation Double well substrate plate trench DRAM cell array
JPH07112049B2 (ja) * 1992-01-09 1995-11-29 インターナショナル・ビジネス・マシーンズ・コーポレイション ダイナミック・ランダム・アクセス・メモリ・デバイスおよび製造方法
JPH06268054A (ja) * 1993-03-10 1994-09-22 Nippondenso Co Ltd 半導体装置
JP2773611B2 (ja) * 1993-11-17 1998-07-09 株式会社デンソー 絶縁物分離半導体装置
WO1996002070A2 (en) * 1994-07-12 1996-01-25 National Semiconductor Corporation Integrated circuit comprising a trench isolation structure and an oxygen barrier layer and method for forming the integrated circuit
US5549762A (en) * 1995-01-13 1996-08-27 International Rectifier Corporation Photovoltaic generator with dielectric isolation and bonded, insulated wafer layers

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086827A (ja) * 2001-09-12 2003-03-20 Hamamatsu Photonics Kk ホトダイオードアレイ、固体撮像装置、及び、放射線検出器
JP2003086826A (ja) * 2001-09-12 2003-03-20 Hamamatsu Photonics Kk ホトダイオードアレイ、固体撮像装置、及び、放射線検出器
US7224022B2 (en) 2001-09-19 2007-05-29 Kabushiki Kaisha Toshiba Vertical type semiconductor device and method of manufacturing the same
US6521954B1 (en) 2001-12-21 2003-02-18 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2009506543A (ja) * 2005-08-23 2009-02-12 ノーブル ピーク ヴィジョン コーポレーション 低雑音半導体光検出器
JP2010016150A (ja) * 2008-07-03 2010-01-21 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
GB2322736A (en) 1998-09-02
KR19980071863A (ko) 1998-10-26
GB2322736B (en) 2002-06-26
DE19808514A1 (de) 1998-09-10
IT1298454B1 (it) 2000-01-10
US20010013627A1 (en) 2001-08-16
FR2761810A1 (fr) 1998-10-09
TW421850B (en) 2001-02-11
US6472254B2 (en) 2002-10-29
GB9804274D0 (en) 1998-04-22
ITMI980409A1 (it) 1999-09-02
KR100327977B1 (ko) 2003-08-06
SG68026A1 (en) 1999-10-19

Similar Documents

Publication Publication Date Title
JPH10284591A (ja) 半導体装置及びその製造方法
US6229194B1 (en) Process for filling deep trenches with polysilicon and oxide
JP3292651B2 (ja) 光起電力装置
JP3387564B2 (ja) 高電圧トランジスタ構造及びその形成方法
JP2974211B2 (ja) Ｓｏｉ半導体デバイス
EP0777910B1 (en) Process for manufacture of mos gated device with reduced mask count
US6236099B1 (en) Trench MOS device and process for radhard device
KR101955055B1 (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
JP3014012B2 (ja) 半導体装置の製造方法
US4131910A (en) High voltage semiconductor devices
US6207974B1 (en) Process for manufacture of a p-channel MOS gated device with base implant through the contact window
CN114447114B (zh) 功率半导体元件及其制造方法
US5973257A (en) Reflector layer for the well surface of a photovoltaic generator
US6703665B1 (en) Transistor
US5087954A (en) Mos-type integrated circuit
US5557125A (en) Dielectrically isolated semiconductor devices having improved characteristics
CN220526924U (zh) 一种SiC MOSFET沟道型器件
KR102852326B1 (ko) 트렌치 에미터 전극을 갖는 반도체 디바이스
US4977107A (en) Method for manufacturing semiconductor rectifier
KR100320677B1 (ko) 사이리스터 소자의 제조방법
KR20000010184A (ko) 트랜치구조를 갖는 바이폴라트랜지스터 및 그 제조방법
CN115881746A (zh) 功率器件的制备方法及功率器件
JP3150420B2 (ja) バイポーラ集積回路とその製造方法
JP2001135850A (ja) 光ｍｏｓｆｅｔ及びその製造方法
KR100265327B1 (ko) 몸체 부유 효과가 없는 에스오아이(soi) 소자 및 그 제조방법