JPS6083346A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPS6083346A
JPS6083346A JP58190779A JP19077983A JPS6083346A JP S6083346 A JPS6083346 A JP S6083346A JP 58190779 A JP58190779 A JP 58190779A JP 19077983 A JP19077983 A JP 19077983A JP S6083346 A JPS6083346 A JP S6083346A
Authority
JP
Japan
Prior art keywords
oxide film
groove
film
polysilicon
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58190779A
Other languages
English (en)
Inventor
Daisuke Okada
大介 岡田
Akihisa Uchida
明久 内田
Toshihiko Takakura
俊彦 高倉
Shinji Nakajima
伸治 中島
Nobuhiko Ono
大野　信彦
Katsumi Ogiue
荻上　勝已
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP58190779A priority Critical patent/JPS6083346A/ja
Priority to GB08416885A priority patent/GB2148591B/en
Priority to GB08422520A priority patent/GB2148593B/en
Priority to FR8414335A priority patent/FR2553576B1/fr
Priority to KR1019840006250A priority patent/KR920006851B1/ko
Priority to DE3437512A priority patent/DE3437512C2/de
Priority to IT23138/84A priority patent/IT1176957B/it
Priority to US06/661,116 priority patent/US4700464A/en
Publication of JPS6083346A publication Critical patent/JPS6083346A/ja
Priority to US07/051,699 priority patent/US4907063A/en
Priority to SG773/88A priority patent/SG77388G/en
Priority to HK307/89A priority patent/HK30789A/xx
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/041—Manufacture or treatment of isolation regions comprising polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/40—Isolation regions comprising polycrystalline semiconductor materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、半導体技術さらには素子分離技術に関し、
例えば半導体集積回路装置における素子分離領域の形成
に利用して有効な技術に関する。
〔背景技術〕
現在、半導体集積回路における素子間の分離法として、
拡散層を用いた接合分離法と基板表面の選択配化膜を利
用した酸化膜分離法が行なわれている。ところが、これ
らの分離方法では、素子分離領域の幅が比較的広くされ
てしまい、素子を微細化して行くに従って素子分離領域
の占める割合が大きくなり、ＬＳＩ（大規模集積回路）
の茜密度化を図る上での障害となる。そこで１本出願人
は、素子の活性領域間の分離領域となる部分な削２てＵ
字状の溝（以下Ｕ溝と称する）を形成し、とのＵ溝の内
＠ｆｃ酸化膜を形成してからＵＢの中をボ１１シリコン
（多結晶シリコン）で埋めることによって素子分離領域
とするＵ溝分離法と称する分離技術を提案した（日経エ
レクトロニクス１９８２午３月２９日号１１＆Ｌ２８７
）。
ところで、上記のようなＵ溝分離法においては、素子間
領域に形成されたＵ溝内に充填されたポリシリコンの表
面を熱酸化して酸化膜を形Ｄ’Ｊすることによって、そ
の後基板表面に形成される配線や周辺の電極とＵｓ内の
ポリシリコンとの短絡を防止するようにしている。しか
しながら、Ｕ溝内のポリシリコンの表面を酸化させると
、体積が大きくなるため、Ｕ溝の入口を外側に押し広け
るような応力が発生し、この応力忙よっ℃Ｕ壽分離頌域
と活性領域との境界にひずみが生じてシリコン結晶内に
転位を発生させ、これが広がって素子のＰＮ接合を破壊
１−るという不都合がある。
そこで本発明者は、第１図に示すように半導体基板１０
表面に形成された分離用のＵ溝２の内側に沿りて形成さ
れる酸化膜３のさらに内側に硬度の高い窒化膜（Ｓｉ、
Ｎ４膜）４Ｙ形成させることによって、Ｕ溝ｌ内のポリ
シリコン５０表面に酸化膜６を形成した際１ｃｒ１１化
膜６の膨張に伴なう応力な窒化膜４忙よって抑え込んで
外側のシリコン結晶に伝わらないよう忙して転位の発生
を防止する方法を考えた。
ところが、Ｕ溝２内の酸化膜３の内＠に窒化膜４を形成
すると、ポリシリコン５０表ｍｔｔ＊化場せたとぎ、窒
化膜４に接する両側部における酸化膜の成長が中央部に
比べて遅くなってしまう。その結果、後の工程で第１図
のごとく基板１表面の窒化膜４をエツチングしたとぎに
、Ｕ溝２の境界部における酸化膜６の厚みが極端に薄く
なり、その後基板表面のＵ溝周辺に形成される電極とＵ
溝内のポリシリコン５との間で短絡を生じ易くなるとと
もに、そのような短絡を防止するためには窒化膜４や酸
化膜６に対し℃充分なエツチングを行なえなくなる。そ
の結果、電極もしくは配線とＵ溝内のポリシリコンとの
Ｍ縁性の確保、基板表面の平坦化等が困蛯になるという
問題点かあることが分かった。
〔発明の目的〕
この発明の目的は、従来にない新規な効果を奏する半導
体技術を提供することにある。
この発明９他の目的は１例えばＵ溝分離法ｔ４用した半
導体集積回路装置に適用した場合に、基板表面に形成さ
れる電極や配線とＵ溝内の半導体との間の短絡を防止し
、かつＵ＃１分離領域形成に伴なう結晶欠陥の発生を抑
制できるようにすることにある。
この発明のＩ！に他の目的は、Ｕ溝分離領域形成後に、
おける基板表面の平坦化Ｖ容易にするとと忙ある。
本発明の前記ならび忙そのほかの目的と新規な特徴は、
本明細書の８ピ述および添付（２）面からあきらかにな
るであろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおりである。
すなわち、この発明は、例えば半導体集積回路において
、素子間領域に形成されたＵ溝の内側に酸化ＩＸ′％：
形・成した後、その内側に窒化膜および酸化膜を形成す
るととによって、蟻化膜の硬度によりＵ溝内に充填され
たポリシリコン表面の酸化の際の膨張に伴なう周辺の活
性領域の結晶欠陥の発生を抑制するとともに、ポリシリ
コン表面の酸化の際に窒化膜の内側の酸化膜に沿って酸
化が進行して全体的に酸化膜を厚く形成させ、・これＫ
よりて、窒化膜や酸化膜のエツチングに対するマージン
を向上させた、上記目的を達成するものである。
以下図面を用い℃この発明を具体的に説明する。
〔実施例〕
第２図〜第５図は不発＃ＪをＵ溝分離法を用いて素子間
分離を行なうようにしたバイボー２集株回路に適用した
場合の一実施例を製造工８！順に示したものである。
この実施例では、先ず通常のバイボー２集積回路のプロ
セスと同様にして、２Ｍシリコンからなる半導体基板１
の主面忙酸化膜を形成し工からこの酸化膜の適当な位置
に埋込み拡散用パターンの穴ｔあけ、この酸化膜をマス
クとしてＮ型不純物を熱拡散し”ｒ−＠公的にＮ１埋込
層１１を形成する。
そして酸化膜を除去してから、Ｊ＃−の上に気相成長法
により、Ｎ−ｆｉエピタキシャル層１２’＋７成長すせ
、その表面に酸化膜（５ｉｆｔ　）　１４と窒化膜（Ｓ
ｉ、　Ｎ、）　１５Ｙ形成する。
それから、分離領域が形成さｉるべき部分（バイポーラ
トランジスタの周辺部およびベース領域とコレクタ引出
し口との境界部）の窒化膜１５と酸化膜１４をエツチン
グした後、ヒドラジンエツチングとドライエツチングに
より比較的深いＵ溝２ａ、２ｂＹ形成する。この場合、
ベース領域とコレクタ引上げ口との境界部の土をホトレ
ジスト（破線Ａで示ｊ）等でマスクして一回目のドライ
エツチングを行なって、周辺部のＵ溝２ａ、２８を形成
し、次にホトレジストＡＹ除去して二回目のドライエツ
チングを行なって、ベース領域とコレクタ引出し口との
境界部にＵ溝２ｂ”ａ’影形成るとともに、周辺部のＵ
溝２ａ、２ａを更に深くエツチングして第２図の状態と
なる。その結果、Ｕ溝２ａ、２ａはＮ＋埋込み層１１′
ｆｔ頁通してＰ型基板１まで達するように形成され、Ｕ
溝２ｂはＮ”埋込み層１１の直前まで達するように形成
される。
第２図の状態の後、この実施例では、第３図（４）〜（
ＩＪの順序でＵ＠分離領域が形成される。
すなわち、先ず熱酸化により、第３図囚のようにＵ溝２
ａ　（２ｂ　）の内側に暉化膜３を形成する。
それから、同図（Ｂｌのごとくその内側に窒化膜（Ｓｒ
ｓＮ４１［）４ｋＯＶＤ法（ケミカｙｂ−ベイノ（−・
デポジション法）により形成し、さらにその内側にポリ
シリコン層７を薄くデポジションさせる。
次にこのポリシリコン層７を熱酸化させて、酸化膜（Ｓ
ｉＯ，膜）７′としてから、同図（ｑのごとくポリシリ
コン５を厚くデポジションさせて酸化膜７′の内側にポ
リシリコンを充填させる。しかる後。
このポリシリコンの表面をドライエツチングにより削っ
て、同図旧のごとく、Ｕ溝内にポリシリコン５′が残る
ようにする。それからＵ溝以外の表面に露出した酸化膜
７／−ｔｔウェットエツチングにより除去した後、Ｕ溝
内のポリシリコン５′の表面を熱酸化させて酸化膜６を
形成する。このとぎ、Ｕ溝の内側に酸化膜７′が形成さ
れているため、バーズビークの発生する現象と同じ現象
で酸化膜７′に沿って酸化が進行するため、同図（Ｑの
ごとく、表面の酸化膜６０両端部が第１図のものに比べ
て厚く形成されるようになる。
その後、Ｕ溝以外の表面に露出した上記窒化膜４Ｙエツ
チング忙より除去してから、ホトレジスト等をｉスフ忙
して、ベース領域となる部分の表面にＰ型不純物のイオ
ン打込みを行ない、またコレクタ４申し口となる部分の
表面にＮｍ、不純物のデポジションもしくはイオン打込
みを行なう。それから、基板表面全体にＳｉ、Ｎ４膜８
ｔデボジシ叢ンしてから、エミッタ領域となる部分のＳ
　ｉ、Ｎ。
膜８ｔホトエツチングにより除去した後、エミッタのシ
ャ、ロー化（エミッタ領埠を浅くすること）を図るため
第４図のようにエミッタ領域となる部分の表面にポリシ
リコン電極９ｔデポジシヨンして、このポリシリコン電
極９に対してＮ型不純物のイオン打込みを行なう。次に
熱処理を施して、上記不純物を同時に熱拡散させてベー
ス用Ｐ′″型拡散＃２１とエミッタ用Ｎ“型拡ヤ層２２
およびコレクタ引出し口となるＮ＋型拡散層２３を形成
する。それから、基板表面全体にＰＳＧ膜（リン・シリ
コン・ガラス膜）のよう、な層間勲緑膜２４′１ｔＯＶ
Ｄ法等により形成し、ホトレジストをマスクにしてベー
ス、エミッタおよびコレクタの各電極部のコンタクトホ
ール２５ａ〜２５ｃを形成し゛て第５図の状態となる。
第５図の状態の後は、基板全面にアルミニウム等の配線
材料を蒸着してからホトエツチングによリアルミ電極お
よびアルミ配線を形成し、その上にバッジベージロン膜
を形成することにより完成状態にされる。
上記実施例によれば、ポリシリコン電極９からの拡ｉ！
ｌ［ＩＣよってエミッタを形成する場合に、エミッタ用
Ｎ＋型拡散層２２をＵ溝分離領域に接するように形成（
以下ウォールド・エミッタ化と称する）しても、ポリシ
リコン電極９とＵ溝内のポリシリコン５′との短絡を防
止することができる。つまり、第５図におけるＢ−Ｂ線
に沿った断面を示−ｆ第６図のように一エミッタ用Ｎ“
ｉＪ、拡散層２２ＹＵ溝分離領域の外壁となる酸化膜３
に接するように形成してウォールド・エミッタ化を図る
場合、第３図（匂に示されている基板表面の窒化膜４お
よびその後形成される８ｉ１Ｎ４膜ＢＹエツチングし、
かつエミッタ領域からＵ溝分離領域上圧かけてポリシリ
コン電極９を形成する必景がある。
そのため、ポリシリコン５′表面の酸化膜６の両側部が
第１図に示すよりに薄いと、上記窒化膜８および４のエ
ツチングさらに平坦化のための酸化膜６のエツチングに
よって、オーバーエッチサしてＵ溝内部のポリシリコン
５′と表面にデポジションされるポリシリコン電極９と
が、酸化膜６の両側部にて短絡されるおそれがある。し
かるに、上記実施例ではＵ溝の最も内側に酸化膜７′が
形成されることにより、ポリシリコン５′表面の酸化膜
６の両側部が充分に厚く形成されるため、ウォールド・
エミッタ化に伴なう窒化膜４やＳｉ、Ｎ４膜８のエツチ
ングによるポリシリコン電極９とＵ溝内のポリシリコン
５′との短絡が防止される。その結果、トランジスタの
ウォールド・エミッタ化およびシャロー化を図って、ト
ランジスタの素子寸法を縮小し、ＬＳＩの果稍度を高め
るとともにトランジスタ動作速［Ｙ向上させることがで
きる。また、洗浄およびエツチングによる酸化＠６０オ
ーバーエッチに対するマージンが向上されるようになる
。この実施例においては、ポリシリコン５を削るとぎ、
窒化膜の表面に酸化膜７が形成されているため、窒化膜
はほとんどエツチングされない。
これにより、窒化膜は、結晶の欠陥（転位）が発生しな
い程度の薄さに形成することができ、平坦化のために窒
化膜などをエツチングしたときの、オーバーエッチの量
を少なくすることができ、平坦性を良くすることができ
る。
上記実施例では、０溝の内側を酸化膜−望化膜一酸化膜
の３層構造としたものが示されているか、Ｕ溝の内側に
酸化膜３を形成した後、窒化膜４の形成を省略して、ポ
リシリコン７をデポジションしてから酸化させることに
よって、酸化膜３の内側に直接酸化膜７′を形成させる
ようにしても上記実施例と同じような効果が得られる。
〔効　果〕
以上説明したごとく、バイポーラ集積回路において、素
子の活性領域間の分離領域となる部分ＫＵ溝が形成され
、このＵ溝の内側には熱酸化膜が形成され、さらにその
内側には窒化膜および酸化膜が形成されてなるので、窒
化膜の硬度によりＵ溝内に充填されたポリシリコン表面
の酸化の際の膨張に伴なう周辺の活性領域の結晶欠陥の
発生を抑□制できるとともに、ポリシリコン表面の酸化
の際に窒化膜の内側の酸化膜に沿っ″Ｃ酸化が進行する
という作用により、Ｕ溝内のポリシリコン表面の酸化膜
を全体的に厚（形成することができ、これによって窒化
膜や酸化膜のエツチングに対するマージンが向上されて
、例えばエミッタのシャロー化およびウォールド・エミ
ッタ化に伴なってエミッタ上からＵ溝分離領域上にかゆ
で形成されるポリシリコンｔａとＵ溝内のポリシリコン
との短絡が防止さすしるという効果がある。
また、バイポーラ集積回路において、素子の活性・領域
間の分離領域となる部分にＵ溝が形成され、とのり溝の
内側・には熱酸化膜が形成され、さら忙その内側には窒
：化膜および酸化膜が形成されてなるの・で、ボリシリ
コ：ン表面の酸化の際に窒化膜の内側の酸化膜に沿って
酸化か進行するという作用により、Ｕ溝内のポリシリコ
ン表面の酸化膜を全体的に厚く形成することができ、こ
れにょっ℃窒化膜や酸化膜のエツチング釦対するマージ
ンが向上されて、Ｕ溝分離領域部の酸化膜のオーバーエ
ッチが可能となり、その結果、基板表面の平坦化が容易
になるという効果がある。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば上記実施例に２いてはＵ溝分離法を用いて素子間
分離か行なわれるようにされたものに適用した場合が説
明されているが、Ｕ前分離法に限らず例えば■溝分離法
のように＠を掘って半導体材料を充填し分離領域とする
すべての分離技術に適用でき“るものである。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるバイポーラ集積回路
について説明したが、それに限冗されるものではなく、
たとえは、ＭＯ８集槓回路などにも適用できる。
【図面の簡単な説明】
第１図はり溝分離領域の構造の一例を示す断面第６図は
本発明を適用したウォールド・エミッタの構造の一例乞
示す軟部＠面図である。 ｌ・・・半導体基板、２．　２ａ、２ｂ・・・Ｕ溝、３
・・・酢化膜、４・・・窒化膜、５・・・半導体材料（
ポリシリコン）、６・・・酸化膜、７′・・・酸化膜、
１１・・・Ｎ”埋込層、１２・・・エピタキシャル層、
２１・・・ベース用Ｐ＋ノψ拡散層、２２・・・エミッ
タ用Ｎ＋型拡散層、２３・・・コレクタ引出し口（Ｎ＋
型低拡散層。 第　４　図 第　６　図 第１頁の続き ［相］発明者高倉　俊彦 ＠発明者中島　伸治 ＠発明者大野　倍音 ０発明者荻上　勝已 小平市上水本町１４５０Ｉ地　株式会社日立製作所デバ
イス開発センタ内 小平市上水木町１４５幡地　株式会社日立製作所デバイ
ス開発センタ内 小平市上水本町１４７９ｉ地　日立マイクロコンピュー
タエンジニアリング株式会社内 小平市上水木町１４５幡地　株式会社日立製作所デバイ
ス開発センタ内

Claims (1)

  1. 【特許請求の範囲】 １、半導体基板の一主面忙形成される素子の活性領域間
    に溝が形成され、この溝の内側に沿って絶縁膜が形成さ
    れるとともに、さらＫそピ）内側には酸化膜か形成され
    、この酸化膜の内側の凹部に半導体材料が充填されその
    表面に酸化膜が形成されてなる分離領域を有することｔ
    特徴とする半導体集積回路装置。 ２、上記溝の内側に沿って峰酸化により第１の絶縁膜と
    しての酸化膜が形成ｉ１ｔ、とΩ酸化膜の内側に第２の
    絶縁膜としての！化膜がデポジションされ、さらにこの
    窒化膜の内側に酸化膜が形成されてなることン特徴とす
    る！許謂不Ω範囲第１項記載の半導体集積回路装置。
JP58190779A 1983-10-14 1983-10-14 半導体集積回路装置 Pending JPS6083346A (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP58190779A JPS6083346A (ja) 1983-10-14 1983-10-14 半導体集積回路装置
GB08416885A GB2148591B (en) 1983-10-14 1984-07-03 Semiconductor device isolation grooves
GB08422520A GB2148593B (en) 1983-10-14 1984-09-06 Process for manufacturing the isolating regions of a semiconductor integrated circuit device
FR8414335A FR2553576B1 (fr) 1983-10-14 1984-09-19 Dispositif a circuits integres a semi-conducteurs et procede de fabrication d'un tel dispositif
KR1019840006250A KR920006851B1 (ko) 1983-10-14 1984-10-10 반도체 집적회로 장치 및 그 제조방법
DE3437512A DE3437512C2 (de) 1983-10-14 1984-10-12 Integrierte Halbleiterschaltung mit Isolationsbereichen und Verfahren zu ihrer Herstellung
IT23138/84A IT1176957B (it) 1983-10-14 1984-10-12 Dispositivo a circuito integrato a semiconduttori e procedimento di fabbricazione di esso
US06/661,116 US4700464A (en) 1983-10-14 1984-10-15 Method of forming trench isolation in an integrated circuit
US07/051,699 US4907063A (en) 1983-10-14 1987-05-20 Semiconductor body, and device formed therefrom, having grooves with silicon nitride on the groove surfaces
SG773/88A SG77388G (en) 1983-10-14 1988-11-18 Process for manufacturing a semiconductor integrated circuit device
HK307/89A HK30789A (en) 1983-10-14 1989-04-13 Process for manufacturing a semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58190779A JPS6083346A (ja) 1983-10-14 1983-10-14 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPS6083346A true JPS6083346A (ja) 1985-05-11

Family

ID=16263588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58190779A Pending JPS6083346A (ja) 1983-10-14 1983-10-14 半導体集積回路装置

Country Status (7)

Country Link
US (2) US4700464A (ja)
JP (1) JPS6083346A (ja)
KR (1) KR920006851B1 (ja)
DE (1) DE3437512C2 (ja)
FR (1) FR2553576B1 (ja)
GB (1) GB2148591B (ja)
IT (1) IT1176957B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62269335A (ja) * 1986-05-12 1987-11-21 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 半導体デバイスの製造方法
JPS6325947A (ja) * 1986-07-18 1988-02-03 Toshiba Corp 半導体装置の製造方法
JPS63236343A (ja) * 1987-03-25 1988-10-03 Toshiba Corp 半導体装置及びその製造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2200794A (en) * 1986-11-19 1988-08-10 Plessey Co Plc Semiconductor device manufacture
US5189501A (en) * 1988-10-05 1993-02-23 Sharp Kabushiki Kaisha Isolator for electrically isolating semiconductor devices in an integrated circuit
US5059550A (en) * 1988-10-25 1991-10-22 Sharp Kabushiki Kaisha Method of forming an element isolating portion in a semiconductor device
US5148257A (en) * 1989-12-20 1992-09-15 Nec Corporation Semiconductor device having u-groove
US5250836A (en) * 1989-12-20 1993-10-05 Fujitsu Limited Semiconductor device having silicon-on-insulator structure
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
KR920020676A (ko) * 1991-04-09 1992-11-21 김광호 반도체 장치의 소자분리 방법
US5252503A (en) * 1991-06-06 1993-10-12 Lsi Logic Corporation Techniques for forming isolation structures
US5248625A (en) * 1991-06-06 1993-09-28 Lsi Logic Corporation Techniques for forming isolation structures
US5225358A (en) * 1991-06-06 1993-07-06 Lsi Logic Corporation Method of forming late isolation with polishing
US5644157A (en) * 1992-12-25 1997-07-01 Nippondenso Co., Ltd. High withstand voltage type semiconductor device having an isolation region
JPH07254640A (ja) * 1993-12-30 1995-10-03 Texas Instr Inc <Ti> スタック・トレンチ・コンデンサ形成工程におけるトレンチ分離構造形成方法
KR0131723B1 (ko) * 1994-06-08 1998-04-14 김주용 반도체소자 및 그 제조방법
WO1996002070A2 (en) * 1994-07-12 1996-01-25 National Semiconductor Corporation Integrated circuit comprising a trench isolation structure and an oxygen barrier layer and method for forming the integrated circuit
JP3304621B2 (ja) * 1994-07-29 2002-07-22 三菱電機株式会社 半導体装置の製造方法
JP3180599B2 (ja) * 1995-01-24 2001-06-25 日本電気株式会社 半導体装置およびその製造方法
US6242792B1 (en) 1996-07-02 2001-06-05 Denso Corporation Semiconductor device having oblique portion as reflection
TW421850B (en) * 1997-02-28 2001-02-11 Int Rectifier Corp A process for fabricating semiconductor device in a silicon substrate of one conductive type
SE512813C2 (sv) * 1997-05-23 2000-05-15 Ericsson Telefon Ab L M Förfarande för framställning av en integrerad krets innefattande en dislokationsfri kollektorplugg förbunden med en begravd kollektor i en halvledarkomponent, som är omgiven av en dislokationsfri trench samt integrerad krets framställd enligt förfarandet
KR100492790B1 (ko) * 1997-06-28 2005-08-24 주식회사 하이닉스반도체 반도체소자의소자분리절연막형성방법
US6022788A (en) * 1997-12-23 2000-02-08 Stmicroelectronics, Inc. Method of forming an integrated circuit having spacer after shallow trench fill and integrated circuit formed thereby
KR100459332B1 (ko) * 1997-12-30 2005-04-06 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
US6140208A (en) * 1999-02-05 2000-10-31 International Business Machines Corporation Shallow trench isolation (STI) with bilayer of oxide-nitride for VLSI applications
US6335247B1 (en) * 2000-06-19 2002-01-01 Infineon Technologies Ag Integrated circuit vertical trench device and method of forming thereof
EP1220312A1 (en) * 2000-12-29 2002-07-03 STMicroelectronics S.r.l. Integration process on a SOI substrate of a semiconductor device comprising at least a dielectrically isolated well

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US104102A (en) * 1870-06-14 Improvement in elevating apparatus
US3969168A (en) * 1974-02-28 1976-07-13 Motorola, Inc. Method for filling grooves and moats used on semiconductor devices
US4238278A (en) * 1979-06-14 1980-12-09 International Business Machines Corporation Polycrystalline silicon oxidation method for making shallow and deep isolation trenches
JPS5642367A (en) * 1979-09-14 1981-04-20 Toshiba Corp Manufacture of bipolar integrated circuit
UST104102I4 (en) 1980-03-24 1984-04-03 Polysilicon-base self-aligned bipolar transistor process and structure
US4353086A (en) * 1980-05-07 1982-10-05 Bell Telephone Laboratories, Incorporated Silicon integrated circuits
DE3174468D1 (en) * 1980-09-17 1986-05-28 Hitachi Ltd Semiconductor device and method of manufacturing the same
JPS57204133A (en) * 1981-06-10 1982-12-14 Hitachi Ltd Manufacture of semiconductor integrated circuit
JPS57204144A (en) * 1981-06-10 1982-12-14 Hitachi Ltd Insulating and isolating method for semiconductor integrated circuit
CA1188418A (en) * 1982-01-04 1985-06-04 Jay A. Shideler Oxide isolation process for standard ram/prom and lateral pnp cell ram
US4661832A (en) * 1982-06-30 1987-04-28 International Business Machines Corporation Total dielectric isolation for integrated circuits
JPS5961045A (ja) * 1982-09-29 1984-04-07 Fujitsu Ltd 半導体装置の製造方法
JPS5992546A (ja) * 1982-11-19 1984-05-28 Hitachi Ltd バイポ−ラ集積回路装置
US4538343A (en) * 1984-06-15 1985-09-03 Texas Instruments Incorporated Channel stop isolation technology utilizing two-step etching and selective oxidation with sidewall masking
US4528047A (en) * 1984-06-25 1985-07-09 International Business Machines Corporation Method for forming a void free isolation structure utilizing etch and refill techniques
US4663832A (en) * 1984-06-29 1987-05-12 International Business Machines Corporation Method for improving the planarity and passivation in a semiconductor isolation trench arrangement

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62269335A (ja) * 1986-05-12 1987-11-21 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 半導体デバイスの製造方法
JPS6325947A (ja) * 1986-07-18 1988-02-03 Toshiba Corp 半導体装置の製造方法
JPS63236343A (ja) * 1987-03-25 1988-10-03 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US4907063A (en) 1990-03-06
FR2553576B1 (fr) 1986-06-27
GB2148591A (en) 1985-05-30
DE3437512A1 (de) 1985-04-25
FR2553576A1 (fr) 1985-04-19
GB8416885D0 (en) 1984-08-08
KR920006851B1 (ko) 1992-08-20
US4700464A (en) 1987-10-20
GB2148591B (en) 1987-07-01
IT8423138A0 (it) 1984-10-12
KR850003068A (ko) 1985-05-28
IT1176957B (it) 1987-08-26
DE3437512C2 (de) 1996-01-25

Similar Documents

Publication Publication Date Title
JPS6083346A (ja) 半導体集積回路装置
JPH05152429A (ja) 半導体装置の製造方法
JPH0513566A (ja) 半導体装置の製造方法
JPS6340337A (ja) 集積回路分離法
US6004864A (en) Ion implant method for forming trench isolation for integrated circuit devices
JP2002016156A (ja) 不揮発性メモリの製造方法
JPH0216574B2 (ja)
JP2802600B2 (ja) 半導体装置の製造方法
JPS6252963A (ja) バイポ−ラトランジスタの製造方法
JPH0815182B2 (ja) 半導体装置の素子分離方法
JPH07153832A (ja) 半導体装置の製造方法
JP3407023B2 (ja) 半導体装置の製造方法
JP3283047B2 (ja) 半導体装置および半導体装置の製造方法
JPS5956740A (ja) 半導体装置の製造方法
JP2955838B2 (ja) 半導体装置の製造方法
JP3923584B2 (ja) 半導体装置の素子分離膜形成方法
JPS60241261A (ja) 半導体装置およびその製造方法
JPS59149030A (ja) 半導体装置の製造法
JPS6088468A (ja) 半導体集積装置の製造方法
JP3111489B2 (ja) 傾斜面を有する絶縁膜の形成方法
JPS63228732A (ja) 半導体装置の製造方法
JPS60244036A (ja) 半導体装置とその製造方法
JPS60226135A (ja) 半導体装置の製造方法
JPS60211958A (ja) 半導体装置
JPH11238792A (ja) 半導体素子の隔離膜形成方法