JPH10284691A - 半導体装置、及びノイズフィルター - Google Patents
半導体装置、及びノイズフィルターInfo
- Publication number
- JPH10284691A JPH10284691A JP9391597A JP9391597A JPH10284691A JP H10284691 A JPH10284691 A JP H10284691A JP 9391597 A JP9391597 A JP 9391597A JP 9391597 A JP9391597 A JP 9391597A JP H10284691 A JPH10284691 A JP H10284691A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- noise filter
- metal wiring
- region
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Filters And Equalizers (AREA)
Abstract
(57)【要約】
【課題】ノイズフィルターを具備する半導体装置に関す
る。ノイズ対策誤動作防止対策として、内部回路にでデ
ィレーインバータを用いて論理積をとる為、遅延時間が
増加してしまう。 【解決手段】半導体基板上に第１の絶縁膜を介して第１
の金属配線をスパイラル状に形成し、前記第１の金属配
線が信号線として動作し、前記半導体基板が接地線とし
て動作させることにより、第１の金属配線が所有するイ
ンダクタンスと半導体基板及び第１の金属配線間の分布
容量（キャパシタンス）によるノイズフィルターが形成
される。 【効果】半導体基板を接地線として利用することによ
り、金属配線１層でノイズフィルターを構成することが
できるので、簡略なプロセスで信頼性の高いノイズフィ
ルターを設けることができる。
る。ノイズ対策誤動作防止対策として、内部回路にでデ
ィレーインバータを用いて論理積をとる為、遅延時間が
増加してしまう。 【解決手段】半導体基板上に第１の絶縁膜を介して第１
の金属配線をスパイラル状に形成し、前記第１の金属配
線が信号線として動作し、前記半導体基板が接地線とし
て動作させることにより、第１の金属配線が所有するイ
ンダクタンスと半導体基板及び第１の金属配線間の分布
容量（キャパシタンス）によるノイズフィルターが形成
される。 【効果】半導体基板を接地線として利用することによ
り、金属配線１層でノイズフィルターを構成することが
できるので、簡略なプロセスで信頼性の高いノイズフィ
ルターを設けることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ノイズフィルター
を具備する半導体装置、及びノイズフィルターに関す
る。
を具備する半導体装置、及びノイズフィルターに関す
る。
【０００２】
【従来の技術】近年の電子機器の高速化に伴い内部回路
のノイズ対策は必要不可欠なものとなっており、内部回
路で使用されるノイズフィルターの需要は年々増加して
いる。また製品のトータルコストを下げるためにもノイ
ズフィルターについて低コストで高性能なものが市場か
ら要求されている。最近、低コストで量産可能な半導体
プロセスを利用したノイズフィルターが注目されてい
る。
のノイズ対策は必要不可欠なものとなっており、内部回
路で使用されるノイズフィルターの需要は年々増加して
いる。また製品のトータルコストを下げるためにもノイ
ズフィルターについて低コストで高性能なものが市場か
ら要求されている。最近、低コストで量産可能な半導体
プロセスを利用したノイズフィルターが注目されてい
る。
【０００３】従来の半導体プロセスを利用したノイズフ
ィルターとしては特開平６―７７７１１に示されるもの
がある。図５に従来のノイズフィルターの断面図、図６
に従来のノイズフィルターの等価回路を示し説明する。
ィルターとしては特開平６―７７７１１に示されるもの
がある。図５に従来のノイズフィルターの断面図、図６
に従来のノイズフィルターの等価回路を示し説明する。
【０００４】図５において１は半導体基板、２は絶縁
膜、３は第１の金属配線、５は第２の金属配線、８は第
１の金属配線３の引出電極である。
膜、３は第１の金属配線、５は第２の金属配線、８は第
１の金属配線３の引出電極である。
【０００５】従来のノイズフィルターのプロセス工程は
半導体基板１の上に第１の金属配線３をスパイラル状に
形成し、次に前記第１の金属配線３の表面に絶縁膜２を
形成し、次に前記絶縁膜２の上に第２の金属配線５をス
パイラル状に形成するとともに、前記第１の金属配線３
の端部に引出電極８を形成する。
半導体基板１の上に第１の金属配線３をスパイラル状に
形成し、次に前記第１の金属配線３の表面に絶縁膜２を
形成し、次に前記絶縁膜２の上に第２の金属配線５をス
パイラル状に形成するとともに、前記第１の金属配線３
の端部に引出電極８を形成する。
【０００６】上述の工程後、前記第２の金属配線５の両
端及び前記第１の金属配線３の端部の引出電極８にボン
ディングする。
端及び前記第１の金属配線３の端部の引出電極８にボン
ディングする。
【０００７】図６において３は第１の金属配線、５は第
２の金属配線、８は第１の金属配線３の引出電極、１５
は第１の金属配線３と第２の金属配線５の間に形成され
る分布容量、２０は第１の金属配線３及び第２の金属配
線５が所有するインダクタンスである。
２の金属配線、８は第１の金属配線３の引出電極、１５
は第１の金属配線３と第２の金属配線５の間に形成され
る分布容量、２０は第１の金属配線３及び第２の金属配
線５が所有するインダクタンスである。
【０００８】スパイラル状に形成された第１の金属配線
３及び第２の金属配線５は所定のインダクタンス２０を
有し、図５の絶縁膜２が誘電体として作用することによ
り第１の金属配線３と第２の金属配線５の間には分布容
量１５が形成されるため、インダクタンスと分布容量に
よる分布定数型のローパスフィルターとして用いること
ができる。
３及び第２の金属配線５は所定のインダクタンス２０を
有し、図５の絶縁膜２が誘電体として作用することによ
り第１の金属配線３と第２の金属配線５の間には分布容
量１５が形成されるため、インダクタンスと分布容量に
よる分布定数型のローパスフィルターとして用いること
ができる。
【０００９】
【発明が解決しようとする課題】従来の半導体装置にお
いては、ノイズフィルターをプロセス工程で作り込むこ
とはしない為、ノイズによる誤動作防止対策としては、
内部論理回路にディレーインバータを用いて論理積をと
ることで、内部にノイズが伝播するのを防いでいるが遅
延時間が増加するという問題があった。
いては、ノイズフィルターをプロセス工程で作り込むこ
とはしない為、ノイズによる誤動作防止対策としては、
内部論理回路にディレーインバータを用いて論理積をと
ることで、内部にノイズが伝播するのを防いでいるが遅
延時間が増加するという問題があった。
【００１０】また、従来の半導体プロセスを利用したノ
イズフィルターは、ノイズフィルターそれ自身が単品で
あることで、電子機器製品を製作する上で部品コスト、
組立実装コストが上昇するという問題を有していた。
イズフィルターは、ノイズフィルターそれ自身が単品で
あることで、電子機器製品を製作する上で部品コスト、
組立実装コストが上昇するという問題を有していた。
【００１１】また、従来の半導体プロセスのノイズフィ
ルターにおいては、金属配線の２層構造プロセスになっ
ており、ノイズフィルター単品のプライスダウンに伴
い、プロセスコストの占める比重が大きくなりつつある
という問題を有していた。
ルターにおいては、金属配線の２層構造プロセスになっ
ており、ノイズフィルター単品のプライスダウンに伴
い、プロセスコストの占める比重が大きくなりつつある
という問題を有していた。
【００１２】そこで、本発明は半導体装置自身にノイズ
フィルターを内蔵させ、遅延時間の増加を回避するとと
もに、電子機器製品を製作する上で部品コストの低減、
組立実装コストの低減を可能とすることを目的とする。
フィルターを内蔵させ、遅延時間の増加を回避するとと
もに、電子機器製品を製作する上で部品コストの低減、
組立実装コストの低減を可能とすることを目的とする。
【００１３】また、本発明は、従来のプロセス工程をよ
り簡略化して金属配線の１層構造にすることで製造コス
トの低減を可能とすることを目的とする。
り簡略化して金属配線の１層構造にすることで製造コス
トの低減を可能とすることを目的とする。
【００１４】
【課題を解決するための手段】本発明の請求項１記載の
半導体装置は、各々のパッドにおいて、前記パッドから
内部回路までの信号配線について、前記信号配線が前記
パッドのまわりに、少なくとも数周スパイラル状にレイ
アウトされてから、静電気保護回路を経て前記内部回路
まで引き回されることによって、半導体チップ自身がス
パイラル状のノイズフィルターを具備することを特徴と
する。
半導体装置は、各々のパッドにおいて、前記パッドから
内部回路までの信号配線について、前記信号配線が前記
パッドのまわりに、少なくとも数周スパイラル状にレイ
アウトされてから、静電気保護回路を経て前記内部回路
まで引き回されることによって、半導体チップ自身がス
パイラル状のノイズフィルターを具備することを特徴と
する。
【００１５】本発明の請求項２記載の半導体装置は、請
求項１記載の半導体装置において、半導体基板（もしく
は基板表面に形成されたウェル）の表面の一部に前記半
導体基板（もしくは前記ウェル）の導電タイプとは異な
る導電タイプの領域（領域１とする）を形成し、前記信
号配線のスパイラルノイズフィルター形成部分の一部が
前記領域１と接触していることを特徴とする。
求項１記載の半導体装置において、半導体基板（もしく
は基板表面に形成されたウェル）の表面の一部に前記半
導体基板（もしくは前記ウェル）の導電タイプとは異な
る導電タイプの領域（領域１とする）を形成し、前記信
号配線のスパイラルノイズフィルター形成部分の一部が
前記領域１と接触していることを特徴とする。
【００１６】本発明の請求項３記載のノイズフィルター
は、半導体基板上に第１の絶縁膜を介して第１の金属配
線をスパイラル状に形成し、前記第１の金属配線が信号
線として動作し、前記半導体基板が接地線として動作す
ることを特徴とする。
は、半導体基板上に第１の絶縁膜を介して第１の金属配
線をスパイラル状に形成し、前記第１の金属配線が信号
線として動作し、前記半導体基板が接地線として動作す
ることを特徴とする。
【００１７】本発明の請求項４記載のノイズフィルター
は、請求項３記載のノイズフィルターにおいて、半導体
基板（もしくは基板表面に形成されたウェル）の表面の
一部に前記半導体基板（もしくは前記ウェル）の導電タ
イプとは異なる導電タイプの領域（領域２とする）を形
成し、前記第１の金属配線の一部が前記領域２と直接接
触していることを特徴とする。
は、請求項３記載のノイズフィルターにおいて、半導体
基板（もしくは基板表面に形成されたウェル）の表面の
一部に前記半導体基板（もしくは前記ウェル）の導電タ
イプとは異なる導電タイプの領域（領域２とする）を形
成し、前記第１の金属配線の一部が前記領域２と直接接
触していることを特徴とする。
【００１８】本発明の請求項５記載のノイズフィルター
は、請求項３記載のノイズフィルターにおいて、接地線
のパッドを形成する第１の金属配線（信号線とは異な
る）の一部が直接前記半導体基板と接触していることを
特徴とする。
は、請求項３記載のノイズフィルターにおいて、接地線
のパッドを形成する第１の金属配線（信号線とは異な
る）の一部が直接前記半導体基板と接触していることを
特徴とする。
【００１９】本発明の請求項６記載のノイズフィルター
は、請求項５記載のノイズフィルターにおいて、半導体
基板（もしくは基板表面に形成されたウェル）の表面の
一部に前記半導体基板（もしくは前記ウェル）の導電タ
イプとは異なる導電タイプの領域を、前記第１の金属配
線（信号線）と対向させながらスパイラル状に形成し
（領域３とする）、接地線のパッドを形成する第１の金
属配線（信号線とは異なる）の一部を前記領域３の一部
分と接触させ、前記領域３を接地線として動作させるこ
とを特徴とする。
は、請求項５記載のノイズフィルターにおいて、半導体
基板（もしくは基板表面に形成されたウェル）の表面の
一部に前記半導体基板（もしくは前記ウェル）の導電タ
イプとは異なる導電タイプの領域を、前記第１の金属配
線（信号線）と対向させながらスパイラル状に形成し
（領域３とする）、接地線のパッドを形成する第１の金
属配線（信号線とは異なる）の一部を前記領域３の一部
分と接触させ、前記領域３を接地線として動作させるこ
とを特徴とする。
【００２０】
【作用】ノイズフィルターを半導体装置内に内蔵させる
ことで、遅延時間が増加することなく、内部回路にノイ
ズが伝播するのを防ぐことができる。
ことで、遅延時間が増加することなく、内部回路にノイ
ズが伝播するのを防ぐことができる。
【００２１】金属配線が１層で構成されたノイズフィル
ターは、半導体基板を接地線として利用するため従来よ
りもコストダウンが可能となる。
ターは、半導体基板を接地線として利用するため従来よ
りもコストダウンが可能となる。
【００２２】さらに、信号線と半導体基板（接地線）の
間に静電気破壊に対する保護ダイオードを形成すること
でダイオード無しのノイズフィルターに比べて静電気耐
量を増大させることができる。
間に静電気破壊に対する保護ダイオードを形成すること
でダイオード無しのノイズフィルターに比べて静電気耐
量を増大させることができる。
【００２３】
（実施の形態１）図１は、請求項１記載の発明に係わる
半導体装置のパッド近傍の図を示す。
半導体装置のパッド近傍の図を示す。
【００２４】図１（ａ）において４０はパッド、４１は
静電気保護回路、４２は内部回路、４３はスパイラル型
のノイズフィルターである。ここで、４３は第１の金属
配線で形成されているものとする。
静電気保護回路、４２は内部回路、４３はスパイラル型
のノイズフィルターである。ここで、４３は第１の金属
配線で形成されているものとする。
【００２５】図１（ｂ）にノイズフィルターの等価回路
を示す。３は第１の金属配線、２０は第１の金属配線３
のインダクタンス、１６は第１の金属配線３と半導体基
板１（もしくは基板表面に形成されたウェル）の間に形
成される分布容量（ＭＯＳ容量）、１は半導体基板（も
しくは基板表面に形成されたウェル）、８はパッドの引
出電極である。
を示す。３は第１の金属配線、２０は第１の金属配線３
のインダクタンス、１６は第１の金属配線３と半導体基
板１（もしくは基板表面に形成されたウェル）の間に形
成される分布容量（ＭＯＳ容量）、１は半導体基板（も
しくは基板表面に形成されたウェル）、８はパッドの引
出電極である。
【００２６】図１（ｂ）から明らかなように、半導体基
板１（もしくは基板表面に形成されたウェル）と第１の
金属配線３の間に形成される分布容量１６と、スパイラ
ル状に形成された第１の金属配線３が所有するインダク
タンスによって分布定数型のローパスフィルターが形成
される。
板１（もしくは基板表面に形成されたウェル）と第１の
金属配線３の間に形成される分布容量１６と、スパイラ
ル状に形成された第１の金属配線３が所有するインダク
タンスによって分布定数型のローパスフィルターが形成
される。
【００２７】例えば、６０ｕｍ角のパッドの周囲にスパ
イラルを形成したとすると、スパイラルのインダクタン
ス値は約１．２５ｎＨとなり、容量は半導体基板との層
間膜厚を０．８ｕｍとすると約０．２ｐＦとなる。
イラルを形成したとすると、スパイラルのインダクタン
ス値は約１．２５ｎＨとなり、容量は半導体基板との層
間膜厚を０．８ｕｍとすると約０．２ｐＦとなる。
【００２８】この場合、共振周波数は約１０ＧＨｚとな
り、特にＧＨｚ帯の周波数を使用する電子機器のノイズ
に対して有効に除去できる。
り、特にＧＨｚ帯の周波数を使用する電子機器のノイズ
に対して有効に除去できる。
【００２９】また、遅延時間の増加を招くことがなく、
かつ電子機器製品を製作する上で部品コストの低減、組
立実装コストの低減が可能となる。
かつ電子機器製品を製作する上で部品コストの低減、組
立実装コストの低減が可能となる。
【００３０】（実施の形態２）図２は、請求項２記載の
発明に係わる半導体装置が具備するノイズフィルターの
断面図を示す。
発明に係わる半導体装置が具備するノイズフィルターの
断面図を示す。
【００３１】図２（ａ）において、１は半導体基板、６
は第１の絶縁膜、３は第１の金属配線、８はパッドの引
出電極、１０は導電性ペースト、１２はリードフレー
ム、２５は半導体基板１（もしくは基板表面に形成され
たウェル）の導電タイプとは異なる導電タイプの領域、
７は第２の絶縁膜である。ここでは半導体基板１（もし
くは基板表面に形成されたウェル）をｐ形、２５をｎ形
として説明する。
は第１の絶縁膜、３は第１の金属配線、８はパッドの引
出電極、１０は導電性ペースト、１２はリードフレー
ム、２５は半導体基板１（もしくは基板表面に形成され
たウェル）の導電タイプとは異なる導電タイプの領域、
７は第２の絶縁膜である。ここでは半導体基板１（もし
くは基板表面に形成されたウェル）をｐ形、２５をｎ形
として説明する。
【００３２】プロセス工程は半導体基板１（もしくは前
記ウェル）の上に第１の絶縁膜６を形成し、次に前記第
１の絶縁膜６の一部分をエッチングで除去する。次に第
１の絶縁膜６が除去された部分に拡散もしくはイオン・
インプラにより前記半導体基板１（もしくは前記ウェ
ル）の導電タイプとは異なる導電タイプの領域２５を形
成する。次に前記第１の絶縁膜６の上に第１の金属配線
３をスパイラル状に形成するとともに、前記第１の金属
配線３の一部と２５とのコンタクトをとる。その後、Ｃ
ＶＤによるデポ等でパッシベーション膜（第２の絶縁膜
７）を形成し、前記第１の金属配線３の両端の引出電極
８の部分のみパッシベーション膜をエッチングで除去し
て終了する。
記ウェル）の上に第１の絶縁膜６を形成し、次に前記第
１の絶縁膜６の一部分をエッチングで除去する。次に第
１の絶縁膜６が除去された部分に拡散もしくはイオン・
インプラにより前記半導体基板１（もしくは前記ウェ
ル）の導電タイプとは異なる導電タイプの領域２５を形
成する。次に前記第１の絶縁膜６の上に第１の金属配線
３をスパイラル状に形成するとともに、前記第１の金属
配線３の一部と２５とのコンタクトをとる。その後、Ｃ
ＶＤによるデポ等でパッシベーション膜（第２の絶縁膜
７）を形成し、前記第１の金属配線３の両端の引出電極
８の部分のみパッシベーション膜をエッチングで除去し
て終了する。
【００３３】図２（ｂ）にノイズフィルターの等価回路
を示す。半導体基板１（もしくは前記ウェル）と、半導
体基板１（もしくは前記ウェル）の導電タイプとは異な
る導電タイプの領域２５の接合面で形成されるｐｎ接合
ダイオード２６が加わった以外は図１（ｂ）と同じであ
る。
を示す。半導体基板１（もしくは前記ウェル）と、半導
体基板１（もしくは前記ウェル）の導電タイプとは異な
る導電タイプの領域２５の接合面で形成されるｐｎ接合
ダイオード２６が加わった以外は図１（ｂ）と同じであ
る。
【００３４】この等価回路図から明らかなように、実施
の形態２によればローパスフィルタに加えて、さらに静
電気破壊に対する保護ダイオードも形成されている。
の形態２によればローパスフィルタに加えて、さらに静
電気破壊に対する保護ダイオードも形成されている。
【００３５】上述の構造によって、ノイズ耐量が向上す
るだけでなく、半導体装置の静電気耐量もさらに増大さ
せることができる。
るだけでなく、半導体装置の静電気耐量もさらに増大さ
せることができる。
【００３６】（実施の形態３）図３は、請求項３記載の
発明に係わるノイズフィルターの断面図を示す。
発明に係わるノイズフィルターの断面図を示す。
【００３７】図３において、１は半導体基板、６は第１
の絶縁膜、３は第１の金属配線、８は第１の金属配線３
の引出電極、１０は導電性ペースト、１２はリードフレ
ーム、７は第２の絶縁膜である。
の絶縁膜、３は第１の金属配線、８は第１の金属配線３
の引出電極、１０は導電性ペースト、１２はリードフレ
ーム、７は第２の絶縁膜である。
【００３８】プロセス工程は半導体基板１の上に第１の
絶縁膜６を形成し、次に前記第１の絶縁膜６の上に第１
の金属配線３をスパイラル状に形成し、ＣＶＤによるデ
ポ等でパッシベーション膜（第２の絶縁膜７）を形成
し、前記第１の金属配線３の両端の引出電極８の部分の
みパッシベーション膜をエッチングで除去して終了す
る。
絶縁膜６を形成し、次に前記第１の絶縁膜６の上に第１
の金属配線３をスパイラル状に形成し、ＣＶＤによるデ
ポ等でパッシベーション膜（第２の絶縁膜７）を形成
し、前記第１の金属配線３の両端の引出電極８の部分の
みパッシベーション膜をエッチングで除去して終了す
る。
【００３９】プロセス工程終了後、第１の金属配線３の
両端の引出電極８をボンディングする。この実施の形態
では、半導体基板１が導電性ペースト１０で接着されて
いるところのリードフレーム１２は接地電位の役割を担
う。
両端の引出電極８をボンディングする。この実施の形態
では、半導体基板１が導電性ペースト１０で接着されて
いるところのリードフレーム１２は接地電位の役割を担
う。
【００４０】ノイズフィルターの等価回路は図１（ｂ）
と同様になる。
と同様になる。
【００４１】本発明によるノイズフィルターは、金属配
線が１層で構成されているため従来よりもコストダウン
が可能である。
線が１層で構成されているため従来よりもコストダウン
が可能である。
【００４２】また、ノイズフィルターは単品であること
から、第１の絶縁膜６の膜厚値、膜種を選択することで
共振周波数を選択することができる（製品のラインアッ
プが豊富になる）メリットがある。
から、第１の絶縁膜６の膜厚値、膜種を選択することで
共振周波数を選択することができる（製品のラインアッ
プが豊富になる）メリットがある。
【００４３】（実施の形態４）図４は、請求項４記載の
発明に係わるノイズフィルターの断面図を示す。
発明に係わるノイズフィルターの断面図を示す。
【００４４】図４において、２５は半導体基板１（もし
くは基板表面に形成されたウェル）の導電タイプとは異
なる導電タイプの領域であり、他は図３と同じである。
ここでは半導体基板１（もしくは前記ウェル）をｐ形、
２５をｎ形として説明する。
くは基板表面に形成されたウェル）の導電タイプとは異
なる導電タイプの領域であり、他は図３と同じである。
ここでは半導体基板１（もしくは前記ウェル）をｐ形、
２５をｎ形として説明する。
【００４５】プロセス工程は半導体基板１（もしくは前
記ウェル）の上に第１の絶縁膜６を形成し、次に前記第
１の絶縁膜６の一部分をエッチングで除去する。次に第
１の絶縁膜６が除去された部分に拡散もしくはイオン・
インプラにより前記半導体基板１（もしくは前記ウェ
ル）の導電タイプとは異なる導電タイプの領域２５を形
成する。次に前記第１の絶縁膜６の上に第１の金属配線
３をスパイラル状に形成するとともに第１の金属配線３
の一部と２５とのコンタクトをとる。その後、ＣＶＤに
よるデポ等でパッシベーション膜（第２の絶縁膜７）を
形成し、前記第１の金属配線３の両端の引出電極８の部
分のみパッシベーション膜をエッチングで除去して終了
する。
記ウェル）の上に第１の絶縁膜６を形成し、次に前記第
１の絶縁膜６の一部分をエッチングで除去する。次に第
１の絶縁膜６が除去された部分に拡散もしくはイオン・
インプラにより前記半導体基板１（もしくは前記ウェ
ル）の導電タイプとは異なる導電タイプの領域２５を形
成する。次に前記第１の絶縁膜６の上に第１の金属配線
３をスパイラル状に形成するとともに第１の金属配線３
の一部と２５とのコンタクトをとる。その後、ＣＶＤに
よるデポ等でパッシベーション膜（第２の絶縁膜７）を
形成し、前記第１の金属配線３の両端の引出電極８の部
分のみパッシベーション膜をエッチングで除去して終了
する。
【００４６】プロセス工程終了後、第１の金属配線３の
両端の引出電極８にボンディングする。この実施の形態
では、半導体基板１が導電性ペースト１０で接着されて
いるところのリードフレーム１２は接地電位の役割を担
う。
両端の引出電極８にボンディングする。この実施の形態
では、半導体基板１が導電性ペースト１０で接着されて
いるところのリードフレーム１２は接地電位の役割を担
う。
【００４７】ノイズフィルターの等価回路は図２（ｂ）
と同様になる。
と同様になる。
【００４８】よって、実施の形態４によれば実施の形態
３と同一の分布定数型のローパスフィルタを形成し、さ
らに静電気破壊に対する保護ダイオードも形成されてい
るのでノイズフィルターの静電気耐量が向上する。
３と同一の分布定数型のローパスフィルタを形成し、さ
らに静電気破壊に対する保護ダイオードも形成されてい
るのでノイズフィルターの静電気耐量が向上する。
【００４９】また保護ダイオードを保有するため、半導
体基板１と第１の金属配線３を絶縁する第１の絶縁膜６
の膜厚値を、保護ダイオードが無い場合よりも小さくす
ることができるので、それが無い場合よりも高容量のノ
イズフィルターを作ることが可能になるとともに、保護
ダイオードが無い場合よりもチップサイズを小さくでき
る。
体基板１と第１の金属配線３を絶縁する第１の絶縁膜６
の膜厚値を、保護ダイオードが無い場合よりも小さくす
ることができるので、それが無い場合よりも高容量のノ
イズフィルターを作ることが可能になるとともに、保護
ダイオードが無い場合よりもチップサイズを小さくでき
る。
【００５０】また、請求項５記載のノイズフィルターの
ように、接地線のパッドを形成する第１の金属配線（信
号線とは異なる）の一部が直接前記半導体基板と接触す
る構造であってもよい。
ように、接地線のパッドを形成する第１の金属配線（信
号線とは異なる）の一部が直接前記半導体基板と接触す
る構造であってもよい。
【００５１】また請求項６記載のノイズフィルターのよ
うに、半導体基板（もしくは基板表面に形成されたウェ
ル）の表面の一部に前記半導体基板（もしくは前記ウェ
ル）の導電タイプとは異なる導電タイプの領域を、前記
第１の金属配線（信号線）と対向させながらスパイラル
状に形成し（領域３とする）、接地線のパッドを形成す
る第１の金属配線（信号線とは異なる）の一部を前記領
域３の一部分と接触させ、前記領域３を接地線として動
作させる構造であってもよい。
うに、半導体基板（もしくは基板表面に形成されたウェ
ル）の表面の一部に前記半導体基板（もしくは前記ウェ
ル）の導電タイプとは異なる導電タイプの領域を、前記
第１の金属配線（信号線）と対向させながらスパイラル
状に形成し（領域３とする）、接地線のパッドを形成す
る第１の金属配線（信号線とは異なる）の一部を前記領
域３の一部分と接触させ、前記領域３を接地線として動
作させる構造であってもよい。
【００５２】この場合、領域３の不純物濃度を高くする
ことで、接地線抵抗を下げられること、及び接地線がス
パイラル状に形成されることから、減衰特性がより良好
になるというメリットがある。
ことで、接地線抵抗を下げられること、及び接地線がス
パイラル状に形成されることから、減衰特性がより良好
になるというメリットがある。
【００５３】
【発明の効果】ノイズフィルターを半導体装置内に内蔵
させることで、遅延時間が増加することなく、内部回路
にノイズが伝播するのを防ぐことができる。
させることで、遅延時間が増加することなく、内部回路
にノイズが伝播するのを防ぐことができる。
【００５４】金属配線が１層で構成されたノイズフィル
ターは、半導体基板を接地線として利用するため従来よ
りもコストダウンが可能となる。
ターは、半導体基板を接地線として利用するため従来よ
りもコストダウンが可能となる。
【００５５】また、信号線と半導体基板（接地線）の間
に静電気破壊に対する保護ダイオードを形成することで
ダイオード無しのノイズフィルターに比べて静電気耐量
を増大させることができる。
に静電気破壊に対する保護ダイオードを形成することで
ダイオード無しのノイズフィルターに比べて静電気耐量
を増大させることができる。
【００５６】また保護ダイオードを保有する場合、それ
が無い場合よりも高容量のノイズフィルターを作ること
が可能になるとともに、保護ダイオードが無い場合より
もチップサイズを小さくできる。
が無い場合よりも高容量のノイズフィルターを作ること
が可能になるとともに、保護ダイオードが無い場合より
もチップサイズを小さくできる。
【図１】本発明の一実施の形態を示す半導体装置のパッ
ド近傍の図。
ド近傍の図。
【図２】本発明の一実施の形態を示す半導体装置が具備
するノイズフィルターの断面図。
するノイズフィルターの断面図。
【図３】本発明の一実施の形態を示すノイズフィルター
の断面図。
の断面図。
【図４】本発明の一実施の形態を示すノイズフィルター
の断面図。
の断面図。
【図５】従来のノイズフィルターの断面図。
【図６】従来のノイズフィルターの等価回路の図。
１ ．．．．半導体基板 ２ ．．．．絶縁膜 ３ ．．．．第１の金属配線 ５ ．．．．第２の金属配線 ６ ．．．．第１の絶縁膜 ７ ．．．．第２の絶縁膜 ８ ．．．．引出電極 １０ ．．．．導電性ペースト １２ ．．．．リードフレーム １５ ．．．．第１の金属配線と第２の金属配線の間に
形成される分布容量 １６ ．．．．第１の金属配線と半導体基板の間に形成
される分布容量 ２０ ．．．．第１の金属配線及び第２の金属配線が所
有するインダクタンス ２５ ．．．．半導体基板の導電タイプとは異なる導電
タイプの領域 ２６ ．．．．ｐｎ接合ダイオード ４０ ・・・・パッド ４１ ・・・・静電気保護回路 ４２ ・・・・内部回路 ４３ ・・・・スパイラル型のノイズフィルター
形成される分布容量 １６ ．．．．第１の金属配線と半導体基板の間に形成
される分布容量 ２０ ．．．．第１の金属配線及び第２の金属配線が所
有するインダクタンス ２５ ．．．．半導体基板の導電タイプとは異なる導電
タイプの領域 ２６ ．．．．ｐｎ接合ダイオード ４０ ・・・・パッド ４１ ・・・・静電気保護回路 ４２ ・・・・内部回路 ４３ ・・・・スパイラル型のノイズフィルター
Claims (6)
- 【請求項１】各々のパッドにおいて、前記パッドから内
部回路までの信号配線について、前記信号配線が前記パ
ッドのまわりに、少なくとも数周スパイラル状にレイア
ウトされてから、静電気保護回路を経て、前記内部回路
まで引き回されることによって、半導体チップ自身がス
パイラル状のノイズフィルターを具備することを特徴と
する半導体装置。 - 【請求項２】請求項１記載の半導体装置において、半導
体基板（もしくは基板表面に形成されたウェル）の表面
の一部に前記半導体基板（もしくは前記ウェル）の導電
タイプとは異なる導電タイプの領域（領域１とする）を
形成し、前記信号配線のスパイラルノイズフィルター形
成部分の一部が前記領域１と接触していることを特徴と
する半導体装置。 - 【請求項３】半導体基板上に第１の絶縁膜を介して第１
の金属配線をスパイラル状に形成し、前記第１の金属配
線が信号線として動作し、前記半導体基板が接地線とし
て動作することを特徴とするノイズフィルター。 - 【請求項４】請求項３記載のノイズフィルターにおい
て、半導体基板（もしくは基板表面に形成されたウェ
ル）の表面の一部に前記半導体基板（もしくは前記ウェ
ル）の導電タイプとは異なる導電タイプの領域（領域２
とする）を形成し、前記第１の金属配線の一部が前記領
域２と直接接触していることを特徴とするノイズフィル
ター。 - 【請求項５】請求項３記載のノイズフィルターにおい
て、接地線のパッドを形成する第１の金属配線（信号線
とは異なる）の一部が直接前記半導体基板と接触してい
ることを特徴とするノイズフィルター。 - 【請求項６】請求項５記載のノイズフィルターにおい
て、半導体基板（もしくは基板表面に形成されたウェ
ル）の表面の一部に前記半導体基板（もしくは前記ウェ
ル）の導電タイプとは異なる導電タイプの領域を、前記
第１の金属配線（信号線）と対向させながらスパイラル
状に形成し（領域３とする）、接地線のパッドを形成す
る第１の金属配線（信号線とは異なる）の一部を前記領
域３の一部分と接触させ、前記領域３を接地線として動
作させることを特徴とするノイズフィルター。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9391597A JPH10284691A (ja) | 1997-04-11 | 1997-04-11 | 半導体装置、及びノイズフィルター |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9391597A JPH10284691A (ja) | 1997-04-11 | 1997-04-11 | 半導体装置、及びノイズフィルター |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10284691A true JPH10284691A (ja) | 1998-10-23 |
Family
ID=14095772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9391597A Withdrawn JPH10284691A (ja) | 1997-04-11 | 1997-04-11 | 半導体装置、及びノイズフィルター |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10284691A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000070740A1 (fr) * | 1998-05-07 | 2000-11-23 | Niigata Seimitsu Co., Ltd. | Oscillateur lc |
| WO2002069330A1 (en) * | 2001-02-27 | 2002-09-06 | Tdk Corporation | Head gimbal assembly |
| US6842080B1 (en) | 1998-05-07 | 2005-01-11 | Niigata Seimitsu Co., Ltd. | LC oscillator formed on a substrate |
| KR100410471B1 (ko) * | 1998-11-27 | 2005-05-24 | 삼성전자주식회사 | 임피던스 조절기능을 갖는 반도체 장치_ |
| JP2015213140A (ja) * | 2014-05-07 | 2015-11-26 | 日本アンテナ株式会社 | 入力保護回路 |
| US11469593B2 (en) | 2017-03-22 | 2022-10-11 | Murata Manufacturing Co., Ltd. | Thin-film ESD protection device with compact size |
-
1997
- 1997-04-11 JP JP9391597A patent/JPH10284691A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000070740A1 (fr) * | 1998-05-07 | 2000-11-23 | Niigata Seimitsu Co., Ltd. | Oscillateur lc |
| US6842080B1 (en) | 1998-05-07 | 2005-01-11 | Niigata Seimitsu Co., Ltd. | LC oscillator formed on a substrate |
| KR100410471B1 (ko) * | 1998-11-27 | 2005-05-24 | 삼성전자주식회사 | 임피던스 조절기능을 갖는 반도체 장치_ |
| KR100424952B1 (ko) * | 1999-05-18 | 2004-03-31 | 니이가타 세이미쯔 가부시키가이샤 | Ｌｃ발진기 |
| WO2002069330A1 (en) * | 2001-02-27 | 2002-09-06 | Tdk Corporation | Head gimbal assembly |
| US6891700B2 (en) | 2001-02-27 | 2005-05-10 | Tdk Corporation | Head gimbal assembly |
| JP2015213140A (ja) * | 2014-05-07 | 2015-11-26 | 日本アンテナ株式会社 | 入力保護回路 |
| US11469593B2 (en) | 2017-03-22 | 2022-10-11 | Murata Manufacturing Co., Ltd. | Thin-film ESD protection device with compact size |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6222246B1 (en) | Flip-chip having an on-chip decoupling capacitor | |
| US7232705B2 (en) | Integrated circuit bond pad structures and methods of making | |
| TWI315090B (en) | Semiconductor device having bonding pad above low-k dielectric film and manufacturing method therefor | |
| US6815821B2 (en) | Method of fabricating seal-ring structure with ESD protection | |
| GB2395601A (en) | Noise eliminating system on chip and method of manufacture | |
| JPH0685168A (ja) | キャパシタとその製造方法 | |
| KR100475477B1 (ko) | 인덕턴스 소자 및 반도체 장치 | |
| US7105910B2 (en) | Semiconductor device having SOI construction | |
| JPH1084074A (ja) | 半導体パッケージ | |
| JPH10284691A (ja) | 半導体装置、及びノイズフィルター | |
| CN120432468A (zh) | 电容器结构 | |
| EP1190450B1 (en) | Electrostatic discharge protection of integrated circuits | |
| JP2001177056A (ja) | 半導体集積回路装置 | |
| CN1175490C (zh) | 输出缓冲器和静电防护电器 | |
| JPH08274263A (ja) | ノイズフィルター | |
| JP5962535B2 (ja) | 半導体集積回路 | |
| JP2638544B2 (ja) | 半導体集積回路 | |
| CN214336713U (zh) | 一种半导体器件 | |
| US8357990B2 (en) | Semiconductor device | |
| JPS63184358A (ja) | 半導体集積回路 | |
| JPH0799337A (ja) | 受光素子 | |
| JP2559102B2 (ja) | 半導体装置 | |
| TWI321840B (en) | Low-capacitance bonding pad for semiconductor device | |
| KR19980084131A (ko) | 패드의 기생캐패시턴스 감소형 반도체 장치 | |
| JP2005327987A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040706 |