JPH10284837A - Manufacturing method of multilayer printed wiring board - Google Patents

Manufacturing method of multilayer printed wiring board

Info

Publication number
JPH10284837A
JPH10284837A JP8673097A JP8673097A JPH10284837A JP H10284837 A JPH10284837 A JP H10284837A JP 8673097 A JP8673097 A JP 8673097A JP 8673097 A JP8673097 A JP 8673097A JP H10284837 A JPH10284837 A JP H10284837A
Authority
JP
Japan
Prior art keywords
circuit pattern
insulating layer
hole
layer
core material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8673097A
Other languages
Japanese (ja)
Inventor
Koichi Kikuchi
光一 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Information and Telecommunication Engineering Ltd
Original Assignee
Hitachi Communication Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Communication Systems Inc filed Critical Hitachi Communication Systems Inc
Priority to JP8673097A priority Critical patent/JPH10284837A/en
Publication of JPH10284837A publication Critical patent/JPH10284837A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 各層にスルーホールを設けるのを不要にし、
より容易に製造すること。 【解決手段】 コア材1に対し、穴を有する絶縁層2,
6,11,15をそれぞれ順次積層すると共に、各絶縁
層2,6,11,15を積層する度にこれらの穴2a,
6a,11a,15aに導電ペースト4,7,13,1
6を順次充填することにより、コア材1と各層の回路パ
ターンとを導通させることができるので、従来技術のよ
うに全体の各層にスルーホールを設けることが不要にな
り、絶縁層2,6,11,15上に形成された回路パタ
ーン3,8,12,17がスルーホールによって影響を
受けると云うのを防止でき、各層の回路パターンが制約
を受けるおれがなく、それだけ回路パターンの自由度を
高めることができる。
(57) [Summary] [Problem] To make it unnecessary to provide through holes in each layer,
Easier to manufacture. SOLUTION: An insulating layer 2 having a hole with respect to a core material 1 is provided.
6, 11 and 15 are sequentially laminated, and each time the insulating layers 2, 6, 11, and 15 are laminated, these holes 2a,
Conductive pastes 4, 7, 13, 1 on 6a, 11a, 15a
6, the core material 1 and the circuit pattern of each layer can be made conductive, so that it is not necessary to provide through holes in all layers as in the prior art. It is possible to prevent the circuit patterns 3, 8, 12, and 17 formed on the layers 11 and 15 from being affected by the through-holes, and the circuit patterns of each layer are not restricted, and the degree of freedom of the circuit patterns is accordingly reduced. Can be enhanced.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は多層プリント配線板
の製造方法に係り、特により多層のプリント配線板を製
造するのに好適なものに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer printed wiring board, and more particularly to a method suitable for manufacturing a multilayer printed wiring board.

【0002】[0002]

【従来の技術】従来、多層プリント配線板を製造するに
は、例えば六層の配線板の場合、予め隣接する二つの層
を積層して三組の積層板をそれぞれ形成しておき、次い
で一組の積層板の上に二組目の積層板を重ね合わせて形
成した後、これに最後の組の積層板を重ね、これに全体
を通るスルーホールを形成してメッキ処理を施すことに
より、全体の各層を導通させている。
2. Description of the Related Art Conventionally, in order to manufacture a multilayer printed wiring board, for example, in the case of a six-layered wiring board, three sets of laminated boards are formed by laminating two adjacent layers in advance, and then one layer is formed. After forming the second set of laminates on top of the set of laminates, the last set of laminates is stacked on top of this, and a through-hole is formed through the whole to apply plating. The entire layers are electrically connected.

【0003】[0003]

【発明が解決しようとする課題】ところで、上記に示す
従来の多層プリント配線板は、それぞれの組の積層板を
形成し、これらを順次重ね合わせた後で全体の各層にス
ルーホールを形成しているので、特定の層によっては、
スルーホールを設けると、層に形成されている回路パタ
ーンなどが影響を受けることがあり、そのため、より多
くの層からなるプリント配線板を製造することが困難に
なる問題があるばかりでなく、各層に形成すべき回路パ
ターンが制限を受ける問題がある。
By the way, in the conventional multilayer printed wiring board shown above, each set of laminated boards is formed, and these are sequentially superimposed, and then through holes are formed in each layer of the whole. So, depending on the specific tier,
When a through hole is provided, a circuit pattern formed on a layer may be affected, and therefore, not only is it difficult to manufacture a printed wiring board having more layers, but also each layer has a problem. However, there is a problem that the circuit pattern to be formed is limited.

【0004】本発明の目的は、上記事情に鑑み、全体の
各層にスルーホールを設けるのを不要にして、特定の層
がスルーホールによって影響を受けるのを防止し、より
多層のプリント配線板を容易に製造し得る多層プリント
配線板の製造方法を提供することにある。
SUMMARY OF THE INVENTION In view of the above circumstances, it is an object of the present invention to eliminate the need to provide a through hole in each of the entire layers, to prevent a specific layer from being affected by the through holes, and to realize a multilayer printed wiring board. An object of the present invention is to provide a method for manufacturing a multilayer printed wiring board that can be easily manufactured.

【0005】[0005]

【課題を解決するための手段】本発明では、コア材上に
所望の回路パターンを有する絶縁層を複数積層して形成
する多層プリント配線板において、A)コア材に対し、
該コア材の導電部と第一の回路パターンとが導通する位
置に穴を予め設けた第一の絶縁層を積層すること、B)
次いで、第一の絶縁層の穴にコア材と導通する第一の導
電ペーストを充填すること、C)その後、第一の絶縁層
上に第一の導電ペーストと導通する前記第一の回路パタ
ーンを所望形状に形成すること、D)該第一の回路パタ
ーン及び第一の絶縁層上に、第一の回路パターンと導通
し得る位置に穴を設けた絶縁層の積層と、その穴に対す
る導電ペーストの充填と、その絶縁層上への所望の回路
パターンの形成とを所定回数順次繰り返し、積層された
各層の回路パターンが導電ペーストを介し互いに導通す
ることを特徴とするものである。
According to the present invention, there is provided a multilayer printed wiring board formed by laminating a plurality of insulating layers having a desired circuit pattern on a core material.
Laminating a first insulating layer provided with a hole in advance at a position where the conductive portion of the core material and the first circuit pattern are conducted; B)
Next, filling the hole of the first insulating layer with a first conductive paste that is conductive to the core material; and C) thereafter, the first circuit pattern that is conductive to the first conductive paste on the first insulating layer. Is formed into a desired shape; D) a lamination of an insulating layer provided with a hole on the first circuit pattern and the first insulating layer at a position capable of conducting with the first circuit pattern; The filling of the paste and the formation of a desired circuit pattern on the insulating layer are sequentially repeated a predetermined number of times, and the circuit patterns of the stacked layers are electrically connected to each other via the conductive paste.

【0006】[0006]

【発明の実施の形態】以下、本発明の一実施例を図1に
より説明する。実施例の多層プリント配線板は、その上
下面である両側に電源層やグランド層をなすベタパター
ンが設けられたコア材1の上に、第一の絶縁層2が積層
され、その絶縁層2上に所望の回路パターン3が形成さ
れている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIG. In the multilayer printed wiring board according to the embodiment, a first insulating layer 2 is laminated on a core material 1 provided with a solid pattern serving as a power supply layer and a ground layer on both upper and lower surfaces thereof. A desired circuit pattern 3 is formed thereon.

【0007】この場合、第一の絶縁層2としては、例え
ばシート状のプリプレグ材からなっており、その所定位
置に予め穴2aが設けられている。この穴2aは、第一
の絶縁層2をコア材1上に積層したとき、穴2aに導電
ペースト4を充填することにより、コア材1と第一の絶
縁層2上に形成される回路パターン3との間で導通する
ようにしている。即ち、第一の絶縁層2の穴2aは、コ
ア材1と回路パターン3とが導通する位置に穿設されて
いる。導電ペースト4は、穴2aに充填されると常温で
固化するものが好ましく、例えば金属粉などの導電フィ
ラーとガラス粉末などのバインダから構成される分散系
導電材料として、銀系導電ペーストからなっている。そ
して、この導電ペースト4は穴2aから突出する大きさ
で図示されているが、実際には穴2aへの充填時には少
量が埋め込まれ、回路パターン3を積層したときの圧力
により第一の絶縁層2の厚みが圧縮されることによって
コア材1の銅箔と回路パターン3の銅箔とを接触させる
こととなる。
In this case, the first insulating layer 2 is made of, for example, a sheet-like prepreg material, and has a hole 2a at a predetermined position thereof. When the first insulating layer 2 is laminated on the core material 1, the hole 2 a is filled with the conductive paste 4 to form a circuit pattern formed on the core material 1 and the first insulating layer 2. 3 is conducted. That is, the hole 2 a of the first insulating layer 2 is formed at a position where the core material 1 and the circuit pattern 3 are conducted. The conductive paste 4 preferably solidifies at room temperature when filled into the holes 2a. For example, a silver-based conductive paste is used as a dispersed conductive material composed of a conductive filler such as metal powder and a binder such as glass powder. I have. Although the conductive paste 4 is illustrated in a size projecting from the hole 2a, a small amount is actually buried when filling the hole 2a, and the first insulating layer is pressed by the pressure when the circuit pattern 3 is laminated. The copper foil of the core material 1 and the copper foil of the circuit pattern 3 are brought into contact with each other by the compression of the thickness 2.

【0008】回路パターン3は、第一の絶縁層2の上に
例えば全面を覆うように積層された後、所望のパターン
でエッチングされることにより形成される。なお、コア
材1は、ホール部に第一の絶縁層2の穴2aに充填され
る導電ペースト4と導通するための導電ペースト5が充
填されている。
The circuit pattern 3 is formed by, for example, laminating on the first insulating layer 2 so as to cover the entire surface, and then etching it with a desired pattern. The core material 1 has a hole filled with a conductive paste 5 for conducting with the conductive paste 4 filled in the hole 2 a of the first insulating layer 2.

【0009】そして、第一の絶縁層2上に回路パターン
3が形成された後、これらの上に前記第一の絶縁層2と
同様の材質からなるシート状の第二の絶縁層6が積層さ
れ、該絶縁層6に予め設けられている穴6aに、導電ペ
ースト7が充填されて固化する。この場合の穴6aは、
第二の絶縁層6において第一の絶縁層2の回路パターン
3と第二の絶縁層6に形成される回路パターン8とを導
通する位置に穿設されている。
After the circuit patterns 3 are formed on the first insulating layer 2, a sheet-like second insulating layer 6 made of the same material as that of the first insulating layer 2 is laminated thereon. Then, the conductive paste 7 is filled into the holes 6a provided in the insulating layer 6 in advance and solidified. The hole 6a in this case is
The second insulating layer 6 is formed at a position where the circuit pattern 3 of the first insulating layer 2 and the circuit pattern 8 formed on the second insulating layer 6 are conducted.

【0010】しかる後、第二の絶縁層6の上にも所望の
回路パターン8が形成される。この回路パターン8も回
路パターン3と同様に形成され、所定の位置に電子部品
9が半田10により搭載される。
Thereafter, a desired circuit pattern 8 is also formed on the second insulating layer 6. This circuit pattern 8 is also formed in the same manner as the circuit pattern 3, and electronic components 9 are mounted at predetermined positions by soldering 10.

【0011】一方、コア材1の下面にも、予め穴11a
が穿設された第三の絶縁層11が積層されている。この
場合の穴11aも、後述する回路パターン12とコア材
1とを導通させるための導電ペースト13が充填されて
固化する。そして、第三の絶縁層11の上に所望の回路
パターン14が積層してエッチングにより形成された
後、これら回路パターン14及び第三の絶縁層11の上
に第四の絶縁層15が積層される。第四の絶縁層15に
も予め穴15aが設けられ、該穴15aに導電ペースト
16が充填された後、第四の絶縁層15上に所望の回路
パターン17がエッチングにより形成されることによ
り、多層プリント配線板が構成される。
On the other hand, a hole 11a is also formed on the lower surface of the core material 1 in advance.
The third insulating layer 11 in which is formed is laminated. In this case, the holes 11a are also filled with a conductive paste 13 for making a circuit pattern 12 described later and the core material 1 conductive, and solidified. After a desired circuit pattern 14 is laminated on the third insulating layer 11 and formed by etching, a fourth insulating layer 15 is laminated on the circuit pattern 14 and the third insulating layer 11. You. A hole 15a is also provided in advance in the fourth insulating layer 15, and after the hole 15a is filled with the conductive paste 16, a desired circuit pattern 17 is formed on the fourth insulating layer 15 by etching. A multilayer printed wiring board is configured.

【0012】このように、コア材1に対し、穴を有する
絶縁層2,6,11,15をそれぞれ順次積層すると共
に、それらの絶縁層2,6,11,15を積層する度に
これらの穴2a,6a,11a,15aに導電ペースト
4,7,13,16を順次充填することにより、コア材
1と各層の回路パターン3,8,12,17とを導通さ
せることができるので、従来技術のように全体の各層に
スルーホールを設けることが不要になり、そのため、絶
縁層2,6,11,15上に形成された回路パターン
3,8,12,17がスルーホールによって影響を受け
ると云うのを防止することができ、各層の回路パターン
が制約を受けるおれがなく、それだけ回路パターンの設
計上の自由度を高めることができる。
As described above, the insulating layers 2, 6, 11, and 15 each having a hole are sequentially laminated on the core material 1, and each time the insulating layers 2, 6, 11, 15 are laminated. By sequentially filling the holes 2a, 6a, 11a, and 15a with the conductive pastes 4, 7, 13, and 16, the core material 1 and the circuit patterns 3, 8, 12, and 17 of each layer can be electrically connected. It is not necessary to provide a through hole in each layer as in the technique, and therefore, the circuit patterns 3, 8, 12, and 17 formed on the insulating layers 2, 6, 11, and 15 are affected by the through hole. Can be prevented, and the circuit pattern of each layer is not restricted, so that the degree of freedom in designing the circuit pattern can be increased accordingly.

【0013】また、スルーホールが不要となることによ
り、回路パターンの領域を増やすことができるので、各
層の回路パターン間の接続が容易となり、高密度化を図
ることができる。しかも、コア材1の大事な部分にまで
スルーホールが開けられてしまうおそれもない。
In addition, since no through hole is required, the area of the circuit pattern can be increased, so that connection between the circuit patterns of each layer is facilitated and the density can be increased. In addition, there is no possibility that a through-hole is formed in an important part of the core material 1.

【0014】従って、絶縁層の積層と導電ペーストの充
填と回路パターンの形成とを順次繰り返すことにより、
各層の回路パターンが制約を受けるおれがなくなり、回
路パターンの領域を増やすことができるので、高密度の
多層プリント配線板を容易にかつ確実に製造することが
できる。これにより、配線板の製造時にはスルーホール
(VIA)に伴う問題を解消し得るので、非貫通穴(I
VH)化を実現することができる。なお図示実施例で
は、コア材1の両側に電源層やグランド層のパターンを
設けた例を示したが、これに限定されるものではなく、
片側にのみパターンを設けたものに適用しても同様の効
果を得ることができる。
Therefore, by sequentially repeating the lamination of the insulating layer, the filling of the conductive paste, and the formation of the circuit pattern,
Since the circuit pattern of each layer is not restricted and the area of the circuit pattern can be increased, a high-density multilayer printed wiring board can be easily and reliably manufactured. This makes it possible to solve the problem associated with the through-hole (VIA) at the time of manufacturing the wiring board.
VH). In the illustrated embodiment, the example in which the patterns of the power supply layer and the ground layer are provided on both sides of the core material 1 is shown, but the present invention is not limited to this.
The same effect can be obtained by applying the present invention to one having a pattern provided on only one side.

【0015】[0015]

【発明の効果】以上述べたように、本発明方法によれ
ば、絶縁層の積層と導電ペーストの充填と回路パターン
の形成とを順次繰り返すことにより、各層の回路パター
ンが制約を受けるおれがなく、回路パターンの領域を増
やすことができるように構成したので、より高密度の多
層プリント配線板を容易にかつ確実に製造することがで
きる効果がある。
As described above, according to the method of the present invention, by sequentially repeating the lamination of the insulating layer, the filling of the conductive paste, and the formation of the circuit pattern, the circuit pattern of each layer is not restricted. Since the configuration is such that the area of the circuit pattern can be increased, there is an effect that a higher-density multilayer printed wiring board can be easily and reliably manufactured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による多層プリント配線板の製造方法の
一実施例を示す説明用断面図。
FIG. 1 is an explanatory sectional view showing one embodiment of a method for manufacturing a multilayer printed wiring board according to the present invention.

【符号の説明】[Explanation of symbols]

1…コア材、2,6,11,15…絶縁層、2a,6
a,11a,15a…穴、3,8,12,17…回路パ
ターン、4,7,13,16…導電ペースト。
DESCRIPTION OF SYMBOLS 1 ... Core material, 2, 6, 11, 15 ... Insulating layer, 2a, 6
a, 11a, 15a ... holes, 3, 8, 12, 17 ... circuit patterns, 4, 7, 13, 16 ... conductive paste.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 コア材上に所望の回路パターンを有する
絶縁層を複数積層して形成する多層プリント配線板にお
いて、 A)コア材に対し、該コア材の導電部と第一の回路パタ
ーンとが導通する位置に穴を予め設けた第一の絶縁層を
積層し、 B)次いで、第一の絶縁層の穴にコア材と導通する第一
の導電ペーストを充填し、 C)その後、第一の絶縁層上に第一の導電ペーストと導
通する前記第一の回路パターンを所望形状に形成し、 D)該第一の回路パターン及び第一の絶縁層上に、第一
の回路パターンと導通し得る位置に穴を設けた絶縁層の
積層と、その穴に対する導電ペーストの充填と、その絶
縁層上への所望の回路パターンの形成とを所定回数順次
繰り返し、積層された各層の回路パターンが導電ペース
トを介し互いに導通することを特徴とする多層プリント
配線板の製造方法。
1. A multilayer printed wiring board formed by laminating a plurality of insulating layers having a desired circuit pattern on a core material, wherein: A) a conductive portion of the core material, a first circuit pattern, B) Then, a first insulating layer provided with a hole in advance at a position where B is conducted is laminated, B) Then, a hole of the first insulating layer is filled with a first conductive paste conducting to the core material, and C) Forming the first circuit pattern, which conducts with the first conductive paste, on a first insulating layer into a desired shape; and D) forming a first circuit pattern on the first circuit pattern and the first insulating layer. The lamination of the insulating layer having a hole at a position where conduction is possible, the filling of the hole with a conductive paste, and the formation of a desired circuit pattern on the insulating layer are sequentially repeated a predetermined number of times, and the circuit pattern of each layer laminated Are electrically connected to each other through the conductive paste. Method for manufacturing a multilayer printed wiring board according to symptoms.
JP8673097A 1997-04-04 1997-04-04 Manufacturing method of multilayer printed wiring board Pending JPH10284837A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8673097A JPH10284837A (en) 1997-04-04 1997-04-04 Manufacturing method of multilayer printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8673097A JPH10284837A (en) 1997-04-04 1997-04-04 Manufacturing method of multilayer printed wiring board

Publications (1)

Publication Number Publication Date
JPH10284837A true JPH10284837A (en) 1998-10-23

Family

ID=13894975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8673097A Pending JPH10284837A (en) 1997-04-04 1997-04-04 Manufacturing method of multilayer printed wiring board

Country Status (1)

Country Link
JP (1) JPH10284837A (en)

Similar Documents

Publication Publication Date Title
RU2000121929A (en) MULTILAYERED PRINTED INSTALLATION BOARD AND METHOD FOR ITS MANUFACTURE
JP4742485B2 (en) Multilayer printed wiring board and manufacturing method thereof
JPH08228064A (en) Printed circuit board
KR100887393B1 (en) Printed Circuit Board Manufacturing Method
EP0287681A1 (en) Multi-layer printed circuit board and a method of fabricating the same
US7622329B2 (en) Method for fabricating core substrate using paste bumps
JPH1041631A (en) Method for manufacturing high-density mounting substrate with chip embedded structure
JPH0621619A (en) Printed circuit board and method for formation thereof
JP2007128929A (en) Metal core substrate, manufacturing method thereof, and electrical junction box
JPH10284837A (en) Manufacturing method of multilayer printed wiring board
JP2000323841A (en) Multilayer circuit board and manufacture thereof
JP2001111195A (en) Method of manufacturing circuit board
JP4657870B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JPH0590762A (en) Method for manufacturing multilayer printed wiring board
JP3955799B2 (en) Wiring board manufacturing method
JPH0380596A (en) Manufacture of multilayer ceramic circuit substrate
JP2004241512A (en) Conductive pattern of printed wiring board and printed wiring board
JP4019717B2 (en) Component built-in multilayer wiring module substrate and manufacturing method thereof
JP2006041238A (en) Wiring board and method of manufacturing wiring board
JP2009129933A (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
JP2003234579A (en) A method for manufacturing a multilayer printed wiring board incorporating a chip-type resistor.
JPH07221458A (en) Multilayer printed wiring board
JP4529614B2 (en) Method for manufacturing printed wiring board
JPH0133959B2 (en)
JP2001237549A (en) Multilayer wiring board and method of manufacturing the same