JPH10285981A - エンコーダ信号処理装置 - Google Patents

エンコーダ信号処理装置

Info

Publication number
JPH10285981A
JPH10285981A JP9100847A JP10084797A JPH10285981A JP H10285981 A JPH10285981 A JP H10285981A JP 9100847 A JP9100847 A JP 9100847A JP 10084797 A JP10084797 A JP 10084797A JP H10285981 A JPH10285981 A JP H10285981A
Authority
JP
Japan
Prior art keywords
data
signal
encoder
processing device
signal processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9100847A
Other languages
English (en)
Other versions
JP3242861B2 (ja
Inventor
Yoshifumi Kuwano
好文 桑野
Akio Takemori
顕緒 竹森
Yukinari Takahashi
幸成 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Advanced Motor Corp
Original Assignee
Japan Servo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Servo Corp filed Critical Japan Servo Corp
Priority to JP10084797A priority Critical patent/JP3242861B2/ja
Publication of JPH10285981A publication Critical patent/JPH10285981A/ja
Application granted granted Critical
Publication of JP3242861B2 publication Critical patent/JP3242861B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

(57)【要約】 【課題】 従来のエンコーダ信号処理装置においては、
信号線路の省線化が難しく、エンコーダ信号をシリアル
データに変換し伝送する場合に信頼性が低い欠点があっ
た。 【解決手段】 本発明のエンコーダ信号処理装置におい
ては、シリアルデータ内にデータの誤り検出信号を付加
する機能を有せしめると共に、インクリメンタル信号を
カウントするカウンタの容量を大きくし、前の正常デー
タに対して最新の正常データを用いて更新する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、エンコーダ信号処
理装置、特に、ACサーボモータ用エンコーダ信号処理
装置に関する。
【0002】
【従来の技術】ACサーボモータ制御用センサにインク
リメンタルエンコーダを用いる場合、フィードバック情
報として、基準位置からの変位量(位置情報)と、一定
時間ごとのインクリメンタル相のパルス変化量(速度情
報)と、更に、モータ一回転時における基準位置からの
回転角度(回転角度情報)が必要となる。
【0003】上記位置情報、速度情報はインクリメンタ
ル信号(AB相)のパルス量をカウンタで計数して求め
ることができる。これに対して、回転角度情報は、磁極
信号(CS信号)及びZ相信号でモータ誘起電圧と同位
相の電流指令を発生させるようにいわゆる同期合わせを
行う必要があり、例えば、磁極相信号の立ち上がりエッ
ジで初期化したうえでモータ電気角360度で一巡する
アップダウンカウンタでインクリメンタル信号を計数す
るように構成する。このような構成では、複数のエンコ
ーダ信号が必要となり、通常ABZ相及び磁極信号であ
るUVW相の6信号を差動信号として伝送する場合、電
源も含めて14本の信号線が必要であり、信号線の削減
が課題とされてきた。
【0004】そこで、例えば、特開平5−219777
号公報に示すものでは、図6に示すようにAB相とZ相
(該公報のC相に対応)の3種類の伝送信号路を設け、
電源投入後の所定の時間に限り、これら3種類の信号伝
送路でUVW3相の磁極信号を伝送し磁極信号の伝送路
を省略するよう構成している。この結果、信号線を従来
の14本に対し、8本まで減らすことができるとしてい
る。
【0005】なお、図6において、601はインクリメ
ンタルエンコーダ、602は同期信号供給装置、603
は信号切り替え回路、604は切り替え制御回路を示
す。
【0006】更に、省線化のために、例えば特開平6−
203285号公報に示すものでは、図7に示すように
位置データ信号(ABZ相と磁極信号に相当する駆動用
位置データ信号UVW相)を検出し、AB相信号の単位
時間当りのパルス変化量をアップダウンカウンタで数値
化し、UVW相信号及びZ相信号とともにシリアル伝送
することで、伝送路数を1チャンネルにできるとしてい
る。
【0007】なお、図7において、700はエンコーダ
内部信号処理回路、701は波形整形回路、702は4
逓倍方向検出回路、703はアップダウンカウンタ、7
04は通信制御部、705はパラレルシリアル変換回
路、706はラインドライバ、707はCRCビット付
加器を示す。
【0008】シリアル信号伝送方式は、信号伝送路を1
回線にすることができるが、伝送時の信号の信頼性が問
題となってくる。そこで、例えば、特開平6−2232
93号公報に示すものでは、インクリメンタル信号をカ
ウンタに入力し、そのカウンタ値の一定時間における変
化量をシリアル信号に変換する方式を記述しており、特
に受信回路においてシリアル信号に応じたインクリメン
タル信号を再生すること、及びシリアル信号フレームご
とに誤り検出を行い、誤りが検出された場合、所定回数
までの繰り返し発生する誤りに対し前回フレームデータ
を繰り返し使用することで信号の信頼性を高めている。
【0009】
【発明が解決しようとする課題】しかしながら、信号線
路の伝送データ誤り発生に対し、特開平6−22329
3号公報に示すものではインクリメンタル信号をカウン
タに入力し、そのカウンタ値の一定時間における変化量
をシリアル信号に変換する方式であることから、伝送デ
ータに誤りが検出された場合、所定回数まで伝送データ
異常が繰り返し発生したときに、前回フレームデータを
繰り返し使用することで、速度情報の補正に対して効果
はあるものの、位置情報に対する補正はできないという
問題がある。即ち、カウンタ値の一定時間における変化
量を伝送する方式では、位置情報は各データフレームを
連続加算した結果値であり、各データに伝送異常が検出
されたならば、真値と推定値の差分は位置ずれとなって
補正することができない。
【0010】本発明は、位置制御に用いるACサーボモ
ータのインクリメンタルエンコーダの信号線路の省線技
術に関し、エンコーダ信号をシリアルデータに変換し伝
送する場合、信頼性の高い位置データの伝送方式を実現
することを目的としている。
【0011】
【課題を解決するための手段】上記問題を解決するた
め、本発明のエンコーダ信号処理装置においては、イン
クリメンタル信号をカウンタで計数し、一定サンプリン
グ時間ごとのカウンタ値をシリアル信号に変換し上位コ
ントローラへ伝送するエンコーダにおいて、シリアルデ
ータ内にデータの誤り検出信号を付加する機能を有する
とともに、通信サンプリング周期をTe、エンコーダ一
周の分解能をP、モータ最大回転数をNとするとき、k
を2以上の整数として、該インクリメンタル信号計数用
カウンタが、(2kNPTe+1)以上の大きさを計数
できるカウンタであることを特徴とする。
【0012】また、本発明のエンコーダ信号処理装置に
おいては、モータ制御周期Tc、とエンコーダ信号サン
プリング周期Teが整数比の関係であり、且つ、通信エ
ラー発生時には、(k−1)回までの過去のデータで最
も近い正常エンコーダデータを補正して制御用データと
して用いることを特徴とする。
【0013】
【作用】本発明のエンコーダ信号処理装置によれば、
(k−1)回までの連続したデータの誤りに対し、k回
目のデータで位置ずれを解消でき、k回目のデータに誤
りが検出された場合に初めて信号異常としてシステムを
停止するなどの処置をとればよく、従来の方式に対して
データ信頼性の向上が図れる。なお、k回以上の連続し
たデータ誤りに対しては、回転方向を誤認することが起
こり得るため、補正の限度を(k−1)回としている。
【0014】また、受信回路において、モータ制御周期
Tcとエンコーダ信号サンプリング周期Teが整数比の
関係を保つことで、シリアル伝送に伴う信号のサンプリ
ング誤差の発生を回避するとともに、エンコーダサンプ
リング周期はモータ制御周期よりも高速であるから、モ
ータ制御周期期間内に受信できる複数のエンコーダデー
タのうち、通常は、モータ制御周期ごとに得られるエン
コーダデータをモータ制御用帰還信号として用い、該デ
ータに異常が検出された場合、両サンプリング周期から
最も新しい正常データをモータサンプリング周期時デー
タに比例換算することで誤差の小さなエンコーダデータ
を得ることができ、且つ、正常データを受信した時に誤
差を補正することができる。
【0015】
【発明の実施の形態】図1は本発明の一実施例であるエ
ンコーダ信号受信部200の内部信号処理回路100の
ブロック図である。本発明においては、図1に示すよう
に同図では省略してある複数のセンサからの出力信号、
即ち磁極信号の原信号Vu、Vv、Vw原点信号の原信
号Vz、インクリメンタル信号の原信号Va、Vbを波
形整形回路101を通してそれぞれ矩形波の磁極信号
U、V、W、原点信号Z、インクリメンタル信号A、B
に変換し、信号A及びBは4逓倍方向検出回路102を
介してアップダウンカウンタ103に入力する。通信制
御部106によりサンプリング周期Tsごとに発生する
タイミング信号によりアップダウンカウンタ103の出
力データと磁極信号U、V、W、原点信号Zのレベルを
ラッチ回路104で送信データとして保持し、該ラッチ
回路104の出力信号を、同じく通信制御部106から
出力される送信同期信号のタイミングに同期してシリア
ルパラレル変換回路105で送信用シリアル信号に変換
し、ラインドライバ108からコントローラ側の信号処
理回路へ出力する。この際、CRCビット付加器107
で送信データに異常検出データを送信データの一部とし
て追加する。
【0016】ここで、アップダウンカウンタ103は通
信サンプリング周期をTe、エンコーダ一周の分解能を
P、モータ最大回転数をNとするとき、kを2以上の整
数として、(2kNPTe+1)以上の大きさを計数で
きるようする。例えば、モータ最大回転数は83のS−
1乗(5000rpm)、エンコーダ分解能は4000
(1000ppr×4てい倍)、エンコーダデータ伝送
周期は0.05ms、カウンタ桁数は68以上である8
bitとし、最大計数値を255とする。
【0017】図2は本発明の一実施例であるエンコーダ
信号受信部200のブロック図である。本発明において
は図2に示すように、エンコーダからの出力信号をエン
コーダ信号ケーブル230を介してラインレシーバ22
0で受信し、シリアルパラレル変換回路201でパラレ
ル信号に変換するとともに、異常検出回路203で受信
データーに対するデータ異常の有無をチェックする。ま
た、シリアルパラレル変換回路201内に受信データが
セットされたとき、受信データを第1のラッチ回路20
4で保持し、該保持データに対して異常検出回路203
による判定が正常であった場合、更に第2のラッチ回路
205でデータを保持するとともに異常履歴カウンタ2
06をクリアする。また、異常検出回路203で該保持
データに異常を確認できた場合、第2のラッチ回路20
5のデータ更新は行なわず、異常履歴カウンタ206を
インクリメントする。尚、シリアルパラレル変換回路2
01内に受信データがセットされるごとに割り込み制御
回路202に対して受信レジスタフルの信号を発生し、
受信レジスタフルの信号が予め設定された回数発生した
ときにマイクロコンピュータ(MPU)210に対して
割り込み信号を発生する。207はデータバスである。
【0018】ここで、データ処理及びモータ制御にMP
U210を用いているが、このMPU210の処理内容
について説明する。MPU210によって一定時間ごと
に所定の処理を繰り返すサンプリング制御を行い、モー
タサンプリング周期はエンコーダ信号伝送周期よりも遅
くする。即ち、一般に伝送データの構成は例えば、図3
及び図4の通り、伝送データを16bitとし、これに
対し、スタートビット(3bit)、エラー検出データ
(3bit)、ストップビット(1bit)及びアイド
ルビット(2bit)を付加して全25ビット長で1伝
送フレームを構成し、これを1MHzの同期信号で伝送
すると25μsごとにデータを伝送できるというよう
に、エンコーダ伝送周期が伝送信号のビット数と伝送周
波数で決定されるのに対して、モータ制御周期は、制御
対象の応答性から決定される実用周波数範囲以上の制御
を実現するために、例えば、文献「ACサーボシステム
の理論と設計の実際」(1990年5月8日総合電子出
版社発行、杉本編著)194頁〜199頁に一般的デジ
タルサーボシステムは数百μs程度のモータ制御周期と
なることが記述されていることから、妥当な条件であ
る。尚、本実施例ではエンコーダ伝送周期を前述のよう
に余裕を見て50μs,モータ制御周期を100μsと
する。
【0019】図5は本発明におけるエンコーダ受信回路
のエンコーダ信号処理フローを示す。即ち、モータ制御
周期100μsでMPUが動作するように設定した場
合、エンコーダ伝送周期50μsでは2回の受信レジス
タフル信号に対して1回の割り込み信号を発生するよう
割り込み周期設定を行なう。割り込み発生時には、MP
Uにより所定の操作を終えた後、エラー信号の確認を行
なう。受信データが正常である場合、MPUにより、第
1のラッチ回路204のデータを読み込み通常のモータ
制御を行なうが、受信データが異常である場合には、第
2のラッチ回路205のデータと異常履歴データを読み
込む。異常履歴データは、正常データが何サンプリング
前のデータであるかを示しており、これを基に更に前の
正常データとの差分をサンプリング時刻のずれ分だけに
比例的に増加あるいは減少させて割り込み発生時のデー
タとして以後のモータ制御処理を行なう。また、データ
異常が5回まで連続して発生した場合、上記方法でエラ
ー発生時の処理を行い、6回目に正常データが得られた
とき、正常データで内部処理を行なえば、前の正常デー
タからの差分が変化量の真値であるから、絶対値管理を
行なう際に、前の正常データに対して最新の正常データ
を用いてデータ更新を行うことで、異常データ検出時の
補正処理による誤差を解消できる。尚、エラー履歴デー
タがk回を越えた場合(本実施例ではk=6)には補正
不能としてモータ停止などのシステムエラー処理を行な
う。
【0020】
【発明の効果】上記のように本発明によれば、位置制御
に用いるACサーボモータのインクリメンタルエンコー
ダの信号線路の省線化が実現できる。また、信号サンプ
リング周期をTe、エンコーダ一周の分解能をP、モー
タ最大回転数をNとするとき、kを2以上の整数とし
て、該インクリメンタル信号計数用カウンタが(2kN
PTe+1)以上の大きさを計数できるように構成し、
受信回路において、モータ制御周期Tcとエンコーダ信
号サンプリング周期Teを整数比の関係とし、通信エラ
ー発生時には、k回までの過去のデータで最も新しい正
常エンコーダデータを補正して制御用データとして用い
るようにしているため、連続するk−1回の伝送データ
異常に対して信頼性の高い補正処理を行なうことができ
るとともに、k回目の真値データにより位置誤差の補正
が可能な位置制御装置を実現できる。なお、本発明にお
ける受信回路のデータ補正方法はMPUで処理するよう
に記述したが、受信回路をIC化する場合、例えば補正
係数の乗算などのソフトウエア処理の一部をハードウエ
アで実現しIC内に搭載することは、部品点数の増加を
伴わずにMPU処理量を軽減できるため製作上考慮され
る内容である。
【図面の簡単な説明】
【図1】本発明のエンコーダ信号処理装置におけるエン
コーダ信号受信部の内部信号処理回路のブロック図であ
る。
【図2】本発明のエンコーダ信号処理装置におけるエン
コーダ信号受信部のブロック図である。
【図3】本発明のエンコーダ信号処理装置におけるエン
コーダ伝送データフレームの構成図である。
【図4】本発明のエンコーダ信号処理装置におけるエン
コーダ伝送データフレーム内のデータ内容説明図であ
る。
【図5】本発明のエンコーダ信号処理装置におけるエン
コーダ受信回路の信号処理を示すフローチャートであ
る。
【図6】従来技術によるエンコーダのブロック図であ
る。
【図7】従来技術によるエンコーダにおける内部信号処
理回路を示すブロック図である。
【符号の説明】
100 エンコーダ信号受信部の内部信号処理回路 101 波形整形回路 102 4逓倍方向検出回路 103 アップダウンカウンタ 104 ラッチ回路 105 パラレルシリアル変換回路 106 通信制御部 107 CRCビット付加器 108 ラインドライバ 200 エンコーダ信号処理装置 201 シリアルパラレル変換回路 202 割り込み制御回路 203 異常検出回路 204 第1のラッチ回路 205 第2のラッチ回路 206 異常履歴カウンタ 207 データバス 210 マイクロコンピュータ(MPU) 220 ラインレシーバ 230 エンコーダ信号ケーブル 601 インクリメンタルエンコーダ 602 同期信号供給装置 603 信号切り替え回路 604 切り替え制御回路 700 エンコーダ内部信号処理回路 701 波形整形回路 702 4逓倍方向検出回路 703 アップダウンカウンタ 704 通信制御部 705 パラレルシリアル変換回路 706 ラインドライバ 707 CRCビット付加器

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 インクリメンタル信号をカウンタで計数
    し、一定サンプリング時間ごとのカウンタ値をシリアル
    信号に変換し上位コントローラへ伝送するエンコーダに
    おいて、シリアルデータ内にデータの誤り検出信号を付
    加する機能を有するとともに、通信サンプリング周期を
    Te、エンコーダ一周の分解能をP、モータ最大回転数
    をNとするとき、kを2以上の整数として、該インクリ
    メンタル信号計数用カウンタが、(2kNPTe+1)
    以上の大きさを計数できるカウンタであることを特徴と
    するエンコーダ信号処理装置。
  2. 【請求項2】 モータ制御周期Tc、とエンコーダ信号
    サンプリング周期Teが整数比の関係であり、且つ、通
    信エラー発生時には、k回までの過去のデータで最も近
    い正常エンコーダデータを補正して制御用データとして
    用いることを特徴とする請求項1記載のエンコーダ信号
    処理装置。
JP10084797A 1997-04-04 1997-04-04 エンコーダ信号処理装置 Expired - Fee Related JP3242861B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10084797A JP3242861B2 (ja) 1997-04-04 1997-04-04 エンコーダ信号処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10084797A JP3242861B2 (ja) 1997-04-04 1997-04-04 エンコーダ信号処理装置

Publications (2)

Publication Number Publication Date
JPH10285981A true JPH10285981A (ja) 1998-10-23
JP3242861B2 JP3242861B2 (ja) 2001-12-25

Family

ID=14284723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10084797A Expired - Fee Related JP3242861B2 (ja) 1997-04-04 1997-04-04 エンコーダ信号処理装置

Country Status (1)

Country Link
JP (1) JP3242861B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003265422A (ja) * 2002-03-14 2003-09-24 Denso Corp 脈波計測装置
JP2014134493A (ja) * 2013-01-11 2014-07-24 Canon Inc 位置制御装置及び位置制御方法
JP2018200262A (ja) * 2017-05-29 2018-12-20 ファナック株式会社 異常検出機能を備えたエンコーダシステム及び異常検出方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003265422A (ja) * 2002-03-14 2003-09-24 Denso Corp 脈波計測装置
JP2014134493A (ja) * 2013-01-11 2014-07-24 Canon Inc 位置制御装置及び位置制御方法
JP2018200262A (ja) * 2017-05-29 2018-12-20 ファナック株式会社 異常検出機能を備えたエンコーダシステム及び異常検出方法
US10360784B2 (en) 2017-05-29 2019-07-23 Fanuc Corporation Encoder system having function of detecting abnormality, and method for detecting abnormality of the same

Also Published As

Publication number Publication date
JP3242861B2 (ja) 2001-12-25

Similar Documents

Publication Publication Date Title
CN101833049A (zh) 异常监视装置
US8594214B2 (en) Input module of PLC
GB2375844A (en) Servo motor drive control system
CN117795574B (zh) 通信系统
EP4181386A1 (en) Method for implementing brushless direct current motor hall position sensor fault processing
JP3242861B2 (ja) エンコーダ信号処理装置
JP4212372B2 (ja) エンコーダ信号処理装置およびサーボドライバ
US4977359A (en) Servo motor system requiring a reduced number of signal transmission lines
JP3047809B2 (ja) ロータリーエンコーダ
JP3805637B2 (ja) 電動機制御装置
JPH0850034A (ja) 多回転アブソリュートエンコーダ
JP3168861B2 (ja) ロータリエンコーダ受信回路
JP3045014B2 (ja) ロータリーエンコーダ
EP2784448B1 (en) Synchronous serial interface circuit and motion control function module
JP2540176B2 (ja) サ―ボモ―タの信号伝送装置
JP2540177B2 (ja) サ―ボモ―タの信号伝送装置
JP3465458B2 (ja) モータ位置検出装置
JP3448664B2 (ja) 多回転アブソリュートエンコーダ
WO2022091512A1 (ja) 電力変換装置およびその制御方法
JPH095114A (ja) ロータリーエンコーダ
JP4419225B2 (ja) ロータリーエンコーダ
JPH10253393A (ja) アブソリュートエンコーダ
CN110912488A (zh) 电机控制方法和系统
JPS6362008A (ja) 制御システム
JP3033278B2 (ja) ロータリエンコーダ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees