JPH10289902A - Film forming equipment - Google Patents
Film forming equipmentInfo
- Publication number
- JPH10289902A JPH10289902A JP9110228A JP11022897A JPH10289902A JP H10289902 A JPH10289902 A JP H10289902A JP 9110228 A JP9110228 A JP 9110228A JP 11022897 A JP11022897 A JP 11022897A JP H10289902 A JPH10289902 A JP H10289902A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- chamber
- processing chamber
- film forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electroluminescent Light Sources (AREA)
- Formation Of Insulating Films (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】簡単な工程で蒸着重合法を用いて低比誘電率の
層間絶縁膜を形成しうる成膜装置を提供する。
【解決手段】成膜装置1は、マルチチャンバー方式の枚
葉式の装置であり、コア室2の周囲に、Siウェハー等
の出し入れを行うためのL/UL室3と、蒸着重合を行
うための第1の処理室4と、加熱処理及び紫外線の照射
を行うための第2の処理室5と、アルミニウム等のスパ
ッタリングを行うための第3の処理室6とが配置され
る。L/UL室3からコア室2を介して第1〜第3の処
理室4〜6へ基板8を自由に搬送するように構成され
る。第1の処理室4の上方には、2種類の原料モノマー
A、Bの蒸発源40A、40Bが導入管41A、41B
を介して接続され、基板8に対して上方から原料モノマ
ーA、Bを供給できるように構成されている。
(57) Abstract: Provided is a film forming apparatus capable of forming an interlayer insulating film having a low relative dielectric constant by using a vapor deposition polymerization method in a simple process. A film forming apparatus is a multi-chamber type single-wafer apparatus, and has an L / UL chamber around a core chamber for loading and unloading a Si wafer and the like, and a vapor deposition polymerization. A first processing chamber 4, a second processing chamber 5 for performing heat treatment and ultraviolet irradiation, and a third processing chamber 6 for performing sputtering of aluminum or the like. The substrate 8 is freely transferred from the L / UL chamber 3 to the first to third processing chambers 4 to 6 via the core chamber 2. Above the first processing chamber 4, evaporation sources 40A and 40B for two kinds of raw material monomers A and B are provided with introduction pipes 41A and 41B.
, So that the raw material monomers A and B can be supplied to the substrate 8 from above.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、例えば、半導体装
置の層間絶縁膜に用いられる低比誘電性の絶縁膜を形成
するための成膜装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a film forming apparatus for forming a low dielectric constant insulating film used as an interlayer insulating film of a semiconductor device, for example.
【0002】[0002]
【従来の技術】従来、半導体装置の層間絶縁膜として
は、回転塗布法によるSOG(Spin onGlass)膜やCV
D法(化学蒸着法:Chemical Vapor Deposition)によ
るSiO2膜が主に用いられている。これらの方法によ
って形成された層間絶縁膜の比誘電率は約4となるが、
最近はLSIの高集積化の進展により層間絶縁膜の低比
誘電率化が大きな課題とされており、比誘電率が4以下
の層間絶縁膜が要求されるようになっている。2. Description of the Related Art Conventionally, as an interlayer insulating film of a semiconductor device, an SOG (Spin on Glass) film or a CV
An SiO 2 film formed by a D method (Chemical Vapor Deposition) is mainly used. The relative dielectric constant of the interlayer insulating film formed by these methods is about 4,
Recently, with the progress of high integration of LSIs, it has been considered that the reduction of the relative dielectric constant of the interlayer insulating film is a major issue, and an interlayer insulating film having a relative dielectric constant of 4 or less has been required.
【0003】このような要求に対しては、近年、プラズ
マCVD法によって形成されたSiO2膜にフッ素を添
加したSiOF膜やC4F8などのガスを原料にしたフッ
素アモルファスカーボン膜(プラズマ重合膜)等が提案
されており、これらの膜によれば層間絶縁膜の比誘電率
を前者で3.7〜3.2程度、後者で2.8〜2.2程度
に抑えることができる。[0003] In response to such demands, in recent years, a SiOF film obtained by adding fluorine to an SiO 2 film formed by a plasma CVD method or a fluorine amorphous carbon film formed by using a gas such as C 4 F 8 (plasma polymerization). According to these films, the relative dielectric constant of the interlayer insulating film can be suppressed to about 3.7 to 3.2 in the former and about 2.8 to 2.2 in the latter.
【0004】さらに、本発明者等の研究により、蒸着重
合法で作製した種々の高分子膜が2.5以下の比誘電率
を実現しうることも見い出されている。Further, the present inventors have found that various polymer films produced by vapor deposition polymerization can realize a dielectric constant of 2.5 or less.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、かかる
従来技術においては、次のような問題があった。すなわ
ち、上述のプラズマCVD法によるSiOF膜は低比誘
電率化が達成できる反面、膜の形成方法や成膜条件によ
って膜特性が大きく異なったり、膜中のフッ素の脱離や
吸湿性が大きいといった膜の不安定性により誘電率を悪
化させてしまう問題が指摘されており、将来の低比誘電
率材料としての応用は難しい状況にある。However, such a conventional technique has the following problems. That is, while the SiOF film formed by the above-mentioned plasma CVD method can achieve a low relative dielectric constant, the film characteristics greatly differ depending on the film forming method and the film forming conditions, and the desorption and the hygroscopicity of fluorine in the film are large. It has been pointed out that the dielectric constant deteriorates due to the instability of the film, and it is difficult to apply it as a low dielectric constant material in the future.
【0006】一方、従来、蒸着重合法は、構造上の容易
さから、基板に対して蒸発源が下方に位置するように構
成された装置において、常にモノマーの蒸気が基板の下
方から供給されることにより成膜が行われている。On the other hand, in the conventional vapor deposition polymerization method, monomer vapor is always supplied from below the substrate in an apparatus in which the evaporation source is located below the substrate due to its structural easiness. As a result, a film is formed.
【0007】しかし、半導体装置の製造プロセスにおい
ては、一般的なデポダウン方式によって成膜が行われる
ため、蒸着重合法により形成した膜を半導体装置の層間
絶縁膜として使用するには基板を製造プロセスの途中で
裏返さなければならず、製造プロセスが複雑になるとい
う問題があった。However, in a semiconductor device manufacturing process, film formation is performed by a general deposition method. Therefore, in order to use a film formed by vapor deposition polymerization as an interlayer insulating film of a semiconductor device, a substrate must be manufactured. There is a problem that the manufacturing process has to be turned upside down, which complicates the manufacturing process.
【0008】本発明は、このような従来の技術の課題を
解決するためになされたもので、簡単な工程で蒸着重合
法を用いて低比誘電率の層間絶縁膜を形成しうる成膜装
置を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the problems of the prior art, and a film forming apparatus capable of forming an interlayer insulating film having a low dielectric constant by a simple process using a vapor deposition polymerization method. The purpose is to provide.
【0009】[0009]
【課題を解決するための手段】本発明者等は、前記課題
を解決すべく鋭意研究を重ねた結果、原料モノマーの蒸
気を基体の上方から供給した場合であっても、蒸着重合
によって低比誘電性の高分子膜を形成しうることを見い
出し、本発明を完成するに至った。The present inventors have conducted intensive studies to solve the above-mentioned problems. As a result, even when the vapor of the raw material monomer was supplied from above the substrate, the vapor deposition polymerization was carried out to achieve a low ratio. They have found that a dielectric polymer film can be formed, and have completed the present invention.
【0010】本発明はかかる知見に基づいてなされたも
ので、請求項1記載の発明は、基体に対して成膜処理を
行うための複数の処理室を有する成膜装置であって、上
記複数の処理室のうちの少なくとも一つが蒸着重合用の
処理室であり、この蒸着重合用の処理室が、上記基体に
対して上方から原料モノマーを供給するように構成され
ていることを特徴とする成膜装置である。[0010] The present invention has been made based on such knowledge, and the invention according to claim 1 is a film forming apparatus having a plurality of processing chambers for performing a film forming process on a substrate. At least one of the processing chambers is a processing chamber for vapor deposition polymerization, and the processing chamber for vapor deposition polymerization is configured to supply a raw material monomer to the substrate from above. It is a film forming apparatus.
【0011】請求項1記載の発明によれば、基体に対し
て上方から原料モノマーを供給するように構成されてい
ることから、半導体装置の製造プロセスにおいて層間絶
縁膜を形成する際に基体を裏返す必要がない。According to the first aspect of the present invention, since the raw material monomer is supplied to the base from above, the base is turned upside down when an interlayer insulating film is formed in a semiconductor device manufacturing process. No need.
【0012】この場合、請求項2記載の発明のように、
原料モノマーを供給するための蒸発源が蒸着重合用の処
理室の外部に設けられている場合にも効果的である。In this case, as in the invention described in claim 2,
It is also effective when the evaporation source for supplying the raw material monomer is provided outside the processing chamber for vapor deposition polymerization.
【0013】請求項2記載の発明によれば、真空槽を小
さく構成することができるとともに、モノマーの一部が
蒸発源の周囲に付着することがないので、清掃作業が容
易になる。また、モノマーの加熱による基体への熱の影
響を考慮する必要がなくなる。According to the second aspect of the present invention, the vacuum chamber can be made small, and a part of the monomer does not adhere around the evaporation source, so that the cleaning operation becomes easy. Further, it is not necessary to consider the influence of heat on the substrate due to the heating of the monomer.
【0014】蒸着重合の原料モノマーとしては、種々の
ものを用いることができるが、ポリ尿素を形成するため
のジアミンモノマーとして、4,4′-ジアミノジフェニル
メタン(MDA)、4,4′-ジアミノジフェニルエーテル
(ODA)、4,4′-ビス(4-アミノフェノキシ)ビフェニ
ル、1,4-ビス(4-アミノフェノキシ)ベンゼン、2,2′-ビ
ス[4-(4-アミノフェノキシ)フェニル]ヘキサフロロプロ
パン、2,2′-ビス[4-(4-アミノフェノキシ)フェニル]プ
ロパン、3,3′-ジメチル-4,4′-ジアミノビフェニル(O
TD)又は3,3′-ジメトキシ-4,4′-ジアミノビフェニル
のいずれかの芳香族モノマーを用いることができる。Various monomers can be used as raw material monomers for vapor deposition polymerization. As diamine monomers for forming polyurea, 4,4'-diaminodiphenylmethane (MDA) and 4,4'-diaminodiphenyl ether are used.
(ODA), 4,4'-bis (4-aminophenoxy) biphenyl, 1,4-bis (4-aminophenoxy) benzene, 2,2'-bis [4- (4-aminophenoxy) phenyl] hexafluoro Propane, 2,2'-bis [4- (4-aminophenoxy) phenyl] propane, 3,3'-dimethyl-4,4'-diaminobiphenyl (O
Aromatic monomers of either TD) or 3,3'-dimethoxy-4,4'-diaminobiphenyl can be used.
【0015】また、ポリ尿素を形成するためのジイソシ
アナートモノマーとして、4,4′-ジフェニルメタンジイ
ソシアナート(MDI)、4,4′-ビス(4-イソシアナート
フェノキシ)ビフェニル、1,4-ビス(4-イソシアナートフ
ェノキシ)ベンゼン、2,2′-ビス[4-(4-イソシアナート
フェノキシ)フェニル]ヘキサフロロプロパン、2,2′-ビ
ス[4-(4-イソシアナートフェノキシ)フェニル]プロパ
ン、3,3′-ジメトキシ-4,4′-ジイソシアナートビフェ
ニル、3,3′-ジメチル-4,4′-ジイソシアナートビフェ
ニル(TODI)、パラフェニレンジイソシアナートの
いずれかの芳香族モノマーを用いることができる。As diisocyanate monomers for forming polyurea, 4,4'-diphenylmethane diisocyanate (MDI), 4,4'-bis (4-isocyanatophenoxy) biphenyl, 1,4- Bis (4-isocyanatophenoxy) benzene, 2,2'-bis [4- (4-isocyanatophenoxy) phenyl] hexafluoropropane, 2,2'-bis [4- (4-isocyanatophenoxy) phenyl] Any aromatics of propane, 3,3'-dimethoxy-4,4'-diisocyanatobiphenyl, 3,3'-dimethyl-4,4'-diisocyanatobiphenyl (TODI), and paraphenylene diisocyanate Monomers can be used.
【0016】さらに、請求項3記載の発明のように、基
体の温度を半導体装置の製造時の温度より広い範囲に制
御可能で、かつ、加熱の際の昇温速度を調整可能な加熱
手段が配設された処理室を有する場合にも効果的であ
る。Further, as in the third aspect of the present invention, there is provided a heating means capable of controlling the temperature of the base in a range wider than the temperature at the time of manufacturing the semiconductor device and adjusting the heating rate during heating. It is also effective when the processing chamber is provided.
【0017】請求項3記載の発明によれば、例えば蒸着
重合によってポリ尿素を形成した基体を、加熱手段が配
設された処理室に配し、このポリ尿素に対し、例えばポ
リ尿素が解離しない上限の温度以下の温度で加熱処理を
行うことができる。これにより、ポリ尿素中のジイソシ
アナート末端基同士を反応させてポリカルボジイミドを
生成させ、低比誘電性の高分子膜(ポリカルボジイミド
膜)を形成することができる。According to the third aspect of the present invention, a substrate on which polyurea is formed by, for example, vapor deposition polymerization is disposed in a processing chamber provided with a heating means, and for example, polyurea does not dissociate with this polyurea. Heat treatment can be performed at a temperature equal to or lower than the upper limit temperature. As a result, the diisocyanate terminal groups in the polyurea react with each other to generate polycarbodiimide, and a polymer film (polycarbodiimide film) having a low dielectric constant can be formed.
【0018】この場合、昇温速度を小さく(例えば、2
℃/min以下)なるように調整して加熱すれば、ポリ
尿素の解重合を徐々に進行させてジイソシアナート末端
基同士を確実に反応させることができる。In this case, the heating rate is reduced (for example, 2
(° C./min or less) and heating, the depolymerization of the polyurea can be progressed gradually and the diisocyanate terminal groups can be reliably reacted with each other.
【0019】また、請求項3記載の発明によれば、半導
体装置を作成する際に、半導体装置の製造プロセスの最
高温度以上に高分子膜を加熱することができ、これによ
り、その後のプロセスにおける高分子成分の分解を防ぐ
ことができる。According to the third aspect of the present invention, when fabricating a semiconductor device, the polymer film can be heated to a temperature equal to or higher than the maximum temperature of the semiconductor device manufacturing process. Decomposition of the polymer component can be prevented.
【0020】この場合、例えば請求項4記載の発明のよ
うに、基体の温度を20℃から500℃の範囲に制御可
能となるように加熱すればよい。In this case, for example, the substrate may be heated so that the temperature of the substrate can be controlled in the range of 20 ° C. to 500 ° C.
【0021】なお、処理室内の雰囲気は、大気、不活性
ガス又は真空中のどちらでもよいが、加熱処理工程にお
いてモノマーの蒸発を抑えるためには、不活性ガス中が
最も効果的である。The atmosphere in the processing chamber may be air, an inert gas, or a vacuum. In order to suppress the evaporation of monomers in the heat treatment step, the atmosphere in the inert gas is most effective.
【0022】この場合、加熱手段としては、例えば、ホ
ットプレートを用いることができる。ホットプレートを
用いれば、Siウエハー等の基板を均一に加熱すること
ができる。In this case, for example, a hot plate can be used as the heating means. If a hot plate is used, a substrate such as a Si wafer can be uniformly heated.
【0023】また、請求項5記載の発明のように、紫外
線に対し透明な窓部を介して基体に紫外線を照射可能な
紫外線処理室を有する場合にも効果的である。The present invention is also effective when an ultraviolet treatment chamber capable of irradiating the substrate with ultraviolet rays through a window transparent to ultraviolet rays is provided.
【0024】請求項5記載の発明によれば、基体上に形
成された高分子膜の耐熱性を向上させるために、処理室
の外部から紫外線を照射することができ、紫外線を照射
するためのランプ等の熱(赤外線)の影響を小さくする
ことができる。また、このランプ等に分解生成物が付着
することがなく、他方、当該ランプを真空中に保持しな
くてもよいため、圧力差に耐えうる特殊な構造とする必
要がない。According to the fifth aspect of the present invention, in order to improve the heat resistance of the polymer film formed on the substrate, ultraviolet light can be irradiated from outside the processing chamber. The effect of heat (infrared rays) of a lamp or the like can be reduced. In addition, since decomposition products do not adhere to the lamp and the like, and the lamp does not need to be held in a vacuum, there is no need to adopt a special structure that can withstand a pressure difference.
【0025】この場合、加熱処理工程前のポリ尿素膜に
対し、350nm以下の波長の紫外線を10mW/cm
2以上照射すること、また、ポリカルボジイミドが生成さ
れた膜に対し、350nm以下の波長の紫外線を10m
W/cm2以上照射することも効果的である。In this case, ultraviolet light having a wavelength of 350 nm or less is applied to the polyurea film before the heat treatment step by 10 mW / cm.
Irradiation of 2 or more, and ultraviolet light of a wavelength of 350 nm or less is applied to the film on which polycarbodiimide is generated for 10 m
Irradiation of W / cm 2 or more is also effective.
【0026】すなわち、特定の波長の紫外線を一定量以
上照射することによって、架橋構造をとるようになるた
め、高分子膜の耐熱性が向上する。That is, by irradiating a certain amount or more of ultraviolet rays having a specific wavelength, a crosslinked structure is obtained, and the heat resistance of the polymer film is improved.
【0027】この場合、耐熱性を向上させるためのより
好ましい紫外線の波長の範囲は、350〜190nmで
あり、また、より好ましい紫外線の照射量は、100m
W/cm2〜1W/cm2である。In this case, the preferable range of the wavelength of the ultraviolet light for improving the heat resistance is 350 to 190 nm, and the more preferable irradiation amount of the ultraviolet light is 100 m
W is a / cm 2 ~1W / cm 2.
【0028】この場合、請求項6記載の発明のように、
加熱手段を紫外線処理室に配設することも効果的であ
る。In this case, as in the sixth aspect of the present invention,
It is also effective to dispose the heating means in the ultraviolet processing chamber.
【0029】請求項6記載の発明によれば、基体上に形
成された高分子膜に対し、同一の処理室において紫外線
照射と加熱処理を行うことができ、装置構成及び工程の
簡素化が可能になる。According to the sixth aspect of the present invention, the polymer film formed on the substrate can be subjected to ultraviolet irradiation and heat treatment in the same processing chamber, thereby simplifying the structure and steps of the apparatus. become.
【0030】さらにまた、請求項7記載の発明のよう
に、コア室の周囲に基体を出し入れするための室と複数
の処理室が配設され、上記コア室を介して複数の基体を
各室間へ搬送するように構成されている場合にも効果が
ある。Further, a chamber for taking the substrate in and out of the core chamber and a plurality of processing chambers are provided around the core chamber, and the plurality of substrates are connected to each other via the core chamber. There is also an effect when the apparatus is configured to be conveyed to a space.
【0031】請求項7記載の発明によれば、半導体装置
の製造工程において、複数の基体に対して連続的に層間
絶縁膜を形成することができ、半導体装置の生産効率を
向上させることができる。According to the seventh aspect of the invention, in the process of manufacturing a semiconductor device, an interlayer insulating film can be continuously formed on a plurality of substrates, and the production efficiency of the semiconductor device can be improved. .
【0032】[0032]
【発明の実施の形態】以下、本発明の好ましい実施の形
態を図面を参照して詳細に説明する。図1(a)は、本
発明に係る成膜装置の一例の概略構成を示すものであ
る。図1(a)に示すように、この成膜装置1は、マル
チチャンバー方式の枚葉式の装置であり、図示しない搬
送ロボットが組み込まれているコア室2の周囲に、Si
ウェハー等の出し入れを行うためのL/UL室3と、蒸
着重合を行うための第1の処理室4と、加熱処理及び紫
外線の照射を行うための第2の処理室5と、アルミニウ
ム等のスパッタリングを行うための第3の処理室6とが
配置され、これらはすべて図示しないゲートバルブを介
して連結されている。また、これらコア室2、L/UL
室3、第1〜第3の処理室4〜6は、図示しない真空ポ
ンプ等の真空排気系に連結されている。ここで、コア室
2内に配置されるロボットによって、L/UL室3から
第1〜第3の処理室4〜6へ基板8を自由に搬送できる
ようになっている。Preferred embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1A shows a schematic configuration of an example of a film forming apparatus according to the present invention. As shown in FIG. 1A, the film forming apparatus 1 is a multi-chamber type single-wafer apparatus, and a Si chamber is provided around a core chamber 2 in which a transfer robot (not shown) is installed.
An L / UL chamber 3 for loading and unloading wafers and the like, a first processing chamber 4 for performing vapor deposition polymerization, a second processing chamber 5 for performing heat treatment and irradiation of ultraviolet rays, A third processing chamber 6 for performing sputtering is disposed, and these are all connected via a gate valve (not shown). In addition, these core chambers 2, L / UL
The chamber 3 and the first to third processing chambers 4 to 6 are connected to a vacuum exhaust system such as a vacuum pump (not shown). Here, the substrate 8 can be freely transferred from the L / UL chamber 3 to the first to third processing chambers 4 to 6 by a robot arranged in the core chamber 2.
【0033】図1(b)は、第1の処理室4の概略構成
を示すものである。図1(b)に示すように、第1の処
理室4の上方には、2種類の原料モノマーA、Bの蒸発
源40A、40Bが導入管41A、41Bを介して接続
されている。各蒸発源40A、40Bのハウジング42
A、42Bには、それぞれ蒸発用容器43A、43Bが
設けられる。そして、蒸発用容器43A、43Bの内部
には、ポリ尿素を形成するための原料モノマーA、Bが
それぞれ注入されている。FIG. 1B shows a schematic configuration of the first processing chamber 4. As shown in FIG. 1B, above the first processing chamber 4, evaporation sources 40A and 40B of two kinds of raw material monomers A and B are connected via introduction pipes 41A and 41B. Housing 42 of each evaporation source 40A, 40B
A and 42B are provided with evaporation containers 43A and 43B, respectively. Then, raw material monomers A and B for forming polyurea are injected into the evaporation containers 43A and 43B, respectively.
【0034】この場合、原料モノマーA、Bとしては、
例えば、3,3′-ジメチル-4,4′-ジアミノビフェニル(O
TD)と、3,3′-ジメチル-4,4′-ジイソシアナートビフ
ェニル(TODI)が用いられる。In this case, as the raw material monomers A and B,
For example, 3,3'-dimethyl-4,4'-diaminobiphenyl (O
TD) and 3,3'-dimethyl-4,4'-diisocyanatobiphenyl (TODI).
【0035】さらに、各蒸発用容器43A、43Bの近
傍には、各原料モノマーA、Bを加熱するためのヒータ
ー44A、44Bが設けられる。Further, heaters 44A and 44B for heating the raw material monomers A and B are provided near the evaporation containers 43A and 43B.
【0036】一方、各導入管41A、41Bの周囲には
ヒーターHが巻き付けられ、これによって原料モノマー
A、Bの温度を制御できるように構成されている。ま
た、各導入管41A、41Bの途中には、各原料モノマ
ーA、Bの供給量を調整するためのバルブ45A、45
Bが設けられ、これらを開閉することにより、蒸着重合
膜の形成時に膜厚を制御できるようになっている。On the other hand, a heater H is wound around each of the introduction pipes 41A and 41B so that the temperatures of the raw material monomers A and B can be controlled. In the middle of each of the introduction pipes 41A and 41B, valves 45A and 45 for adjusting the supply amount of each of the raw material monomers A and B are provided.
B are provided, and by opening and closing them, the film thickness can be controlled at the time of forming the vapor-deposited polymer film.
【0037】図1(b)に示すように、基板8は、第1
の処理室4内の下部のサセプタ46上に支持される。そ
して、第1の処理室4の上部には、下方に向って広がる
ように形成された混合槽47が設けられている。この混
合槽47の内壁には、原料モノマーA、Bの蒸気を加熱
するためのヒーター48が設けられている。As shown in FIG. 1B, the substrate 8 is
Is supported on a lower susceptor 46 in the processing chamber 4. In addition, a mixing tank 47 formed so as to expand downward is provided at an upper portion of the first processing chamber 4. A heater 48 for heating the vapor of the raw material monomers A and B is provided on the inner wall of the mixing tank 47.
【0038】図2(a)は、第2の処理室5の概略構成
を示すものである。図2(a)に示すように、第2の処
理室5内には、基板8を加熱するためのホットプレート
50を有するサセプタ51が設けられている。このホッ
トプレート50は、基板8の温度を半導体装置の製造時
の温度より広い範囲(20〜500℃)に制御可能で、
かつ、加熱の際の昇温速度を調整可能できるように構成
されている。また、第2の処理室5の上部には、例えば
石英等の透明な材料からなる窓部材52が気密的に設け
られている。さらに、窓部材52の上方には、この窓部
材52を介して基板8に紫外線を照射するための高圧水
銀ランプ53が配設されている。FIG. 2A shows a schematic configuration of the second processing chamber 5. As shown in FIG. 2A, a susceptor 51 having a hot plate 50 for heating the substrate 8 is provided in the second processing chamber 5. The hot plate 50 can control the temperature of the substrate 8 in a wider range (20 to 500 ° C.) than the temperature at the time of manufacturing the semiconductor device.
Moreover, it is configured such that the rate of temperature rise during heating can be adjusted. Further, a window member 52 made of a transparent material such as quartz is provided in an airtight manner above the second processing chamber 5. Further, a high-pressure mercury lamp 53 for irradiating the substrate 8 with ultraviolet rays through the window member 52 is provided above the window member 52.
【0039】図2(b)は、第3の処理室6の概略構成
を示すものである。図2(b)に示すように、第3の処
理室6には、直流二極式のスパッタリング装置が設けら
れる。すなわち、第3の処理室6の上部に、直流電源6
0に接続された電極61が配設され、この電極62に例
えばアルミニウムターゲット62が保持されている。そ
して、処理すべき基板8は、第3の処理室6の下部にお
いてサセプタ63によって支持されている。また、この
第3の処理室6内には、導入管64を介して例えばアル
ゴン(Ar)ガス等の不活性ガスが導入されるようにな
っている。FIG. 2B shows a schematic configuration of the third processing chamber 6. As shown in FIG. 2B, a DC bipolar sputtering device is provided in the third processing chamber 6. That is, the DC power supply 6 is provided above the third processing chamber 6.
An electrode 61 connected to the electrode 61 is provided, and the electrode 62 holds, for example, an aluminum target 62. The substrate 8 to be processed is supported by the susceptor 63 at the lower part of the third processing chamber 6. In addition, an inert gas such as an argon (Ar) gas is introduced into the third processing chamber 6 through an introduction pipe 64.
【0040】図3は、本発明を用いて低比誘電性絶縁膜
を形成する方法の一例を示す工程図である。本実施の形
態において絶縁膜を形成するには、まず、上記成膜装置
1において、基板8をL/UL室3から第1の処理室4
内に搬送し、各バルブ45A、45Bを開いて原料モノ
マーA、Bを第1の処理室4内に導入し、蒸着重合によ
って基板8上にポリ尿素膜を形成する(工程1)。FIG. 3 is a process chart showing an example of a method of forming a low dielectric constant insulating film using the present invention. To form an insulating film in the present embodiment, first, in the film forming apparatus 1, the substrate 8 is moved from the L / UL chamber 3 to the first processing chamber 4.
The raw material monomers A and B are introduced into the first processing chamber 4 by opening the valves 45A and 45B, and a polyurea film is formed on the substrate 8 by vapor deposition polymerization (step 1).
【0041】この場合、まず、各バルブ45A、45B
を閉じた状態で第1の処理室4内の圧力を3×10-3P
a程度の高真空に設定し、ヒーター44A、44Bによ
って各原料モノマーA、Bを所定の温度に加熱する。な
お、導入管41A、41Bは、ヒーターHによって12
0℃程度に加熱しておく。In this case, first, each of the valves 45A, 45B
Is closed, the pressure in the first processing chamber 4 is increased to 3 × 10 −3 P
A high vacuum of about a is set, and the raw material monomers A and B are heated to a predetermined temperature by the heaters 44A and 44B. In addition, the introduction pipes 41A and 41B are
Heat to about 0 ° C.
【0042】そして、各原料モノマーA、Bが所定の温
度に達して所要の蒸発量が得られた後に、各バルブ45
A、45Bを開き、所定の蒸発速度で各原料モノマー
A、Bを上方から基板8上に蒸着、堆積させ、ポリ尿素
膜を形成した後に各バルブ45A、45Bを閉じる。こ
の場合、原料モノマーA、Bの蒸発速度は、化学量論比
で1:1となるように制御する。また、混合槽47内の
温度は105℃程度となるように制御し、基板8の温度
は92℃程度となるように制御する。After each raw material monomer A, B reaches a predetermined temperature and a required amount of evaporation is obtained, each valve 45
A and 45B are opened, and the raw material monomers A and B are deposited and deposited on the substrate 8 from above at a predetermined evaporation rate, and after forming a polyurea film, the valves 45A and 45B are closed. In this case, the evaporation rates of the raw material monomers A and B are controlled so as to have a stoichiometric ratio of 1: 1. The temperature in the mixing tank 47 is controlled to be about 105 ° C., and the temperature of the substrate 8 is controlled to be about 92 ° C.
【0043】その後、第2の処理室5へ基板8を搬送
し、基板8上に形成されたポリ尿素膜に対して紫外線を
照射する(工程2)。この場合、紫外線照射は、波長3
50nm以下の紫外線を10mW/cm2以上照射する
ことにより行う。Thereafter, the substrate 8 is transported to the second processing chamber 5, and the polyurea film formed on the substrate 8 is irradiated with ultraviolet rays (step 2). In this case, the ultraviolet irradiation is performed at a wavelength of 3
The irradiation is performed by irradiating ultraviolet rays having a wavelength of 50 nm or less to 10 mW / cm 2 or more.
【0044】さらに、第2の処理室5において、基板8
上のポリ尿素膜に対し、サセプタ51のホットプレート
50を用いて以下のような加熱処理を行う(工程3)。
すなわち、昇温速度5℃/minで250℃〜350℃
程度まで加熱し、その状態を30分間保持して熱処理を
行う(工程3A)。Further, in the second processing chamber 5, the substrate 8
The above polyurea film is subjected to the following heat treatment using the hot plate 50 of the susceptor 51 (step 3).
That is, 250 ° C. to 350 ° C. at a heating rate of 5 ° C./min.
Heat to about the extent, and hold the state for 30 minutes to perform heat treatment (Step 3A).
【0045】さらに、昇温速度1℃/min程度で40
0℃程度まで加熱することにより、ポリ尿素が解重合し
てジアミン成分が解離し、ジイソシアナート末端基同士
が反応してポリカルボジイミドが生成される(工程3
B)。Further, at a heating rate of about 1 ° C./min, 40
By heating to about 0 ° C., the polyurea is depolymerized, the diamine component is dissociated, and the diisocyanate terminal groups react to form polycarbodiimide (step 3).
B).
【0046】なお、処理雰囲気は、ジアミンモノマーを
蒸発させるため、例えば1.2気圧程度の窒素雰囲気中
とする。The processing atmosphere is, for example, a nitrogen atmosphere of about 1.2 atm in order to evaporate the diamine monomer.
【0047】そして、このような工程により、基板8の
SiO2膜9上に厚み500nm程度の高分子膜(ポリカ
ルボジイミド膜)10が形成される(工程4)。Through such steps, a polymer film (polycarbodiimide film) 10 having a thickness of about 500 nm is formed on the SiO 2 film 9 of the substrate 8 (Step 4).
【0048】なお、必要に応じ、第3の処理室6に基板
8を搬送し、スパッタリングによって基板8上にアルミ
ニウム電極を形成することもできる。If necessary, the substrate 8 can be transferred to the third processing chamber 6 and an aluminum electrode can be formed on the substrate 8 by sputtering.
【0049】以上述べたように本実施の形態によれば、
比誘電率の非常に小さいポリカルボジイミドを含有する
高分子膜を容易に形成することができる。また、本実施
の形態によれば、多数の基板8に対して効率良く成膜を
行うことができるものである。As described above, according to the present embodiment,
A polymer film containing polycarbodiimide having a very small relative dielectric constant can be easily formed. Further, according to the present embodiment, film formation can be efficiently performed on a large number of substrates 8.
【0050】図4(a)〜(f)は、本発明を用いて半導体
装置の層間絶縁膜を形成する工程の一例を示すものであ
る。まず、図4(a)に示すように、例えばシリコン(S
i)からなる半導体基板21と、この半導体基板21表
面に形成され、所定の位置に窓開けがされたシリコン熱
酸化膜22と、その上に成膜され、パターニングが施さ
れた第1層目の配線23とを有する基板31を用意す
る。FIGS. 4A to 4F show an example of a process for forming an interlayer insulating film of a semiconductor device by using the present invention. First, as shown in FIG. 4A, for example, silicon (S
i), a silicon thermal oxide film 22 formed on the surface of the semiconductor substrate 21 and having a window formed at a predetermined position, and a first layer formed thereon and patterned. A substrate 31 having the wiring 23 is prepared.
【0051】この基板31の表面に、上記成膜装置1を
用い、蒸着重合法によってポリ尿素膜24aを所望の厚
みに全面成膜し、さらに、このポリ尿素膜24aに対し
て波長350nm以下の紫外線UVを10mW/cm2
以上照射する(図4(b))。On the surface of the substrate 31, a polyurea film 24a is formed on the entire surface to a desired thickness by vapor deposition polymerization using the film forming apparatus 1 described above, and the polyurea film 24a has a wavelength of 350 nm or less. UV light 10 mW / cm 2
The above irradiation is performed (FIG. 4B).
【0052】そして、上述の条件で加熱処理を行ってポ
リカルボジイミドを生成させ、ポリカルボジイミドから
なる層間絶縁膜24を形成する(図4(c))。Then, a heat treatment is performed under the above conditions to generate polycarbodiimide, and an interlayer insulating film 24 made of polycarbodiimide is formed (FIG. 4C).
【0053】次いで、その層間絶縁膜24の表面に対
し、レジストプロセスにより所定のパターニングが施さ
れたレジスト膜25を形成し(図4(d))、ドライエッチ
ングを行うことにより、レジスト膜25の窓開け部分に
露出した層間絶縁膜24を除去する(図4(e))。そし
て、上述のレジスト膜25を除去した後、配線薄膜を全
面成膜し、パターニングを施して第2層目の配線26を
形成する。Next, on the surface of the interlayer insulating film 24, a resist film 25 having been subjected to a predetermined patterning by a resist process is formed (FIG. 4D), and the resist film 25 is dry-etched. The interlayer insulating film 24 exposed at the window opening is removed (FIG. 4E). Then, after removing the resist film 25, a wiring thin film is formed on the entire surface and patterned to form a second-layer wiring 26.
【0054】これにより、層間絶縁膜24が除去された
窓開け部分27で、第1層目の配線23と第2層目の配
線26とが電気的に接続され、その結果、多層配線を有
する半導体装置35を得ることができる(図4(f))。As a result, the first-layer wiring 23 and the second-layer wiring 26 are electrically connected to each other at the window opening portion 27 from which the interlayer insulating film 24 has been removed, and as a result, a multilayer wiring is provided. The semiconductor device 35 can be obtained (FIG. 4F).
【0055】本実施の形態によれば、低比誘電率のポリ
カルボジイミドを含有する膜によって層間絶縁膜24を
構成しているので、第1層目の配線23と第2層目の配
線26との間で形成されるコンデンサーの容量がきわめ
て小さくなり、半導体装置35の動作速度を大幅に向上
させることができる。According to the present embodiment, since the interlayer insulating film 24 is made of a film containing polycarbodiimide having a low dielectric constant, the first-layer wiring 23 and the second-layer wiring 26 The capacitance of the capacitor formed between them becomes extremely small, and the operating speed of the semiconductor device 35 can be greatly improved.
【0056】また、本実施の形態によれば、基板8に対
して上方から原料モノマーA、Bを供給するように構成
されていることから、半導体装置の製造プロセスにおい
て層間絶縁膜を形成する際に基板8を裏返す必要がな
く、プロセスの簡素化を図ることができる。Further, according to the present embodiment, since the starting monomers A and B are supplied to the substrate 8 from above, the formation of the interlayer insulating film in the manufacturing process of the semiconductor device is performed. It is not necessary to turn the substrate 8 over, and the process can be simplified.
【0057】なお、本発明は上述の実施の形態に限られ
ることなく、種々の変更を行うことができる。例えば、
上述の実施の形態においては、蒸着重合によって形成し
たポリ尿素膜を加熱してポリカルボジイミド膜を形成す
る場合に適用したが、本発明はこれに限られず、例えば
蒸着重合によってポリイミド膜、ポリ尿素膜等を形成す
る場合にも適用しうるものである。It should be noted that the present invention is not limited to the above-described embodiment, and various changes can be made. For example,
In the above-described embodiment, the polycarbodiimide film is formed by heating the polyurea film formed by vapor deposition polymerization.However, the present invention is not limited to this.For example, a polyimide film and a polyurea film are formed by vapor deposition polymerization. And the like can be applied.
【0058】一方、上述の実施の形態の場合、ポリ尿素
膜に対して加熱処理を行う前に紫外線を照射するように
したが、本発明はこれに限られず、加熱処理によってポ
リカルボジイミドを生成した後にさらに紫外線を照射す
るようにしてもよい。On the other hand, in the above-described embodiment, the ultraviolet light is irradiated before performing the heat treatment on the polyurea film. However, the present invention is not limited to this, and the polycarbodiimide is generated by the heat treatment. Ultraviolet irradiation may be performed later.
【0059】さらに、本発明の場合、そのような紫外線
の照射は必ずしも必要とされるものではないが、上述し
たように特定の紫外線を照射すれば、ポリカルボジイミ
ド膜の耐熱性を向上させることができるものである。Further, in the case of the present invention, such irradiation with ultraviolet rays is not always required. However, if the specific ultraviolet rays are irradiated as described above, the heat resistance of the polycarbodiimide film can be improved. You can do it.
【0060】加えて、本発明は半導体装置の層間絶縁膜
のみならず、種々の絶縁膜に適用しうるものである。In addition, the present invention can be applied not only to an interlayer insulating film of a semiconductor device but also to various insulating films.
【0061】[0061]
【実施例】以下、本発明の具体的な実施例を比較例とと
もに説明する。図1に示す成膜装置1を用いてSiウェ
ハー上にポリカルボジイミド膜を形成した。EXAMPLES Hereinafter, specific examples of the present invention will be described together with comparative examples. A polycarbodiimide film was formed on a Si wafer using the film forming apparatus 1 shown in FIG.
【0062】まず、導電率が0.02Ωcmの6インチ
サイズのSiウェハー(基板)8を第1の処理室4内に
搬送し、SiO2膜9が形成された基板8に対し、蒸着重
合法によってポリ尿素膜を形成した。First, a 6-inch Si wafer (substrate) 8 having a conductivity of 0.02 Ωcm is transferred into the first processing chamber 4, and the substrate 8 on which the SiO 2 film 9 is formed is vapor-deposited and polymerized. Thus, a polyurea film was formed.
【0063】ポリ尿素膜を形成するための原料モノマー
A、Bとしては、3,3′-ジメチル-4,4′-ジアミノビフ
ェニル(OTD)と、3,3′-ジメチル-4,4′-ジイソシ
アナートビフェニル(TODI)を用い、高真空中(3
×10-3Pa)においてOTDは100.0+0.1℃、
TODIについては92+0.1℃の温度で同時に蒸発
させ、各原料モノマーA、Bの供給量を制御した。The raw material monomers A and B for forming the polyurea film include 3,3'-dimethyl-4,4'-diaminobiphenyl (OTD) and 3,3'-dimethyl-4,4'- Using diisocyanato biphenyl (TODI) in a high vacuum (3
× 10 −3 Pa), the OTD is 100.0 + 0.1 ° C.,
TODI was simultaneously evaporated at a temperature of 92 + 0.1 ° C. to control the supply amounts of the raw material monomers A and B.
【0064】この場合、OTDとTODIの組成比は、
化学量論比で1:1となるように制御した。また、混合
槽47内の温度は100℃程度となるように制御し、基
板8の温度は30℃となるように制御した。In this case, the composition ratio of OTD and TODI is
The stoichiometric ratio was controlled to be 1: 1. The temperature in the mixing tank 47 was controlled to be about 100 ° C., and the temperature of the substrate 8 was controlled to be 30 ° C.
【0065】このようにしてポリ尿素膜を作成した後、
基板8を第4の処理室7に搬送し、波長350nm以下
の紫外線を100mW/cm2 照射した後、ポリ尿素膜
に対して所定の加熱処理を行った。After forming the polyurea film in this way,
The substrate 8 was transferred to the fourth processing chamber 7 and irradiated with ultraviolet rays having a wavelength of 350 nm or less at 100 mW / cm 2, and then a predetermined heat treatment was performed on the polyurea film.
【0066】この場合、加熱処理は、昇温速度5℃/m
inで350℃まで加熱し、その状態を30分間保持し
た後、昇温速度1℃/minで400℃まで加熱するこ
とにより行った。この時点における膜の厚みは500n
mであった。In this case, the heat treatment is performed at a temperature increasing rate of 5 ° C./m
The heating was performed by heating to 350 ° C. in, keeping the state for 30 minutes, and then heating to 400 ° C. at a rate of 1 ° C./min. The thickness of the film at this point is 500 n
m.
【0067】このような加熱処理を行った後、基板8を
第3の処理室6に搬送し、スパッタリングによってアル
ミニウム電極を200nmの厚みに形成して、比誘電率
測定用の素子を作成した。この素子について比誘電率を
測定したところ、1.50であった。この場合、比誘電
率の値は、横河ヒューレットパッカード社製のマルチ・
フリケンシLCRメータ(モデル4275A)を使用し
て静電容量を測定し、計算によって求めた。なお、バイ
アスは−20Vに設定した。After performing such a heat treatment, the substrate 8 was transferred to the third processing chamber 6, and an aluminum electrode was formed to a thickness of 200 nm by sputtering to prepare an element for measuring a relative dielectric constant. The relative dielectric constant of this device was measured and found to be 1.50. In this case, the value of the relative dielectric constant is determined by a multi-chip manufactured by Yokogawa Hewlett-Packard Company.
The capacitance was measured using a frequency LCR meter (model 4275A) and determined by calculation. The bias was set to -20V.
【0068】一方、比較例として、実施例と同様に、蒸
着重合によって同じ条件でポリ尿素膜のみを形成した
後、上部電極を形成して比誘電率測定用の素子を作成し
た。この素子について実施例と同様の方法によりポリ尿
素膜の比誘電率を測定したところ、3.8であった。On the other hand, as a comparative example, after forming only a polyurea film by vapor deposition polymerization under the same conditions as in the example, an upper electrode was formed to prepare a device for measuring a relative dielectric constant. The relative permittivity of the polyurea film of this device was measured by the same method as in the example, and was 3.8.
【0069】[0069]
【発明の効果】以上述べたように本実施の形態によれ
ば、比誘電率の非常に小さい高分子膜、特にポリカルボ
ジイミドを含有する高分子膜を容易に形成することがで
き、しかも、多数の基体に対して効率良く成膜を行うこ
とができる。また、本発明によれば、基体に対して上方
から原料モノマーを供給するように構成されていること
から、半導体装置の製造プロセスにおいて層間絶縁膜を
形成する際に基体を裏返す必要がなく、プロセスの簡素
化を図ることができる。このように、本発明を用いて層
間絶縁膜を形成すれば、動作速度が大きい半導体装置を
効率良く製造することができる。As described above, according to the present embodiment, a polymer film having a very small relative dielectric constant, particularly a polymer film containing polycarbodiimide can be easily formed. The film can be efficiently formed on the substrate. Further, according to the present invention, since the raw material monomer is supplied to the substrate from above, it is not necessary to turn the substrate over when forming an interlayer insulating film in a semiconductor device manufacturing process. Can be simplified. As described above, when an interlayer insulating film is formed using the present invention, a semiconductor device having a high operation speed can be manufactured efficiently.
【図1】(a):本発明に係る成膜装置の一例の概略構成
図 (b):第1の処理室の概略構成図FIG. 1A is a schematic configuration diagram of an example of a film forming apparatus according to the present invention. FIG. 1B is a schematic configuration diagram of a first processing chamber.
【図2】(a):第2の処理室の概略構成図 (b):第3の処理室の概略構成図FIG. 2A is a schematic configuration diagram of a second processing chamber. FIG. 2B is a schematic configuration diagram of a third processing chamber.
【図3】本発明を用いて低比誘電性絶縁膜を形成する方
法の一例を示す工程図FIG. 3 is a process chart showing an example of a method for forming a low dielectric constant insulating film using the present invention.
【図4】(a)〜(f):本発明を用いて半導体装置の層間
絶縁膜を形成する工程の一例を示す工程図FIGS. 4A to 4F are process diagrams showing an example of a process of forming an interlayer insulating film of a semiconductor device using the present invention.
1……成膜装置 2……コア室 3……L/UL室
4……第1の処理室 5……第2の処理室 6……第3の処理室 8……
基板 21……半導体基板 22……シリコン熱酸
化膜 23……第1層目の配線 24……層間絶縁
膜 24a……ポリ尿素膜 25……レジスト膜
26……第2層目の配線 31……基板 35…
…半導体装置 A、B……原料モノマー40A、40
B……蒸発源 41A、41B……導入管 45
A、45B……バルブ 47……混合槽 48……
ヒーター 52……窓部材 53……高圧水銀ラン
プ H……ヒーターDESCRIPTION OF SYMBOLS 1 ... Film-forming apparatus 2 ... Core room 3 ... L / UL room 4 ... 1st processing room 5 ... 2nd processing room 6 ... 3rd processing room 8 ...
Substrate 21 Semiconductor substrate 22 Silicon thermal oxide film 23 First layer wiring 24 Interlayer insulating film 24a Polyurea film 25 Resist film
26: Second-layer wiring 31: Substrate 35:
... Semiconductor devices A, B .... Raw material monomers 40A, 40
B ... Evaporation source 41A, 41B ... Introduction tube 45
A, 45B Valve 47 Mixing tank 48
Heater 52: Window member 53: High-pressure mercury lamp H: Heater
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 善和 茨城県つくば市東光台5−9−7 日本真 空技術株式会社筑波超材料研究所内 ──────────────────────────────────────────────────の Continued on the front page (72) Inventor Yoshikazu Takahashi 5-9-7 Tokodai, Tsukuba, Ibaraki Pref.
Claims (7)
処理室を有する成膜装置であって、 上記複数の処理室のうちの少なくとも一つが蒸着重合用
の処理室であり、 該蒸着重合用の処理室が、上記基体に対して上方から原
料モノマーを供給するように構成されていることを特徴
とする成膜装置。1. A film forming apparatus having a plurality of processing chambers for performing a film forming process on a substrate, wherein at least one of the plurality of processing chambers is a processing chamber for vapor deposition polymerization. A film forming apparatus, wherein a processing chamber for vapor deposition polymerization is configured to supply a raw material monomer to the substrate from above.
着重合用の処理室の外部に設けられていることを特徴と
する請求項1記載の成膜装置。2. The film forming apparatus according to claim 1, wherein an evaporation source for supplying a raw material monomer is provided outside a processing chamber for vapor deposition polymerization.
り広い範囲に制御可能で、かつ、加熱の際の昇温速度を
調整可能な加熱手段が配設された処理室を有することを
特徴とする請求項1又は2のいずれか1項記載の成膜装
置。3. A processing chamber provided with a heating means capable of controlling a temperature of a base within a range wider than a temperature at the time of manufacturing a semiconductor device and adjusting a heating rate at the time of heating. The film forming apparatus according to claim 1, wherein:
制御可能であることを特徴とする請求項3記載の成膜装
置。4. The film forming apparatus according to claim 3, wherein the temperature of the substrate can be controlled in a range from 20 ° C. to 500 ° C.
紫外線を照射可能な紫外線処理室を有することを特徴と
する請求項1乃至4のいずれか1項記載の成膜装置。5. The film forming apparatus according to claim 1, further comprising an ultraviolet treatment chamber capable of irradiating the substrate with ultraviolet rays through a window transparent to the ultraviolet rays.
ことを特徴とする請求項5記載の成膜装置。6. The film forming apparatus according to claim 5, wherein the heating means is provided in the ultraviolet processing chamber.
室と複数の処理室が配設され、上記コア室を介して複数
の基体を各室間へ搬送するように構成されていることを
特徴とする請求項1乃至6のいずれか1項記載の成膜装
置。7. A plurality of processing chambers and a plurality of processing chambers are provided around the core chamber to transfer the plurality of substrates into and out of the core chamber. The film forming apparatus according to claim 1, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9110228A JPH10289902A (en) | 1997-04-11 | 1997-04-11 | Film forming equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9110228A JPH10289902A (en) | 1997-04-11 | 1997-04-11 | Film forming equipment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10289902A true JPH10289902A (en) | 1998-10-27 |
Family
ID=14530350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9110228A Pending JPH10289902A (en) | 1997-04-11 | 1997-04-11 | Film forming equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10289902A (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7101591B2 (en) | 2001-06-29 | 2006-09-05 | Nec Corporation | Production method for copolymer film, copolymer film produced by the forming method and semiconductor device using copolymer film |
| WO2007111076A1 (en) | 2006-03-24 | 2007-10-04 | Konica Minolta Medical & Graphic, Inc. | Transparent barrier sheet and method for producing transparent barrier sheet |
| WO2007111074A1 (en) | 2006-03-24 | 2007-10-04 | Konica Minolta Medical & Graphic, Inc. | Transparent barrier sheet and method for producing transparent barrier sheet |
| WO2007111092A1 (en) | 2006-03-24 | 2007-10-04 | Konica Minolta Medical & Graphic, Inc. | Transparent barrier sheet and method for producing transparent barrier sheet |
| WO2007111098A1 (en) | 2006-03-24 | 2007-10-04 | Konica Minolta Medical & Graphic, Inc. | Transparent barrier sheet and method for producing same |
| WO2007111075A1 (en) | 2006-03-24 | 2007-10-04 | Konica Minolta Medical & Graphic, Inc. | Transparent barrier sheet and method for producing transparent barrier sheet |
| JP2008140830A (en) * | 2006-11-30 | 2008-06-19 | Apex Corp | Excimer vacuum ultra-violet light irradiation treatment apparatus |
| JP2009194099A (en) * | 2008-02-13 | 2009-08-27 | Tokyo Electron Ltd | Film forming apparatus and film forming method |
| CN109698115A (en) * | 2017-10-23 | 2019-04-30 | 东京毅力科创株式会社 | The manufacturing method of semiconductor device |
| JP2019104963A (en) * | 2017-12-12 | 2019-06-27 | 東京エレクトロン株式会社 | Film deposition apparatus |
| JP2020150087A (en) * | 2019-03-12 | 2020-09-17 | 東京エレクトロン株式会社 | Substrate processing equipment and substrate processing method |
-
1997
- 1997-04-11 JP JP9110228A patent/JPH10289902A/en active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7101591B2 (en) | 2001-06-29 | 2006-09-05 | Nec Corporation | Production method for copolymer film, copolymer film produced by the forming method and semiconductor device using copolymer film |
| WO2007111076A1 (en) | 2006-03-24 | 2007-10-04 | Konica Minolta Medical & Graphic, Inc. | Transparent barrier sheet and method for producing transparent barrier sheet |
| WO2007111074A1 (en) | 2006-03-24 | 2007-10-04 | Konica Minolta Medical & Graphic, Inc. | Transparent barrier sheet and method for producing transparent barrier sheet |
| WO2007111092A1 (en) | 2006-03-24 | 2007-10-04 | Konica Minolta Medical & Graphic, Inc. | Transparent barrier sheet and method for producing transparent barrier sheet |
| WO2007111098A1 (en) | 2006-03-24 | 2007-10-04 | Konica Minolta Medical & Graphic, Inc. | Transparent barrier sheet and method for producing same |
| WO2007111075A1 (en) | 2006-03-24 | 2007-10-04 | Konica Minolta Medical & Graphic, Inc. | Transparent barrier sheet and method for producing transparent barrier sheet |
| JP2008140830A (en) * | 2006-11-30 | 2008-06-19 | Apex Corp | Excimer vacuum ultra-violet light irradiation treatment apparatus |
| JP2009194099A (en) * | 2008-02-13 | 2009-08-27 | Tokyo Electron Ltd | Film forming apparatus and film forming method |
| CN109698115A (en) * | 2017-10-23 | 2019-04-30 | 东京毅力科创株式会社 | The manufacturing method of semiconductor device |
| CN109698115B (en) * | 2017-10-23 | 2023-11-03 | 东京毅力科创株式会社 | Semiconductor device manufacturing method |
| JP2019104963A (en) * | 2017-12-12 | 2019-06-27 | 東京エレクトロン株式会社 | Film deposition apparatus |
| JP2020150087A (en) * | 2019-03-12 | 2020-09-17 | 東京エレクトロン株式会社 | Substrate processing equipment and substrate processing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2981102B2 (en) | Method for manufacturing thin film transistor | |
| KR102430939B1 (en) | Low-Temperature Formation of High-Quality Silicon Oxide Films in Semiconductor Device Manufacturing | |
| JP3666751B2 (en) | Insulating film forming method and insulating film forming system | |
| JPH10189569A (en) | Method and apparatus for depositing low dielectric constant multilayers | |
| JP4112702B2 (en) | Deposition equipment | |
| US20110111604A1 (en) | Plasma surface treatment to prevent pattern collapse in immersion lithography | |
| JPH0947722A (en) | Method for forming silica-based coating | |
| JPH10289902A (en) | Film forming equipment | |
| JP4283910B2 (en) | Semiconductor manufacturing apparatus and method for forming polyimide film | |
| WO2014062619A1 (en) | Apparatus and method for heat treatment of coatings on substrates | |
| TWI751173B (en) | Methods for polymer coefficient of thermal expansion (cte) tuning by microwave curing | |
| JPH11172418A (en) | Film forming device | |
| JP4076245B2 (en) | Low dielectric constant insulating film, method for forming the same, and interlayer insulating film | |
| JP4283911B2 (en) | Semiconductor manufacturing apparatus and method for forming polyimide film | |
| JP3897908B2 (en) | Method for forming low dielectric constant insulating film, interlayer insulating film, and semiconductor device | |
| JP3957811B2 (en) | Method for forming low dielectric constant polymer film | |
| JPH09249851A (en) | Reduction of relative permittivity of polymer thin film and formation of interlaminar insulating film | |
| JP3494572B2 (en) | Method for forming low dielectric polymer film | |
| TW201903894A (en) | Semiconductor device manufacturing method and vacuum processing device | |
| JP3384487B2 (en) | Method of forming insulating film and multilayer wiring | |
| TWI862620B (en) | Methods and apparatus for microwave processing of polymer materials | |
| JP2000021867A (en) | Semiconductor manufacturing apparatus and cleaning method for the apparatus | |
| JPH09326388A (en) | Forming method of low specific dielectric constant polymer film, forming method of interlayer insulating film and low specific dielectric constant polymer film forming apparatus | |
| JPH11106506A (en) | Lowly permittive polymer membrane, formation thereof and layer insulation membrane | |
| JP4827347B2 (en) | Manufacturing method of organic EL element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040401 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050318 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050920 |