JPH10289902A - 成膜装置 - Google Patents

成膜装置

Info

Publication number
JPH10289902A
JPH10289902A JP9110228A JP11022897A JPH10289902A JP H10289902 A JPH10289902 A JP H10289902A JP 9110228 A JP9110228 A JP 9110228A JP 11022897 A JP11022897 A JP 11022897A JP H10289902 A JPH10289902 A JP H10289902A
Authority
JP
Japan
Prior art keywords
film
substrate
chamber
processing chamber
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9110228A
Other languages
English (en)
Inventor
Masayuki Iijima
正行 飯島
Masatoshi Sato
昌敏 佐藤
Yoshiyuki Ukishima
禎之 浮島
Yoshikazu Takahashi
善和 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP9110228A priority Critical patent/JPH10289902A/ja
Publication of JPH10289902A publication Critical patent/JPH10289902A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】 【課題】簡単な工程で蒸着重合法を用いて低比誘電率の
層間絶縁膜を形成しうる成膜装置を提供する。 【解決手段】成膜装置1は、マルチチャンバー方式の枚
葉式の装置であり、コア室2の周囲に、Siウェハー等
の出し入れを行うためのL/UL室3と、蒸着重合を行
うための第1の処理室4と、加熱処理及び紫外線の照射
を行うための第2の処理室5と、アルミニウム等のスパ
ッタリングを行うための第3の処理室6とが配置され
る。L/UL室3からコア室2を介して第1〜第3の処
理室4〜6へ基板8を自由に搬送するように構成され
る。第1の処理室4の上方には、2種類の原料モノマー
A、Bの蒸発源40A、40Bが導入管41A、41B
を介して接続され、基板8に対して上方から原料モノマ
ーA、Bを供給できるように構成されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば、半導体装
置の層間絶縁膜に用いられる低比誘電性の絶縁膜を形成
するための成膜装置に関する。
【0002】
【従来の技術】従来、半導体装置の層間絶縁膜として
は、回転塗布法によるSOG(Spin onGlass)膜やCV
D法(化学蒸着法:Chemical Vapor Deposition)によ
るSiO2膜が主に用いられている。これらの方法によ
って形成された層間絶縁膜の比誘電率は約4となるが、
最近はLSIの高集積化の進展により層間絶縁膜の低比
誘電率化が大きな課題とされており、比誘電率が4以下
の層間絶縁膜が要求されるようになっている。
【0003】このような要求に対しては、近年、プラズ
マCVD法によって形成されたSiO2膜にフッ素を添
加したSiOF膜やC48などのガスを原料にしたフッ
素アモルファスカーボン膜(プラズマ重合膜)等が提案
されており、これらの膜によれば層間絶縁膜の比誘電率
を前者で3.7〜3.2程度、後者で2.8〜2.2程度
に抑えることができる。
【0004】さらに、本発明者等の研究により、蒸着重
合法で作製した種々の高分子膜が2.5以下の比誘電率
を実現しうることも見い出されている。
【0005】
【発明が解決しようとする課題】しかしながら、かかる
従来技術においては、次のような問題があった。すなわ
ち、上述のプラズマCVD法によるSiOF膜は低比誘
電率化が達成できる反面、膜の形成方法や成膜条件によ
って膜特性が大きく異なったり、膜中のフッ素の脱離や
吸湿性が大きいといった膜の不安定性により誘電率を悪
化させてしまう問題が指摘されており、将来の低比誘電
率材料としての応用は難しい状況にある。
【0006】一方、従来、蒸着重合法は、構造上の容易
さから、基板に対して蒸発源が下方に位置するように構
成された装置において、常にモノマーの蒸気が基板の下
方から供給されることにより成膜が行われている。
【0007】しかし、半導体装置の製造プロセスにおい
ては、一般的なデポダウン方式によって成膜が行われる
ため、蒸着重合法により形成した膜を半導体装置の層間
絶縁膜として使用するには基板を製造プロセスの途中で
裏返さなければならず、製造プロセスが複雑になるとい
う問題があった。
【0008】本発明は、このような従来の技術の課題を
解決するためになされたもので、簡単な工程で蒸着重合
法を用いて低比誘電率の層間絶縁膜を形成しうる成膜装
置を提供することを目的とする。
【0009】
【課題を解決するための手段】本発明者等は、前記課題
を解決すべく鋭意研究を重ねた結果、原料モノマーの蒸
気を基体の上方から供給した場合であっても、蒸着重合
によって低比誘電性の高分子膜を形成しうることを見い
出し、本発明を完成するに至った。
【0010】本発明はかかる知見に基づいてなされたも
ので、請求項1記載の発明は、基体に対して成膜処理を
行うための複数の処理室を有する成膜装置であって、上
記複数の処理室のうちの少なくとも一つが蒸着重合用の
処理室であり、この蒸着重合用の処理室が、上記基体に
対して上方から原料モノマーを供給するように構成され
ていることを特徴とする成膜装置である。
【0011】請求項1記載の発明によれば、基体に対し
て上方から原料モノマーを供給するように構成されてい
ることから、半導体装置の製造プロセスにおいて層間絶
縁膜を形成する際に基体を裏返す必要がない。
【0012】この場合、請求項2記載の発明のように、
原料モノマーを供給するための蒸発源が蒸着重合用の処
理室の外部に設けられている場合にも効果的である。
【0013】請求項2記載の発明によれば、真空槽を小
さく構成することができるとともに、モノマーの一部が
蒸発源の周囲に付着することがないので、清掃作業が容
易になる。また、モノマーの加熱による基体への熱の影
響を考慮する必要がなくなる。
【0014】蒸着重合の原料モノマーとしては、種々の
ものを用いることができるが、ポリ尿素を形成するため
のジアミンモノマーとして、4,4′-ジアミノジフェニル
メタン(MDA)、4,4′-ジアミノジフェニルエーテル
(ODA)、4,4′-ビス(4-アミノフェノキシ)ビフェニ
ル、1,4-ビス(4-アミノフェノキシ)ベンゼン、2,2′-ビ
ス[4-(4-アミノフェノキシ)フェニル]ヘキサフロロプロ
パン、2,2′-ビス[4-(4-アミノフェノキシ)フェニル]プ
ロパン、3,3′-ジメチル-4,4′-ジアミノビフェニル(O
TD)又は3,3′-ジメトキシ-4,4′-ジアミノビフェニル
のいずれかの芳香族モノマーを用いることができる。
【0015】また、ポリ尿素を形成するためのジイソシ
アナートモノマーとして、4,4′-ジフェニルメタンジイ
ソシアナート(MDI)、4,4′-ビス(4-イソシアナート
フェノキシ)ビフェニル、1,4-ビス(4-イソシアナートフ
ェノキシ)ベンゼン、2,2′-ビス[4-(4-イソシアナート
フェノキシ)フェニル]ヘキサフロロプロパン、2,2′-ビ
ス[4-(4-イソシアナートフェノキシ)フェニル]プロパ
ン、3,3′-ジメトキシ-4,4′-ジイソシアナートビフェ
ニル、3,3′-ジメチル-4,4′-ジイソシアナートビフェ
ニル(TODI)、パラフェニレンジイソシアナートの
いずれかの芳香族モノマーを用いることができる。
【0016】さらに、請求項3記載の発明のように、基
体の温度を半導体装置の製造時の温度より広い範囲に制
御可能で、かつ、加熱の際の昇温速度を調整可能な加熱
手段が配設された処理室を有する場合にも効果的であ
る。
【0017】請求項3記載の発明によれば、例えば蒸着
重合によってポリ尿素を形成した基体を、加熱手段が配
設された処理室に配し、このポリ尿素に対し、例えばポ
リ尿素が解離しない上限の温度以下の温度で加熱処理を
行うことができる。これにより、ポリ尿素中のジイソシ
アナート末端基同士を反応させてポリカルボジイミドを
生成させ、低比誘電性の高分子膜(ポリカルボジイミド
膜)を形成することができる。
【0018】この場合、昇温速度を小さく(例えば、2
℃/min以下)なるように調整して加熱すれば、ポリ
尿素の解重合を徐々に進行させてジイソシアナート末端
基同士を確実に反応させることができる。
【0019】また、請求項3記載の発明によれば、半導
体装置を作成する際に、半導体装置の製造プロセスの最
高温度以上に高分子膜を加熱することができ、これによ
り、その後のプロセスにおける高分子成分の分解を防ぐ
ことができる。
【0020】この場合、例えば請求項4記載の発明のよ
うに、基体の温度を20℃から500℃の範囲に制御可
能となるように加熱すればよい。
【0021】なお、処理室内の雰囲気は、大気、不活性
ガス又は真空中のどちらでもよいが、加熱処理工程にお
いてモノマーの蒸発を抑えるためには、不活性ガス中が
最も効果的である。
【0022】この場合、加熱手段としては、例えば、ホ
ットプレートを用いることができる。ホットプレートを
用いれば、Siウエハー等の基板を均一に加熱すること
ができる。
【0023】また、請求項5記載の発明のように、紫外
線に対し透明な窓部を介して基体に紫外線を照射可能な
紫外線処理室を有する場合にも効果的である。
【0024】請求項5記載の発明によれば、基体上に形
成された高分子膜の耐熱性を向上させるために、処理室
の外部から紫外線を照射することができ、紫外線を照射
するためのランプ等の熱(赤外線)の影響を小さくする
ことができる。また、このランプ等に分解生成物が付着
することがなく、他方、当該ランプを真空中に保持しな
くてもよいため、圧力差に耐えうる特殊な構造とする必
要がない。
【0025】この場合、加熱処理工程前のポリ尿素膜に
対し、350nm以下の波長の紫外線を10mW/cm
2以上照射すること、また、ポリカルボジイミドが生成さ
れた膜に対し、350nm以下の波長の紫外線を10m
W/cm2以上照射することも効果的である。
【0026】すなわち、特定の波長の紫外線を一定量以
上照射することによって、架橋構造をとるようになるた
め、高分子膜の耐熱性が向上する。
【0027】この場合、耐熱性を向上させるためのより
好ましい紫外線の波長の範囲は、350〜190nmで
あり、また、より好ましい紫外線の照射量は、100m
W/cm2〜1W/cm2である。
【0028】この場合、請求項6記載の発明のように、
加熱手段を紫外線処理室に配設することも効果的であ
る。
【0029】請求項6記載の発明によれば、基体上に形
成された高分子膜に対し、同一の処理室において紫外線
照射と加熱処理を行うことができ、装置構成及び工程の
簡素化が可能になる。
【0030】さらにまた、請求項7記載の発明のよう
に、コア室の周囲に基体を出し入れするための室と複数
の処理室が配設され、上記コア室を介して複数の基体を
各室間へ搬送するように構成されている場合にも効果が
ある。
【0031】請求項7記載の発明によれば、半導体装置
の製造工程において、複数の基体に対して連続的に層間
絶縁膜を形成することができ、半導体装置の生産効率を
向上させることができる。
【0032】
【発明の実施の形態】以下、本発明の好ましい実施の形
態を図面を参照して詳細に説明する。図1(a)は、本
発明に係る成膜装置の一例の概略構成を示すものであ
る。図1(a)に示すように、この成膜装置1は、マル
チチャンバー方式の枚葉式の装置であり、図示しない搬
送ロボットが組み込まれているコア室2の周囲に、Si
ウェハー等の出し入れを行うためのL/UL室3と、蒸
着重合を行うための第1の処理室4と、加熱処理及び紫
外線の照射を行うための第2の処理室5と、アルミニウ
ム等のスパッタリングを行うための第3の処理室6とが
配置され、これらはすべて図示しないゲートバルブを介
して連結されている。また、これらコア室2、L/UL
室3、第1〜第3の処理室4〜6は、図示しない真空ポ
ンプ等の真空排気系に連結されている。ここで、コア室
2内に配置されるロボットによって、L/UL室3から
第1〜第3の処理室4〜6へ基板8を自由に搬送できる
ようになっている。
【0033】図1(b)は、第1の処理室4の概略構成
を示すものである。図1(b)に示すように、第1の処
理室4の上方には、2種類の原料モノマーA、Bの蒸発
源40A、40Bが導入管41A、41Bを介して接続
されている。各蒸発源40A、40Bのハウジング42
A、42Bには、それぞれ蒸発用容器43A、43Bが
設けられる。そして、蒸発用容器43A、43Bの内部
には、ポリ尿素を形成するための原料モノマーA、Bが
それぞれ注入されている。
【0034】この場合、原料モノマーA、Bとしては、
例えば、3,3′-ジメチル-4,4′-ジアミノビフェニル(O
TD)と、3,3′-ジメチル-4,4′-ジイソシアナートビフ
ェニル(TODI)が用いられる。
【0035】さらに、各蒸発用容器43A、43Bの近
傍には、各原料モノマーA、Bを加熱するためのヒータ
ー44A、44Bが設けられる。
【0036】一方、各導入管41A、41Bの周囲には
ヒーターHが巻き付けられ、これによって原料モノマー
A、Bの温度を制御できるように構成されている。ま
た、各導入管41A、41Bの途中には、各原料モノマ
ーA、Bの供給量を調整するためのバルブ45A、45
Bが設けられ、これらを開閉することにより、蒸着重合
膜の形成時に膜厚を制御できるようになっている。
【0037】図1(b)に示すように、基板8は、第1
の処理室4内の下部のサセプタ46上に支持される。そ
して、第1の処理室4の上部には、下方に向って広がる
ように形成された混合槽47が設けられている。この混
合槽47の内壁には、原料モノマーA、Bの蒸気を加熱
するためのヒーター48が設けられている。
【0038】図2(a)は、第2の処理室5の概略構成
を示すものである。図2(a)に示すように、第2の処
理室5内には、基板8を加熱するためのホットプレート
50を有するサセプタ51が設けられている。このホッ
トプレート50は、基板8の温度を半導体装置の製造時
の温度より広い範囲(20〜500℃)に制御可能で、
かつ、加熱の際の昇温速度を調整可能できるように構成
されている。また、第2の処理室5の上部には、例えば
石英等の透明な材料からなる窓部材52が気密的に設け
られている。さらに、窓部材52の上方には、この窓部
材52を介して基板8に紫外線を照射するための高圧水
銀ランプ53が配設されている。
【0039】図2(b)は、第3の処理室6の概略構成
を示すものである。図2(b)に示すように、第3の処
理室6には、直流二極式のスパッタリング装置が設けら
れる。すなわち、第3の処理室6の上部に、直流電源6
0に接続された電極61が配設され、この電極62に例
えばアルミニウムターゲット62が保持されている。そ
して、処理すべき基板8は、第3の処理室6の下部にお
いてサセプタ63によって支持されている。また、この
第3の処理室6内には、導入管64を介して例えばアル
ゴン(Ar)ガス等の不活性ガスが導入されるようにな
っている。
【0040】図3は、本発明を用いて低比誘電性絶縁膜
を形成する方法の一例を示す工程図である。本実施の形
態において絶縁膜を形成するには、まず、上記成膜装置
1において、基板8をL/UL室3から第1の処理室4
内に搬送し、各バルブ45A、45Bを開いて原料モノ
マーA、Bを第1の処理室4内に導入し、蒸着重合によ
って基板8上にポリ尿素膜を形成する(工程1)。
【0041】この場合、まず、各バルブ45A、45B
を閉じた状態で第1の処理室4内の圧力を3×10-3
a程度の高真空に設定し、ヒーター44A、44Bによ
って各原料モノマーA、Bを所定の温度に加熱する。な
お、導入管41A、41Bは、ヒーターHによって12
0℃程度に加熱しておく。
【0042】そして、各原料モノマーA、Bが所定の温
度に達して所要の蒸発量が得られた後に、各バルブ45
A、45Bを開き、所定の蒸発速度で各原料モノマー
A、Bを上方から基板8上に蒸着、堆積させ、ポリ尿素
膜を形成した後に各バルブ45A、45Bを閉じる。こ
の場合、原料モノマーA、Bの蒸発速度は、化学量論比
で1:1となるように制御する。また、混合槽47内の
温度は105℃程度となるように制御し、基板8の温度
は92℃程度となるように制御する。
【0043】その後、第2の処理室5へ基板8を搬送
し、基板8上に形成されたポリ尿素膜に対して紫外線を
照射する(工程2)。この場合、紫外線照射は、波長3
50nm以下の紫外線を10mW/cm2以上照射する
ことにより行う。
【0044】さらに、第2の処理室5において、基板8
上のポリ尿素膜に対し、サセプタ51のホットプレート
50を用いて以下のような加熱処理を行う(工程3)。
すなわち、昇温速度5℃/minで250℃〜350℃
程度まで加熱し、その状態を30分間保持して熱処理を
行う(工程3A)。
【0045】さらに、昇温速度1℃/min程度で40
0℃程度まで加熱することにより、ポリ尿素が解重合し
てジアミン成分が解離し、ジイソシアナート末端基同士
が反応してポリカルボジイミドが生成される(工程3
B)。
【0046】なお、処理雰囲気は、ジアミンモノマーを
蒸発させるため、例えば1.2気圧程度の窒素雰囲気中
とする。
【0047】そして、このような工程により、基板8の
SiO2膜9上に厚み500nm程度の高分子膜(ポリカ
ルボジイミド膜)10が形成される(工程4)。
【0048】なお、必要に応じ、第3の処理室6に基板
8を搬送し、スパッタリングによって基板8上にアルミ
ニウム電極を形成することもできる。
【0049】以上述べたように本実施の形態によれば、
比誘電率の非常に小さいポリカルボジイミドを含有する
高分子膜を容易に形成することができる。また、本実施
の形態によれば、多数の基板8に対して効率良く成膜を
行うことができるものである。
【0050】図4(a)〜(f)は、本発明を用いて半導体
装置の層間絶縁膜を形成する工程の一例を示すものであ
る。まず、図4(a)に示すように、例えばシリコン(S
i)からなる半導体基板21と、この半導体基板21表
面に形成され、所定の位置に窓開けがされたシリコン熱
酸化膜22と、その上に成膜され、パターニングが施さ
れた第1層目の配線23とを有する基板31を用意す
る。
【0051】この基板31の表面に、上記成膜装置1を
用い、蒸着重合法によってポリ尿素膜24aを所望の厚
みに全面成膜し、さらに、このポリ尿素膜24aに対し
て波長350nm以下の紫外線UVを10mW/cm2
以上照射する(図4(b))。
【0052】そして、上述の条件で加熱処理を行ってポ
リカルボジイミドを生成させ、ポリカルボジイミドから
なる層間絶縁膜24を形成する(図4(c))。
【0053】次いで、その層間絶縁膜24の表面に対
し、レジストプロセスにより所定のパターニングが施さ
れたレジスト膜25を形成し(図4(d))、ドライエッチ
ングを行うことにより、レジスト膜25の窓開け部分に
露出した層間絶縁膜24を除去する(図4(e))。そし
て、上述のレジスト膜25を除去した後、配線薄膜を全
面成膜し、パターニングを施して第2層目の配線26を
形成する。
【0054】これにより、層間絶縁膜24が除去された
窓開け部分27で、第1層目の配線23と第2層目の配
線26とが電気的に接続され、その結果、多層配線を有
する半導体装置35を得ることができる(図4(f))。
【0055】本実施の形態によれば、低比誘電率のポリ
カルボジイミドを含有する膜によって層間絶縁膜24を
構成しているので、第1層目の配線23と第2層目の配
線26との間で形成されるコンデンサーの容量がきわめ
て小さくなり、半導体装置35の動作速度を大幅に向上
させることができる。
【0056】また、本実施の形態によれば、基板8に対
して上方から原料モノマーA、Bを供給するように構成
されていることから、半導体装置の製造プロセスにおい
て層間絶縁膜を形成する際に基板8を裏返す必要がな
く、プロセスの簡素化を図ることができる。
【0057】なお、本発明は上述の実施の形態に限られ
ることなく、種々の変更を行うことができる。例えば、
上述の実施の形態においては、蒸着重合によって形成し
たポリ尿素膜を加熱してポリカルボジイミド膜を形成す
る場合に適用したが、本発明はこれに限られず、例えば
蒸着重合によってポリイミド膜、ポリ尿素膜等を形成す
る場合にも適用しうるものである。
【0058】一方、上述の実施の形態の場合、ポリ尿素
膜に対して加熱処理を行う前に紫外線を照射するように
したが、本発明はこれに限られず、加熱処理によってポ
リカルボジイミドを生成した後にさらに紫外線を照射す
るようにしてもよい。
【0059】さらに、本発明の場合、そのような紫外線
の照射は必ずしも必要とされるものではないが、上述し
たように特定の紫外線を照射すれば、ポリカルボジイミ
ド膜の耐熱性を向上させることができるものである。
【0060】加えて、本発明は半導体装置の層間絶縁膜
のみならず、種々の絶縁膜に適用しうるものである。
【0061】
【実施例】以下、本発明の具体的な実施例を比較例とと
もに説明する。図1に示す成膜装置1を用いてSiウェ
ハー上にポリカルボジイミド膜を形成した。
【0062】まず、導電率が0.02Ωcmの6インチ
サイズのSiウェハー(基板)8を第1の処理室4内に
搬送し、SiO2膜9が形成された基板8に対し、蒸着重
合法によってポリ尿素膜を形成した。
【0063】ポリ尿素膜を形成するための原料モノマー
A、Bとしては、3,3′-ジメチル-4,4′-ジアミノビフ
ェニル(OTD)と、3,3′-ジメチル-4,4′-ジイソシ
アナートビフェニル(TODI)を用い、高真空中(3
×10-3Pa)においてOTDは100.0+0.1℃、
TODIについては92+0.1℃の温度で同時に蒸発
させ、各原料モノマーA、Bの供給量を制御した。
【0064】この場合、OTDとTODIの組成比は、
化学量論比で1:1となるように制御した。また、混合
槽47内の温度は100℃程度となるように制御し、基
板8の温度は30℃となるように制御した。
【0065】このようにしてポリ尿素膜を作成した後、
基板8を第4の処理室7に搬送し、波長350nm以下
の紫外線を100mW/cm2 照射した後、ポリ尿素膜
に対して所定の加熱処理を行った。
【0066】この場合、加熱処理は、昇温速度5℃/m
inで350℃まで加熱し、その状態を30分間保持し
た後、昇温速度1℃/minで400℃まで加熱するこ
とにより行った。この時点における膜の厚みは500n
mであった。
【0067】このような加熱処理を行った後、基板8を
第3の処理室6に搬送し、スパッタリングによってアル
ミニウム電極を200nmの厚みに形成して、比誘電率
測定用の素子を作成した。この素子について比誘電率を
測定したところ、1.50であった。この場合、比誘電
率の値は、横河ヒューレットパッカード社製のマルチ・
フリケンシLCRメータ(モデル4275A)を使用し
て静電容量を測定し、計算によって求めた。なお、バイ
アスは−20Vに設定した。
【0068】一方、比較例として、実施例と同様に、蒸
着重合によって同じ条件でポリ尿素膜のみを形成した
後、上部電極を形成して比誘電率測定用の素子を作成し
た。この素子について実施例と同様の方法によりポリ尿
素膜の比誘電率を測定したところ、3.8であった。
【0069】
【発明の効果】以上述べたように本実施の形態によれ
ば、比誘電率の非常に小さい高分子膜、特にポリカルボ
ジイミドを含有する高分子膜を容易に形成することがで
き、しかも、多数の基体に対して効率良く成膜を行うこ
とができる。また、本発明によれば、基体に対して上方
から原料モノマーを供給するように構成されていること
から、半導体装置の製造プロセスにおいて層間絶縁膜を
形成する際に基体を裏返す必要がなく、プロセスの簡素
化を図ることができる。このように、本発明を用いて層
間絶縁膜を形成すれば、動作速度が大きい半導体装置を
効率良く製造することができる。
【図面の簡単な説明】
【図1】(a):本発明に係る成膜装置の一例の概略構成
図 (b):第1の処理室の概略構成図
【図2】(a):第2の処理室の概略構成図 (b):第3の処理室の概略構成図
【図3】本発明を用いて低比誘電性絶縁膜を形成する方
法の一例を示す工程図
【図4】(a)〜(f):本発明を用いて半導体装置の層間
絶縁膜を形成する工程の一例を示す工程図
【符号の説明】
1……成膜装置 2……コア室 3……L/UL室
4……第1の処理室 5……第2の処理室 6……第3の処理室 8……
基板 21……半導体基板 22……シリコン熱酸
化膜 23……第1層目の配線 24……層間絶縁
膜 24a……ポリ尿素膜 25……レジスト膜
26……第2層目の配線 31……基板 35…
…半導体装置 A、B……原料モノマー40A、40
B……蒸発源 41A、41B……導入管 45
A、45B……バルブ 47……混合槽 48……
ヒーター 52……窓部材 53……高圧水銀ラン
プ H……ヒーター
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 善和 茨城県つくば市東光台5−9−7 日本真 空技術株式会社筑波超材料研究所内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】基体に対して成膜処理を行うための複数の
    処理室を有する成膜装置であって、 上記複数の処理室のうちの少なくとも一つが蒸着重合用
    の処理室であり、 該蒸着重合用の処理室が、上記基体に対して上方から原
    料モノマーを供給するように構成されていることを特徴
    とする成膜装置。
  2. 【請求項2】原料モノマーを供給するための蒸発源が蒸
    着重合用の処理室の外部に設けられていることを特徴と
    する請求項1記載の成膜装置。
  3. 【請求項3】基体の温度を半導体装置の製造時の温度よ
    り広い範囲に制御可能で、かつ、加熱の際の昇温速度を
    調整可能な加熱手段が配設された処理室を有することを
    特徴とする請求項1又は2のいずれか1項記載の成膜装
    置。
  4. 【請求項4】基体の温度を20℃から500℃の範囲に
    制御可能であることを特徴とする請求項3記載の成膜装
    置。
  5. 【請求項5】紫外線に対して透明な窓部を介して基体に
    紫外線を照射可能な紫外線処理室を有することを特徴と
    する請求項1乃至4のいずれか1項記載の成膜装置。
  6. 【請求項6】加熱手段が紫外線処理室に配設されている
    ことを特徴とする請求項5記載の成膜装置。
  7. 【請求項7】コア室の周囲に基体を出し入れするための
    室と複数の処理室が配設され、上記コア室を介して複数
    の基体を各室間へ搬送するように構成されていることを
    特徴とする請求項1乃至6のいずれか1項記載の成膜装
    置。
JP9110228A 1997-04-11 1997-04-11 成膜装置 Pending JPH10289902A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9110228A JPH10289902A (ja) 1997-04-11 1997-04-11 成膜装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9110228A JPH10289902A (ja) 1997-04-11 1997-04-11 成膜装置

Publications (1)

Publication Number Publication Date
JPH10289902A true JPH10289902A (ja) 1998-10-27

Family

ID=14530350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9110228A Pending JPH10289902A (ja) 1997-04-11 1997-04-11 成膜装置

Country Status (1)

Country Link
JP (1) JPH10289902A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7101591B2 (en) 2001-06-29 2006-09-05 Nec Corporation Production method for copolymer film, copolymer film produced by the forming method and semiconductor device using copolymer film
WO2007111076A1 (ja) 2006-03-24 2007-10-04 Konica Minolta Medical & Graphic, Inc. 透明バリア性シートおよび透明バリア性シートの製造方法
WO2007111074A1 (ja) 2006-03-24 2007-10-04 Konica Minolta Medical & Graphic, Inc. 透明バリア性シート及び透明バリア性シートの製造方法
WO2007111092A1 (ja) 2006-03-24 2007-10-04 Konica Minolta Medical & Graphic, Inc. 透明バリア性シートおよび透明バリア性シートの製造方法
WO2007111098A1 (ja) 2006-03-24 2007-10-04 Konica Minolta Medical & Graphic, Inc. 透明バリア性シート及びその製造方法
WO2007111075A1 (ja) 2006-03-24 2007-10-04 Konica Minolta Medical & Graphic, Inc. 透明バリア性シート及び透明バリア性シートの製造方法
JP2008140830A (ja) * 2006-11-30 2008-06-19 Apex Corp エキシマ真空紫外光照射処理装置
JP2009194099A (ja) * 2008-02-13 2009-08-27 Tokyo Electron Ltd 成膜装置及び成膜方法
CN109698115A (zh) * 2017-10-23 2019-04-30 东京毅力科创株式会社 半导体装置的制造方法
JP2019104963A (ja) * 2017-12-12 2019-06-27 東京エレクトロン株式会社 成膜装置
JP2020150087A (ja) * 2019-03-12 2020-09-17 東京エレクトロン株式会社 基板処理装置及び基板処理方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7101591B2 (en) 2001-06-29 2006-09-05 Nec Corporation Production method for copolymer film, copolymer film produced by the forming method and semiconductor device using copolymer film
WO2007111076A1 (ja) 2006-03-24 2007-10-04 Konica Minolta Medical & Graphic, Inc. 透明バリア性シートおよび透明バリア性シートの製造方法
WO2007111074A1 (ja) 2006-03-24 2007-10-04 Konica Minolta Medical & Graphic, Inc. 透明バリア性シート及び透明バリア性シートの製造方法
WO2007111092A1 (ja) 2006-03-24 2007-10-04 Konica Minolta Medical & Graphic, Inc. 透明バリア性シートおよび透明バリア性シートの製造方法
WO2007111098A1 (ja) 2006-03-24 2007-10-04 Konica Minolta Medical & Graphic, Inc. 透明バリア性シート及びその製造方法
WO2007111075A1 (ja) 2006-03-24 2007-10-04 Konica Minolta Medical & Graphic, Inc. 透明バリア性シート及び透明バリア性シートの製造方法
JP2008140830A (ja) * 2006-11-30 2008-06-19 Apex Corp エキシマ真空紫外光照射処理装置
JP2009194099A (ja) * 2008-02-13 2009-08-27 Tokyo Electron Ltd 成膜装置及び成膜方法
CN109698115A (zh) * 2017-10-23 2019-04-30 东京毅力科创株式会社 半导体装置的制造方法
CN109698115B (zh) * 2017-10-23 2023-11-03 东京毅力科创株式会社 半导体装置的制造方法
JP2019104963A (ja) * 2017-12-12 2019-06-27 東京エレクトロン株式会社 成膜装置
JP2020150087A (ja) * 2019-03-12 2020-09-17 東京エレクトロン株式会社 基板処理装置及び基板処理方法

Similar Documents

Publication Publication Date Title
JP2981102B2 (ja) 薄膜トランジスタの製造方法
KR102430939B1 (ko) 반도체 디바이스 제조시 고품질 실리콘 옥사이드 막들의 저온 형성
JP3666751B2 (ja) 絶縁膜の形成方法及び絶縁膜形成システム
JPH10189569A (ja) 低誘電率の多層膜を堆積するための方法及び装置
JP4112702B2 (ja) 成膜装置
US20110111604A1 (en) Plasma surface treatment to prevent pattern collapse in immersion lithography
JPH0947722A (ja) シリカ系被膜の形成方法
JPH10289902A (ja) 成膜装置
JP4283910B2 (ja) 半導体製造装置およびポリイミド膜の形成方法
WO2014062619A1 (en) Apparatus and method for heat treatment of coatings on substrates
TWI751173B (zh) 用於由微波固化調整聚合物之熱膨脹係數(cte)的方法
JPH11172418A (ja) 成膜装置
JP4076245B2 (ja) 低比誘電性絶縁膜及びその形成方法並びに層間絶縁膜
JP4283911B2 (ja) 半導体製造装置およびポリイミド膜の形成方法
JP3897908B2 (ja) 低比誘電性絶縁膜の形成方法、層間絶縁膜及び半導体装置
JP3957811B2 (ja) 低比誘電性高分子膜の形成方法
JPH09249851A (ja) 高分子薄膜の低比誘電率化方法及び層間絶縁膜の形成方法
JP3494572B2 (ja) 低比誘電性高分子膜の形成方法
TW201903894A (zh) 半導體裝置之製造方法及真空處理裝置
JP3384487B2 (ja) 絶縁膜の形成方法および多層配線
TWI862620B (zh) 用於聚合材料的微波處理的方法及裝置
JP2000021867A (ja) 半導体製造装置および該装置のクリーニング方法
JPH09326388A (ja) 低比誘電率高分子膜の形成方法及び層間絶縁膜の形成方法並びに低比誘電率高分子膜形成装置
JPH11106506A (ja) 低比誘電性高分子膜及びその形成方法並びに層間絶縁膜
JP4827347B2 (ja) 有機el素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050318

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050920